JPH081907B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH081907B2 JPH081907B2 JP62095611A JP9561187A JPH081907B2 JP H081907 B2 JPH081907 B2 JP H081907B2 JP 62095611 A JP62095611 A JP 62095611A JP 9561187 A JP9561187 A JP 9561187A JP H081907 B2 JPH081907 B2 JP H081907B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- conductivity type
- base
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置およびその製造方法に関し、特
に、バイポーラ型等の集積回路の高速化、高集積化に適
したトランジスタ素子の構造およびその製造方法に係わ
る。
に、バイポーラ型等の集積回路の高速化、高集積化に適
したトランジスタ素子の構造およびその製造方法に係わ
る。
従来の技術 最近のバイポーラ集積回路の分野において、トランジ
スタのスイッチング速度の改良に対して、種々の新しい
技術が提案されてきている。これらの技術による主要な
改良法は、縦型のNPNトランジスタの内部ベースを浅く
してベースの深さ方向の幅を狭く形成し、ベース中の電
子の走行時間を短くする方法と、内部ベースに対して直
列に入る寄生のベース抵抗とベース入力容量との結合に
よる遅延時間を減少させるべく、この寄生のベースを低
抵抗化する方法とに有る。寄生のベースを低抵抗化する
方法として、電極取り出し用の寄生のベース領域を内部
ベースよりも高濃度の不純物による拡散等によって形成
し、これを外部ベースとする、所謂、グラフト・ベース
法が知られている。例えば、1984年インターナショナル
エレクトロン デバイス ミーティング ダイジェス
ト オブ テクニカル ペーパーズ（INTERN ATIONAL E
LECTRON DEVICE MEETING DIGEST OF TECHNICAL PAPERS
PP.753-756）に、縦型NPNトランジスタの形成におい
て、熱酸化膜の下に形成された外部ベースと熱酸化膜の
開口から形成された内部ベースとが、熱酸化膜の端部の
近傍において接続された構造が開示されている。
スタのスイッチング速度の改良に対して、種々の新しい
技術が提案されてきている。これらの技術による主要な
改良法は、縦型のNPNトランジスタの内部ベースを浅く
してベースの深さ方向の幅を狭く形成し、ベース中の電
子の走行時間を短くする方法と、内部ベースに対して直
列に入る寄生のベース抵抗とベース入力容量との結合に
よる遅延時間を減少させるべく、この寄生のベースを低
抵抗化する方法とに有る。寄生のベースを低抵抗化する
方法として、電極取り出し用の寄生のベース領域を内部
ベースよりも高濃度の不純物による拡散等によって形成
し、これを外部ベースとする、所謂、グラフト・ベース
法が知られている。例えば、1984年インターナショナル
エレクトロン デバイス ミーティング ダイジェス
ト オブ テクニカル ペーパーズ（INTERN ATIONAL E
LECTRON DEVICE MEETING DIGEST OF TECHNICAL PAPERS
PP.753-756）に、縦型NPNトランジスタの形成におい
て、熱酸化膜の下に形成された外部ベースと熱酸化膜の
開口から形成された内部ベースとが、熱酸化膜の端部の
近傍において接続された構造が開示されている。
発明が解決しようとする問題点 バイポーラ・トランジスタの高速化のためには、内部
ベースを浅く形成することと、外部ベースを低抵抗化す
ることを同時に実現しなければならない。内部ベースを
浅くするにつれて、内部ベースの層状抵抗の増大が生じ
やすく、この効果を小さくするために、通常、エミッタ
の幅を狭くする方法がとられる。しかしながら、この場
合、外部ベースの高濃度の不純物濃度を高くすると、不
純物原子が内部ベースに侵入し、内部ベースの不純物プ
ロファイルを変えてしまい、直流的には電流増幅率の減
少、交流的には電子のベース走行時間の増大などの悪い
現象が発生する。この現象を抑えるには、外部ベースの
不純物濃度を下げ、ベースの横方向の拡散を小さくする
対策しかない。この方法によれば、外部ベースの浸入が
抑えられるが、内部ベースの深さを150ナノ・メータと
非常に浅く形成した場合、次のような構造あるいは製法
上の問題が生じる。すなわち、酸化膜のビーク状の端部
で形成された開口端が工程中のエッチングにより不安定
に変動するために、内部ベースと外部ベースとの接続性
自体が不安定となり、さらには、接続が悪い場合、この
ビーク下での内部ベースの横方向拡散が小さくなること
により、実効ベース幅が狭くなっているため、コレクタ
・エミッタ間のパンチ・スルー性のリーク電流が発生し
やすいという欠点があった。例えば、第３図（ａ）に示
されているごとく、Ｐ型のシリコン半導体基板100上に
Ｎ型の埋め込み層102を形成し、Ｎ型のエピタキシャル
半導体層104を形成した後、約20ナノ・メータの薄い熱
酸化膜108上に形成された約100ナノ・メータの厚さのシ
リコン窒化膜パターン110をマスクとしてドーズ量２×1
015／cm2のボロンをイオン注入して、外部ベースとなる
Ｐ型の半導体領域116を形成した。さらに、第３図
（ｂ）のごとく、耐酸化性のシリコン窒化膜パターン11
0をマスクとして熱酸化をおこない、厚さ約250ナノ・メ
ータの酸化膜122を形成した後、シリコン窒化膜パター
ン110、酸化膜108を除去しエミッタ用の開口を形成し、
全面に多結晶シリコン膜を堆積し、これをパターンニン
グして多結晶シリコン膜パターン124を形成し、さら
に、ドーズ量２×1014／cm2のボロンをこの多結晶シリ
コン膜パターン124中にイオン注入し、熱処理にて約150
ナノ・メータの深さの活性ベースとなるＰ型の半導体領
域126を形成した後、同様に、ヒ素をこの多結晶シリコ
ン膜パターン124中にイオン注入し、熱処理にて深さ
が、約50ナノ・メータのエミッタとなるＮ型の半導体領
域128を形成した。このような製造方法にしたがえば、
第３図（ｂ）にしめされているように酸化膜パターン12
2のビーク状の端部の形状によっては、外部ベース116と
内部ベース126との接続性が困難となってしまう。した
がって、このように外部ベースと内部ベースとの接続が
不安定であることに起因した構造および製造上の問題を
解決する新規なトランジスタ構造とそんぼ製造方法が必
要とされていた。
ベースを浅く形成することと、外部ベースを低抵抗化す
ることを同時に実現しなければならない。内部ベースを
浅くするにつれて、内部ベースの層状抵抗の増大が生じ
やすく、この効果を小さくするために、通常、エミッタ
の幅を狭くする方法がとられる。しかしながら、この場
合、外部ベースの高濃度の不純物濃度を高くすると、不
純物原子が内部ベースに侵入し、内部ベースの不純物プ
ロファイルを変えてしまい、直流的には電流増幅率の減
少、交流的には電子のベース走行時間の増大などの悪い
現象が発生する。この現象を抑えるには、外部ベースの
不純物濃度を下げ、ベースの横方向の拡散を小さくする
対策しかない。この方法によれば、外部ベースの浸入が
抑えられるが、内部ベースの深さを150ナノ・メータと
非常に浅く形成した場合、次のような構造あるいは製法
上の問題が生じる。すなわち、酸化膜のビーク状の端部
で形成された開口端が工程中のエッチングにより不安定
に変動するために、内部ベースと外部ベースとの接続性
自体が不安定となり、さらには、接続が悪い場合、この
ビーク下での内部ベースの横方向拡散が小さくなること
により、実効ベース幅が狭くなっているため、コレクタ
・エミッタ間のパンチ・スルー性のリーク電流が発生し
やすいという欠点があった。例えば、第３図（ａ）に示
されているごとく、Ｐ型のシリコン半導体基板100上に
Ｎ型の埋め込み層102を形成し、Ｎ型のエピタキシャル
半導体層104を形成した後、約20ナノ・メータの薄い熱
酸化膜108上に形成された約100ナノ・メータの厚さのシ
リコン窒化膜パターン110をマスクとしてドーズ量２×1
015／cm2のボロンをイオン注入して、外部ベースとなる
Ｐ型の半導体領域116を形成した。さらに、第３図
（ｂ）のごとく、耐酸化性のシリコン窒化膜パターン11
0をマスクとして熱酸化をおこない、厚さ約250ナノ・メ
ータの酸化膜122を形成した後、シリコン窒化膜パター
ン110、酸化膜108を除去しエミッタ用の開口を形成し、
全面に多結晶シリコン膜を堆積し、これをパターンニン
グして多結晶シリコン膜パターン124を形成し、さら
に、ドーズ量２×1014／cm2のボロンをこの多結晶シリ
コン膜パターン124中にイオン注入し、熱処理にて約150
ナノ・メータの深さの活性ベースとなるＰ型の半導体領
域126を形成した後、同様に、ヒ素をこの多結晶シリコ
ン膜パターン124中にイオン注入し、熱処理にて深さ
が、約50ナノ・メータのエミッタとなるＮ型の半導体領
域128を形成した。このような製造方法にしたがえば、
第３図（ｂ）にしめされているように酸化膜パターン12
2のビーク状の端部の形状によっては、外部ベース116と
内部ベース126との接続性が困難となってしまう。した
がって、このように外部ベースと内部ベースとの接続が
不安定であることに起因した構造および製造上の問題を
解決する新規なトランジスタ構造とそんぼ製造方法が必
要とされていた。
問題点を解決するための手段 本発明は、このような問題点を解決すべく、第１導電
型の半導体層上に形成された周辺にビーク状の端部を有
する絶縁膜と開口と、前記絶縁膜の、少なくとも、ビー
ク状の端部の直下に形成された第２導電型の第１の半導
体領域と、前記絶縁膜のビーク状の端部以外の下部に形
成された第２導電型の第２の半導体領域と、前記ビーク
状の端部を有する絶縁膜の開口内に形成された溝部と、
前記溝部内に形成された第２導電型の第３の半導体領域
と、前記第２導電型の第３の半導体領域中に形成された
第１導電型の第４の半導体領域とを有する構造におい
て、前記第２の半導体領域と前記第３の半導体領域を前
記第１の半導体領域を介して接続することを特徴とする
半導体装置の構造と、第１導電型の半導体層上に耐酸化
性のマスク材パターンを形成する工程と、少なくとも前
記耐酸化性のマスク材パターンの直下およびその端部直
下の半導体層表面に第２導電型の第１の半導体領域を形
成する工程と、前記耐酸化性のマスク材パターンの周辺
に第２導電型の第２の半導体領域を形成する工程と、前
記耐酸化性のマスク材パターンをマスクとして酸化法に
より、このマスク材パターンの周辺にビーク材の端部を
有する酸化膜を形成する工程と、前記耐酸化性のマスク
材パターンを除去して、前記ビーク状の端部を有する酸
化膜パターンの開口を形成する工程と、前記ビーク状の
端部を有する酸化膜パターンの開口内に溝部を形成する
工程と、前記溝部内に第２導電型の第３の半導体領域を
形成する工程と、前記第３の半導体領域中に第１導電型
の第４の半導体領域を形成する工程とを備え、前記第２
の半導体領域と前記第３の半導体領域とを前記第１の半
導体領域を介して接続することを特徴とする半導体装置
の製造方法とを提供するものである。
型の半導体層上に形成された周辺にビーク状の端部を有
する絶縁膜と開口と、前記絶縁膜の、少なくとも、ビー
ク状の端部の直下に形成された第２導電型の第１の半導
体領域と、前記絶縁膜のビーク状の端部以外の下部に形
成された第２導電型の第２の半導体領域と、前記ビーク
状の端部を有する絶縁膜の開口内に形成された溝部と、
前記溝部内に形成された第２導電型の第３の半導体領域
と、前記第２導電型の第３の半導体領域中に形成された
第１導電型の第４の半導体領域とを有する構造におい
て、前記第２の半導体領域と前記第３の半導体領域を前
記第１の半導体領域を介して接続することを特徴とする
半導体装置の構造と、第１導電型の半導体層上に耐酸化
性のマスク材パターンを形成する工程と、少なくとも前
記耐酸化性のマスク材パターンの直下およびその端部直
下の半導体層表面に第２導電型の第１の半導体領域を形
成する工程と、前記耐酸化性のマスク材パターンの周辺
に第２導電型の第２の半導体領域を形成する工程と、前
記耐酸化性のマスク材パターンをマスクとして酸化法に
より、このマスク材パターンの周辺にビーク材の端部を
有する酸化膜を形成する工程と、前記耐酸化性のマスク
材パターンを除去して、前記ビーク状の端部を有する酸
化膜パターンの開口を形成する工程と、前記ビーク状の
端部を有する酸化膜パターンの開口内に溝部を形成する
工程と、前記溝部内に第２導電型の第３の半導体領域を
形成する工程と、前記第３の半導体領域中に第１導電型
の第４の半導体領域を形成する工程とを備え、前記第２
の半導体領域と前記第３の半導体領域とを前記第１の半
導体領域を介して接続することを特徴とする半導体装置
の製造方法とを提供するものである。
作用 本発明による手段を、一例として、バイポーラ・トラ
ンジスタのエミッタ・ベース接合に適用した場合、次の
ような作用が生じた。
ンジスタのエミッタ・ベース接合に適用した場合、次の
ような作用が生じた。
外部ベースとなる第２の半導体領域と内部ベースとな
る第３の半導体領域とを、絶縁膜である酸化膜の開口の
端部の直下で接続する中間ベースとなる第２の導電型の
第１の半導体領域の不純物濃度、あるいは、単位面積あ
たりの不純物原子の総数を、内部ベースのそれよりも小
さくすることができるので、外部ベースの不純物原子が
内部ベースへ、直接に、浸入することを防止できた。か
つ、この酸化膜の開口内に形成した溝部により内部ベー
スを外部ベースと同程度に深くできたため、内部ベース
とその直下のＮ型埋め込み層との間に残されたＮ型エピ
タキシャル層を深くでき、これにより、コレクタ抵抗を
小さくすることができた。以上により、直流的には電流
増幅率の減少、交流的には電子のベース走行時間の増大
等の悪い現象の発生を防止することができた。さらに
は、コレクタ抵抗を減少させることができたため、トラ
ンジスタのスイッチング時間を改善することができた。
る第３の半導体領域とを、絶縁膜である酸化膜の開口の
端部の直下で接続する中間ベースとなる第２の導電型の
第１の半導体領域の不純物濃度、あるいは、単位面積あ
たりの不純物原子の総数を、内部ベースのそれよりも小
さくすることができるので、外部ベースの不純物原子が
内部ベースへ、直接に、浸入することを防止できた。か
つ、この酸化膜の開口内に形成した溝部により内部ベー
スを外部ベースと同程度に深くできたため、内部ベース
とその直下のＮ型埋め込み層との間に残されたＮ型エピ
タキシャル層を深くでき、これにより、コレクタ抵抗を
小さくすることができた。以上により、直流的には電流
増幅率の減少、交流的には電子のベース走行時間の増大
等の悪い現象の発生を防止することができた。さらに
は、コレクタ抵抗を減少させることができたため、トラ
ンジスタのスイッチング時間を改善することができた。
また、外部ベースと内部ベースとを直接に接続させな
いので、それぞれの不純物プロファイルを独立に最適化
することができたので、不純物の拡散の制御性が容易と
なり、製造上の歩留まりも改善された。
いので、それぞれの不純物プロファイルを独立に最適化
することができたので、不純物の拡散の制御性が容易と
なり、製造上の歩留まりも改善された。
さらには、ビーク状の端部を有する酸化膜の開口内
に、予め、第２の導電型の第１の半導体領域が形成され
ている場合、この開口内に溝部を形成することによっ
て、ビーク状の端部の直下以外の不要な第１の半導体領
域を除去できるため、あとで、溝部の底面に形成される
内部ベースとなる第２導電型の第３の半導体領域の不純
物プロファイルへの中間ベースの形成時のイオン注入に
よる不純物原子による影響をほぼ除くことができた。こ
れにより、電流増幅率のバラツキの少ない良好な素子特
性が得られた。
に、予め、第２の導電型の第１の半導体領域が形成され
ている場合、この開口内に溝部を形成することによっ
て、ビーク状の端部の直下以外の不要な第１の半導体領
域を除去できるため、あとで、溝部の底面に形成される
内部ベースとなる第２導電型の第３の半導体領域の不純
物プロファイルへの中間ベースの形成時のイオン注入に
よる不純物原子による影響をほぼ除くことができた。こ
れにより、電流増幅率のバラツキの少ない良好な素子特
性が得られた。
実施例 本発明による構造の方法をバイポーラNPNトランジス
タのエミッタ・ベース接合に適用した第一の実施例を、
第１図を用いて説明する。
タのエミッタ・ベース接合に適用した第一の実施例を、
第１図を用いて説明する。
第１図のごとく、Ｐ型のシリコン半導体基板100上に
形成されたＮ型の埋め込み層102を有するＮ型のエピタ
キシャル半導体層104において、ビーク状の端部を有す
る熱酸化膜122が形成されていて、この酸化膜の主要部
の下に外部ベースとなるＰ型の半導体領域116と、この
酸化膜による開口内に結晶された溝部142と、この溝部
の低部には内部ベースとなるＰ型の半導体領域126とが
形成されている。外部ベース116と内部ベース126とが、
酸化膜のビーク状の端部の直下に形成された中間ベース
となるＰ型の半導体領域118を介して接続されていて、
エミッタとなるＮ型の半導体領域128にポリシリコン電
極124が形成されている。
形成されたＮ型の埋め込み層102を有するＮ型のエピタ
キシャル半導体層104において、ビーク状の端部を有す
る熱酸化膜122が形成されていて、この酸化膜の主要部
の下に外部ベースとなるＰ型の半導体領域116と、この
酸化膜による開口内に結晶された溝部142と、この溝部
の低部には内部ベースとなるＰ型の半導体領域126とが
形成されている。外部ベース116と内部ベース126とが、
酸化膜のビーク状の端部の直下に形成された中間ベース
となるＰ型の半導体領域118を介して接続されていて、
エミッタとなるＮ型の半導体領域128にポリシリコン電
極124が形成されている。
この様なエミッタベース接合の形成方法の一例として
ポリシリコン電極124を内部ベス126とエミッタ128の拡
散源として用いれば、内部ベースの深さ150ナノ・メー
タ、エミッタの深さ50ナノ・メータと高速性に優れた構
造を実現でき、しかも、内部ベースと外部ベースとを比
較的低い不純物濃度の中間ベースを介して接続させられ
るので、外部ベースの高濃度の不純物が内部ベースに浸
入し、内部ベースの不純物プロファイルを変えてしまう
ことを防止でき、かつ、ベースの接続性を安定化するこ
とができた。さらには、第１図の構造では溝部の側面の
形状が、ほぼ、垂直となっているが、必要に応じて任意
の形状にしてもよい。例えば、酸化膜のビーク状の端部
と外部ベースとなるＰ型半導体領域116との距離がかな
り離れている場合、溝部の形成時に等方性のエッチング
法を用いてビーク状の端部の下に溝部の側面が潜り込む
ようにして形成すれば、内部ベースと外部ベースとの距
離を小さく、すなわち、中間ベースの幅を小さくでき、
寄生のベース抵抗を減らせる等の利点が生じる。
ポリシリコン電極124を内部ベス126とエミッタ128の拡
散源として用いれば、内部ベースの深さ150ナノ・メー
タ、エミッタの深さ50ナノ・メータと高速性に優れた構
造を実現でき、しかも、内部ベースと外部ベースとを比
較的低い不純物濃度の中間ベースを介して接続させられ
るので、外部ベースの高濃度の不純物が内部ベースに浸
入し、内部ベースの不純物プロファイルを変えてしまう
ことを防止でき、かつ、ベースの接続性を安定化するこ
とができた。さらには、第１図の構造では溝部の側面の
形状が、ほぼ、垂直となっているが、必要に応じて任意
の形状にしてもよい。例えば、酸化膜のビーク状の端部
と外部ベースとなるＰ型半導体領域116との距離がかな
り離れている場合、溝部の形成時に等方性のエッチング
法を用いてビーク状の端部の下に溝部の側面が潜り込む
ようにして形成すれば、内部ベースと外部ベースとの距
離を小さく、すなわち、中間ベースの幅を小さくでき、
寄生のベース抵抗を減らせる等の利点が生じる。
次に、本発明の方法をバイポーラNPNトランジスタの
製造方法に適用した第２の実施例を第２図を用いて説明
する。
製造方法に適用した第２の実施例を第２図を用いて説明
する。
第２図（ａ）のごとく、Ｐ型のシリコン半導体基板10
0上にＮ型の埋め込み層102を形成した後、Ｎ型のエピタ
キシャル半導体層104を形成した。Ｐ型の素子分離領域1
06を形成した後、約20ナノ・メータの薄い熱酸化膜108
A、108B上に形成された約100ナノ・メータの厚さのシリ
コン窒化膜110A、110Bをマスクとして熱酸化をおこない
約600ナノ・メータの厚い酸化膜112を形成した。
0上にＮ型の埋め込み層102を形成した後、Ｎ型のエピタ
キシャル半導体層104を形成した。Ｐ型の素子分離領域1
06を形成した後、約20ナノ・メータの薄い熱酸化膜108
A、108B上に形成された約100ナノ・メータの厚さのシリ
コン窒化膜110A、110Bをマスクとして熱酸化をおこない
約600ナノ・メータの厚い酸化膜112を形成した。
第２図（ｂ）のごとく、ホトマスク工程によってレジ
スト・パターン114を形成してこれをマスクとしてエミ
ッタ形成予定部上に、約１ミクロン幅のシリコン窒化膜
パターン110Cを残置させ、さらに、このレジスト・パタ
ーン114をマスクとしてドーズ量２×1015／cm2のボロン
をイオン注入して外部ベースとなるＰ型の半導体領域11
6を形成した。
スト・パターン114を形成してこれをマスクとしてエミ
ッタ形成予定部上に、約１ミクロン幅のシリコン窒化膜
パターン110Cを残置させ、さらに、このレジスト・パタ
ーン114をマスクとしてドーズ量２×1015／cm2のボロン
をイオン注入して外部ベースとなるＰ型の半導体領域11
6を形成した。
第２図（ｃ）のごとく、レジスト・パターン114を除
去した後、燐のイオン注入によって、選択的、にＮ型の
半導体領域120を形成し、さらに、ドーズ量５×1012／c
m2のボロンをシリコン窒化膜パターン110Cを通してシリ
コン界面にピーク濃度を有するようにイオン注入し、中
間ベースとなるＰ型の浅い半導体領域118を形成した。
去した後、燐のイオン注入によって、選択的、にＮ型の
半導体領域120を形成し、さらに、ドーズ量５×1012／c
m2のボロンをシリコン窒化膜パターン110Cを通してシリ
コン界面にピーク濃度を有するようにイオン注入し、中
間ベースとなるＰ型の浅い半導体領域118を形成した。
第２図（ｄ）のごとく、耐酸化性のシリコン窒化膜パ
ターン110Cをマスクとして熱酸化をおこない、厚さ約20
0ナノ・メータの酸化膜122を形成した。
ターン110Cをマスクとして熱酸化をおこない、厚さ約20
0ナノ・メータの酸化膜122を形成した。
第２図（ｅ）のごとく、シリコン窒化膜パターン110
C、酸化膜108Aを除去したエミッタ用に開口を形成した
後、レジスト・パターン140を形成し、これをマスクと
して、エミッタ用の開口内に溝部142を形成した。この
溝部の形成により、エミッタ用の開口内に形成されてい
た中間ベースとなるＰ型の浅い半導体領域118の大部分
が除去された。
C、酸化膜108Aを除去したエミッタ用に開口を形成した
後、レジスト・パターン140を形成し、これをマスクと
して、エミッタ用の開口内に溝部142を形成した。この
溝部の形成により、エミッタ用の開口内に形成されてい
た中間ベースとなるＰ型の浅い半導体領域118の大部分
が除去された。
第２図（ｆ）のごとく、全面に多結晶シリコン膜を堆
積し、これをパターンニングして多結晶シリコン膜パタ
ーン124A,124Bを形成し、さらに、ドーズ量２×1014／c
m2のボロンをこの多結晶シリコン膜パターン124A中にイ
オン注入し、熱処理にて約150ナノ・メータの深さの活
性ベースとなるＰ型の半導体領域126を形成した後、同
様に、ヒ素をこの多結晶シリコン膜パターン124A中にイ
オン注入し、熱処理にて深さが、約50ナノ・メータのエ
ミッタとなるＮ型の半導体領域128を形成した。
積し、これをパターンニングして多結晶シリコン膜パタ
ーン124A,124Bを形成し、さらに、ドーズ量２×1014／c
m2のボロンをこの多結晶シリコン膜パターン124A中にイ
オン注入し、熱処理にて約150ナノ・メータの深さの活
性ベースとなるＰ型の半導体領域126を形成した後、同
様に、ヒ素をこの多結晶シリコン膜パターン124A中にイ
オン注入し、熱処理にて深さが、約50ナノ・メータのエ
ミッタとなるＮ型の半導体領域128を形成した。
第２図（ｇ）のごとく、全面に、シリコン酸化膜130
を堆積した後、通常の製造方法に従って、アルミニウム
電極132A、132B、132C等を形成した。
を堆積した後、通常の製造方法に従って、アルミニウム
電極132A、132B、132C等を形成した。
以上の様に、本発明の方法によって、縦型のNPNトラ
ンジスタが形成され、そのベース幅が約100ナノ・メー
と高速性に優れた活性素子部（内部ベース）の構造が得
られ、さらには、外部ベースと内部ベースとが、薄く
て、浅い中間ベースを介して良好に接続されたので、ビ
ーク状の酸化膜の下でのコレクタ・エミッタ間のリーク
電流の発生を防止することができた。さらには、溝部の
形成によって、コレクタ抵抗の減少がなされたので、ス
ィッチング特性の改善がみられ、また、内部ベース形成
予定部に形成された不用な中間ベースも除去されたの
で、電流増幅率のバラツキの少ない良好な特性が得られ
た。
ンジスタが形成され、そのベース幅が約100ナノ・メー
と高速性に優れた活性素子部（内部ベース）の構造が得
られ、さらには、外部ベースと内部ベースとが、薄く
て、浅い中間ベースを介して良好に接続されたので、ビ
ーク状の酸化膜の下でのコレクタ・エミッタ間のリーク
電流の発生を防止することができた。さらには、溝部の
形成によって、コレクタ抵抗の減少がなされたので、ス
ィッチング特性の改善がみられ、また、内部ベース形成
予定部に形成された不用な中間ベースも除去されたの
で、電流増幅率のバラツキの少ない良好な特性が得られ
た。
なお、本発明の方法によれば、バイポーラ素子のエミ
ッタをゲート、このゲートの両側の外部ベースをソー
ス、ドレインと見なすと、内部ベースをチャンネル部と
する接合型の電界効果トランジスタとして機能させるこ
とができる。このように本発明の方法は、バイポーラの
みならず種々の半導体装置にも適用することができる。
ッタをゲート、このゲートの両側の外部ベースをソー
ス、ドレインと見なすと、内部ベースをチャンネル部と
する接合型の電界効果トランジスタとして機能させるこ
とができる。このように本発明の方法は、バイポーラの
みならず種々の半導体装置にも適用することができる。
発明の効果 本発明の構造とその製造方法とにより、高速化と高集
積化に優れた活性素子部の構造を有し、かつ、この活性
素子部の製造上の制御性の良い半導体装置を提供するこ
とができた。
積化に優れた活性素子部の構造を有し、かつ、この活性
素子部の製造上の制御性の良い半導体装置を提供するこ
とができた。
第１図は本発明によるバイポーラNPNトランジスタの構
造を示す断面図、第２図は本発明の方法によるバイポー
ラNPNトランジスタの製造方法を示す一連の工程断面
図、第３図は従来の方法によるバイポーラNPNトランジ
スタの構造及びその製造上の問題点を説明する断面図で
ある。 100……Ｐ型半導体基板、102……Ｎ型埋め込み層、104
……Ｎ型半導体層、106、116、118、126……Ｐ半導体領
域、120、128……Ｎ型半導体領域、108、112、122、130
……シリコン酸化膜、110……シリコン窒化膜、124……
多結晶シリコン膜、114、140……レジスト、132……ア
ルミニウム電極、142……溝部。
造を示す断面図、第２図は本発明の方法によるバイポー
ラNPNトランジスタの製造方法を示す一連の工程断面
図、第３図は従来の方法によるバイポーラNPNトランジ
スタの構造及びその製造上の問題点を説明する断面図で
ある。 100……Ｐ型半導体基板、102……Ｎ型埋め込み層、104
……Ｎ型半導体層、106、116、118、126……Ｐ半導体領
域、120、128……Ｎ型半導体領域、108、112、122、130
……シリコン酸化膜、110……シリコン窒化膜、124……
多結晶シリコン膜、114、140……レジスト、132……ア
ルミニウム電極、142……溝部。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−223158（ＪＰ，Ａ) 特開 昭60−34063（ＪＰ，Ａ) 特開 昭54−103676（ＪＰ，Ａ) 特開 昭60−113968（ＪＰ，Ａ)
Claims (7)
- 【請求項１】第１導電型の半導体層上に形成された周辺
にビーク状の端部を有する絶縁膜の開口と、前記絶縁膜
の、少なくとも、ビーク状の端部の直下に形成された第
２導電型の第１の半導体領域と、前記絶縁膜のビーク状
の端部以外の下部に形成された第２導電型の第２の半導
体領域と、前記ビーク状の端部を有する絶縁膜の開口内
に形成された溝部と、前記溝部内に形成された第２導電
型の第３の半導体領域と、前記第２導電型の第３の半導
体領域中に形成された第１導電型の第４の半導体領域と
を有する構造において、前記第２の半導体領域と前記第
３の半導体領域を前記第１の半導体領域を介して接続す
ることを特徴とする半導体装置。 - 【請求項２】第１の半導体領域を中間ベース、第２の半
導体領域を外部ベース、第３の半導体領域を内部ベー
ス、第４の半導体領域をエミッタとして用いることを特
徴とする特許請求の範囲第１項記載の半導体装置。 - 【請求項３】第１の半導体領域の単位面積あたりの不純
物原子の総数が、第２導電型の第３の半導体領域のそれ
よりも小さいことを特徴とする特許請求の範囲第１項ま
たは第２項記載の半導体装置。 - 【請求項４】第１導電型の半導体層上に耐酸化性のマス
ク材パターンを形成する工程と、少なくとも前記耐酸化
性のマスク材パターンの直下およびその端部直下の半導
体層表面に第２導電型の第１の半導体領域を形成する工
程と、前記耐酸化性のマスク材パターンの周辺に第２導
電型の第２の半導体領域を形成する工程と、前記耐酸化
性のマスク材パターンをマスクとして酸化法により、こ
のマスク材パターンの周辺にビーク状の端部を有する酸
化膜を形成する工程と、前記耐酸化性のマスク材パター
ンを除去して、前記ビーク状の端部を有する酸化膜パタ
ーンの開口を形成する工程と、前記ビーク状の端部を有
する酸化膜パターンの開口内に溝部を形成する工程と、
前記溝部内に第２導電型の第３の半導体領域を形成する
工程と、前記第３の半導体領域中に第１導電型の第４の
半導体領域を形成する工程とを備え、前記第２の半導体
領域と前記第３の半導体領域とを前記第１の半導体領域
を介して接続することを特徴とする半導体装置の製造方
法。 - 【請求項５】第１の半導体領域を中間ベース、第２の半
導体領域を外部ベース、第３の半導体領域を内部ベー
ス、第４の半導体領域をエミッタとして用いることを特
徴とする特許請求の範囲第４項記載の半導体装置の製造
方法。 - 【請求項６】第１の半導体領域の単位面積あたりの不純
物原子の総数が、第２導電型の第３の半導体領域のそれ
よりも小さいことを特徴とする特許請求の範囲第４項ま
たは第５項記載の半導体装置の製造方法。 - 【請求項７】第２導電型の第３の半導体領域および第１
導電型の第４の半導体領域を同一の多結晶半導体を拡散
源として形成することを特徴とする特許請求の範囲第４
項ないし第６項のいずれかに記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095611A JPH081907B2 (ja) | 1987-04-17 | 1987-04-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095611A JPH081907B2 (ja) | 1987-04-17 | 1987-04-17 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63261748A JPS63261748A (ja) | 1988-10-28 |
| JPH081907B2 true JPH081907B2 (ja) | 1996-01-10 |
Family
ID=14142343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62095611A Expired - Lifetime JPH081907B2 (ja) | 1987-04-17 | 1987-04-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081907B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2661050B2 (ja) * | 1987-07-24 | 1997-10-08 | ソニー株式会社 | バイポーラトランジスタの製造方法 |
| US5017990A (en) * | 1989-12-01 | 1991-05-21 | International Business Machines Corporation | Raised base bipolar transistor structure and its method of fabrication |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54103676A (en) * | 1978-02-01 | 1979-08-15 | Nec Corp | Production of semiconductor device |
| JPS6034063A (ja) * | 1983-08-05 | 1985-02-21 | Nec Corp | 半導体装置の製造方法 |
| JPS60113968A (ja) * | 1983-11-25 | 1985-06-20 | Nec Corp | 半導体装置の製造方法 |
| JPH0691097B2 (ja) * | 1984-04-18 | 1994-11-14 | ロ−ム株式会社 | 半導体装置の製造方法 |
-
1987
- 1987-04-17 JP JP62095611A patent/JPH081907B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63261748A (ja) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4868135A (en) | Method for manufacturing a Bi-CMOS device | |
| EP0036082B1 (en) | A self-aligned process for providing an improved high performance bipolar transistor | |
| US6287930B1 (en) | Methods of forming bipolar junction transistors having trench-based base electrodes | |
| US5428243A (en) | Bipolar transistor with a self-aligned heavily doped collector region and base link regions. | |
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| US5163178A (en) | Semiconductor device having enhanced impurity concentration profile | |
| US5612242A (en) | Trench isolation method for CMOS transistor | |
| US5077227A (en) | Semiconductor device and method for fabricating the same | |
| JP2816122B2 (ja) | 高周波バイポーラトラジスタ構体の製造方法 | |
| EP0500233A2 (en) | Bipolar transistor structure & BICMOS IC fabrication process | |
| JPH0727915B2 (ja) | 半導体装置の製造方法 | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH03178159A (ja) | 集積回路電極の形成 | |
| EP0709896B1 (en) | Method for manufacturing a high-frequency lateral PNP transistor | |
| JP2511956B2 (ja) | 半導体装置の製造方法 | |
| US6870242B2 (en) | Method for manufacturing and structure of semiconductor device with polysilicon definition structure | |
| JPH081907B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05283520A (ja) | 半導体装置の製造方法 | |
| JPH0783025B2 (ja) | 半導体装置およびその製造方法 | |
| JP2918205B2 (ja) | 半導体装置およびその製造方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JPH04269835A (ja) | トレンチ形電極を有する半導体装置の製造方法 | |
| JPH06216145A (ja) | 半導体装置の製造方法 | |
| KR100298870B1 (ko) | 바이폴라트랜지스터제조방법 | |
| KR940005726B1 (ko) | BiCMOS 소자의 NPN 트랜지스터 및 그 제조방법 |