JPH081908B2 - 超格子半導体素子 - Google Patents
超格子半導体素子Info
- Publication number
- JPH081908B2 JPH081908B2 JP62184160A JP18416087A JPH081908B2 JP H081908 B2 JPH081908 B2 JP H081908B2 JP 62184160 A JP62184160 A JP 62184160A JP 18416087 A JP18416087 A JP 18416087A JP H081908 B2 JPH081908 B2 JP H081908B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superlattice
- region
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/231—Tunnel BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/70—Tunnel-effect diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H10F30/2255—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers form heterostructures, e.g. SAM structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
- H10F77/146—Superlattices; Multiple quantum well structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2911—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3251—Layer structure consisting of three or more layers
- H10P14/3252—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はたとえば10Åオーダの極めて薄い層厚を有
する層を複数層積層して構成される超格子半導体素子の
構造に関する。
する層を複数層積層して構成される超格子半導体素子の
構造に関する。
［従来の技術］ 第９図は従来の共鳴トンネリング・バイポーラ・デバ
イスの断面構造を示す図であり、たとえばIEEE IEDMテ
クニカルダイジェスト、222頁、1986年およびIEEE IEDM
テクニカルダイジェスト286頁、1986年に示されてい
る。第９図において従来の共鳴トンネリング・バイポー
ラ・デバイスは、ｎ型GaAs半導体基板6bと、GaAs基板6b
上に形成されるｐ型GaAs半導体層3bと、ｐ型半導体層3b
上に形成される第１のAlAs層4bと、層4b上に形成される
GaAs層5bと、層5b上に形成される第２のAlAs層4b′と、
層4b′上に形成されるｐ型GaAs半導体層3b′と、半導体
層3b′上に形成されるｎ型AlGaAs半導体層2b′とから構
成される。この構成において、GaAs層5bは量子井戸を構
成するウェル領域を構成し、この層5bの上下層に設けら
れるAlAs層4b,4b′はバリア領域の機能を有する。ここ
でGaAs層5b、AlAs層4b,4b′は層厚数10Å程度であり、
ヘテロ接合の超格子構造を形成している。この構成にお
いて、ｎ−AlGaAs半導体槽2b′はエミッタ電極Ｅに接続
され、ｐ型GaAs半導体槽3bはベース電極Ｂに接続され、
ｎ型GaAs半導体基板6bはコレクタ電極Ｃに接続される。
イスの断面構造を示す図であり、たとえばIEEE IEDMテ
クニカルダイジェスト、222頁、1986年およびIEEE IEDM
テクニカルダイジェスト286頁、1986年に示されてい
る。第９図において従来の共鳴トンネリング・バイポー
ラ・デバイスは、ｎ型GaAs半導体基板6bと、GaAs基板6b
上に形成されるｐ型GaAs半導体層3bと、ｐ型半導体層3b
上に形成される第１のAlAs層4bと、層4b上に形成される
GaAs層5bと、層5b上に形成される第２のAlAs層4b′と、
層4b′上に形成されるｐ型GaAs半導体層3b′と、半導体
層3b′上に形成されるｎ型AlGaAs半導体層2b′とから構
成される。この構成において、GaAs層5bは量子井戸を構
成するウェル領域を構成し、この層5bの上下層に設けら
れるAlAs層4b,4b′はバリア領域の機能を有する。ここ
でGaAs層5b、AlAs層4b,4b′は層厚数10Å程度であり、
ヘテロ接合の超格子構造を形成している。この構成にお
いて、ｎ−AlGaAs半導体槽2b′はエミッタ電極Ｅに接続
され、ｐ型GaAs半導体槽3bはベース電極Ｂに接続され、
ｎ型GaAs半導体基板6bはコレクタ電極Ｃに接続される。
第10図は従来の他の超格子素子の構成を示す図であ
り、アモルファスシリコンを用いた共鳴トンネリングデ
バイス（ダイオード）の断面構造を概略的に示す図であ
る。第10図において、共鳴トンネリングダイオードは、
ｎ型シリコン半導体基板6cと、半導体基板6c上に形成さ
れるリン等のＰ型不純物を導入したアモルファスシリコ
ン層（以下、単にａ−Si:H層と称する）3cと、ａ−Si:H
層3c上に形成されるアモルファスSi3N4:H層4cと、層4c
上に形成されるＰ型不純物を導入したａ−Si:H層5cと、
層5c上に形成されるａ−Si3N4:H層4c′と、層4c′上に
形成されるＰ型不純物を導入したａ−Si:H層3c′とから
構成される。ｐ型ａ−Si:H層3c′はアノード電極Ａに接
続され、ｎ型シリコン半導体基板6cはカソード電極Ｋに
接続される。この構成において、ｐ型不純物を導入して
ａ−Si:H層5cはウェル領域を形成し、その上下に設けら
れたａ−Si3N4:H層4c,4c′はバリア層を形成する。また
層4c,4c′および5cの層厚はともに数10Å程度にされ、
超格子量子井戸構造を形成している。
り、アモルファスシリコンを用いた共鳴トンネリングデ
バイス（ダイオード）の断面構造を概略的に示す図であ
る。第10図において、共鳴トンネリングダイオードは、
ｎ型シリコン半導体基板6cと、半導体基板6c上に形成さ
れるリン等のＰ型不純物を導入したアモルファスシリコ
ン層（以下、単にａ−Si:H層と称する）3cと、ａ−Si:H
層3c上に形成されるアモルファスSi3N4:H層4cと、層4c
上に形成されるＰ型不純物を導入したａ−Si:H層5cと、
層5c上に形成されるａ−Si3N4:H層4c′と、層4c′上に
形成されるＰ型不純物を導入したａ−Si:H層3c′とから
構成される。ｐ型ａ−Si:H層3c′はアノード電極Ａに接
続され、ｎ型シリコン半導体基板6cはカソード電極Ｋに
接続される。この構成において、ｐ型不純物を導入して
ａ−Si:H層5cはウェル領域を形成し、その上下に設けら
れたａ−Si3N4:H層4c,4c′はバリア層を形成する。また
層4c,4c′および5cの層厚はともに数10Å程度にされ、
超格子量子井戸構造を形成している。
第９図および第10図に示されるように、従来の超格子
構造を有する超格子半導体素子は、半導体基板表面上に
各層を平行に積層して形成されたプレーナ型の構造を有
している。次に超格子半導体素子の１つである共鳴トン
ネリング素子の動作原理について説明する。
構造を有する超格子半導体素子は、半導体基板表面上に
各層を平行に積層して形成されたプレーナ型の構造を有
している。次に超格子半導体素子の１つである共鳴トン
ネリング素子の動作原理について説明する。
第11図は共鳴トンネリングデバイスの動作原理を示し
かつ説明するための図である。以下、第11図を参照して
共鳴トンネリングデバイスの動作原理について説明す
る。ここで第11図においては、共鳴トンネリングデバイ
スの１つであるダイオードが一例として示されている。
数nm程度の電子のドブロイ波長に近い膜厚条件を有しか
つハンドギャップの狭い半導体層（ウェル領域）を、同
程度の層厚を有するバンド・ギャップの広い半導体層
（バリア領域）で挾み、さらにその両側にバンドギャッ
プの狭い半導体層を設けると、第11図（ａ）に示される
ようなバンド構造が得られる。ここで第11図においては
伝導帯のバンド構造が示されている。すなわちウェル領
域のバンドは底部がその両側のバリア領域のバンドの底
部より低くなり、井戸構造を形成することになる。この
ような状態においては、バリアの間にはさまれたウェル
領域のエネルギ準位が量子化され、そこにおいて離散的
なエネルギの量子準位が発生し、電子はこの量子準位に
強く束縛されることになる。すなわちこのウエル領域内
においては、電子は二次元的に自由電子として振舞うこ
とができるが、その深さ方向（井戸の深さ方向）におい
ては飛び飛びのエネルギ準位しか取ることができない。
かつ説明するための図である。以下、第11図を参照して
共鳴トンネリングデバイスの動作原理について説明す
る。ここで第11図においては、共鳴トンネリングデバイ
スの１つであるダイオードが一例として示されている。
数nm程度の電子のドブロイ波長に近い膜厚条件を有しか
つハンドギャップの狭い半導体層（ウェル領域）を、同
程度の層厚を有するバンド・ギャップの広い半導体層
（バリア領域）で挾み、さらにその両側にバンドギャッ
プの狭い半導体層を設けると、第11図（ａ）に示される
ようなバンド構造が得られる。ここで第11図においては
伝導帯のバンド構造が示されている。すなわちウェル領
域のバンドは底部がその両側のバリア領域のバンドの底
部より低くなり、井戸構造を形成することになる。この
ような状態においては、バリアの間にはさまれたウェル
領域のエネルギ準位が量子化され、そこにおいて離散的
なエネルギの量子準位が発生し、電子はこの量子準位に
強く束縛されることになる。すなわちこのウエル領域内
においては、電子は二次元的に自由電子として振舞うこ
とができるが、その深さ方向（井戸の深さ方向）におい
ては飛び飛びのエネルギ準位しか取ることができない。
このような状態において、第11図（ｂ）に示されるよ
うにアノード−カソード間に電圧を印加し、カソードの
電位がウェルの量子順位E1に等しくなると（Ｖ＝
VRT1）、共鳴トンネリング効果が生じ、電子がバリア層
を通過することができ、このときの電子のトンネリング
確率がほぼ１となる。
うにアノード−カソード間に電圧を印加し、カソードの
電位がウェルの量子順位E1に等しくなると（Ｖ＝
VRT1）、共鳴トンネリング効果が生じ、電子がバリア層
を通過することができ、このときの電子のトンネリング
確率がほぼ１となる。
さらにアノード−カソード間に電圧を加えていき、第
11図（ｃ）に示されるように、カソードの伝導帯底部が
ウェル領域に形成された量子準位E1とE2の間にくると、
逆に電子のトンネル確率は小さくなり、そこを流れる電
流は減少していく。いわゆる負性（微分）抵抗が発生す
る。
11図（ｃ）に示されるように、カソードの伝導帯底部が
ウェル領域に形成された量子準位E1とE2の間にくると、
逆に電子のトンネル確率は小さくなり、そこを流れる電
流は減少していく。いわゆる負性（微分）抵抗が発生す
る。
第11図（ｄ）はアノード−カソード間に印加される電
圧Ｖとそこを流れる電流Ｉとの関係を示す図である。第
11図（ｄ）から見られるように、共鳴トンネリングデバ
イスにおいては、アノード−カソード間に印加される電
圧を上昇させるに従って、そこを流れる電流値に山と谷
が生じてくる。このような共鳴トンネリング効果によっ
て負性（微分）抵抗を示す現象は、エサキ等（L.Esaki
et al.）,IBM Res.Note,RC-2418,1969年，およびIBM,J,
Res.Develop.（ジャーナル オブ リサーチ ディベロ
ップメント）,61頁,1970年によって初めて紹介された。
圧Ｖとそこを流れる電流Ｉとの関係を示す図である。第
11図（ｄ）から見られるように、共鳴トンネリングデバ
イスにおいては、アノード−カソード間に印加される電
圧を上昇させるに従って、そこを流れる電流値に山と谷
が生じてくる。このような共鳴トンネリング効果によっ
て負性（微分）抵抗を示す現象は、エサキ等（L.Esaki
et al.）,IBM Res.Note,RC-2418,1969年，およびIBM,J,
Res.Develop.（ジャーナル オブ リサーチ ディベロ
ップメント）,61頁,1970年によって初めて紹介された。
このような共鳴トンネリング効果を利用した素子とし
ては第12図ないし第15図に示されるような応用が考えら
れている。
ては第12図ないし第15図に示されるような応用が考えら
れている。
ここで、第12図は１つの共鳴トンネリングバイポーラ
トランジスタにおけるベース−エミッタ間に印加される
電圧VEBとコレクタ電流Icとの関係を示す図であり、こ
のIc-VEB特性の山と谷を利用することにより１つの超格
子半導体素子を用いてフリップフロップ回路を構成する
ことができる。また、第13図（ａ）に示すような回路構
成にしてトランジスタとして共鳴トンネリングバイポー
ラトランジスタを用いた場合、共鳴トンネリングバイポ
ーラトランジスタのベースに与えられる入力電圧Vinの
電圧値を変化させると、第13図（ｂ）に示されるよう
な、入力電圧Vinに応じて出力電圧Voutが周期的に山と
谷を繰返す特性を得ることができ、これにより電圧変換
回路を構成することが可能である。また、第14図に示さ
れるように共鳴バイポーラトランジスタのベースに電圧
V1〜Vnを並列構成にして印加する場合、バイポーラトラ
ンジスタの入力に印加される電圧値に応じて出力電圧V
outが周期的に変化するため、入力電圧V1〜Vnをバイナ
リコード入力として用いれば、そのバイナリコード入力
に応じて“1",“0"のパリティビットを発生することが
可能となり、１つの超格子半導体素子を用いてパリティ
ビット発生器を構成することができる。さらに第15図
（ａ）に示されるような回路構成を用いると、共鳴トン
ネリングバイポーラトランジスタのコレクタ−エミッタ
間に印加される電圧VCEに応じてコレクタ電流Icが周期
的に変化し、これにより入力電圧Vinの値に応じてコレ
クタ−エミッタ間電圧VCEはたとえば１ないし３のいず
れかの値にラッチされることになり、１つの半導体素子
を用いて多値メモリ回路を構成することができる。上述
の第12図ないし第15図に示される回路構成および特性は
たとえばジャーナルオブアプライドフィジックスの第58
巻、1366頁、1985年に示されている。
トランジスタにおけるベース−エミッタ間に印加される
電圧VEBとコレクタ電流Icとの関係を示す図であり、こ
のIc-VEB特性の山と谷を利用することにより１つの超格
子半導体素子を用いてフリップフロップ回路を構成する
ことができる。また、第13図（ａ）に示すような回路構
成にしてトランジスタとして共鳴トンネリングバイポー
ラトランジスタを用いた場合、共鳴トンネリングバイポ
ーラトランジスタのベースに与えられる入力電圧Vinの
電圧値を変化させると、第13図（ｂ）に示されるよう
な、入力電圧Vinに応じて出力電圧Voutが周期的に山と
谷を繰返す特性を得ることができ、これにより電圧変換
回路を構成することが可能である。また、第14図に示さ
れるように共鳴バイポーラトランジスタのベースに電圧
V1〜Vnを並列構成にして印加する場合、バイポーラトラ
ンジスタの入力に印加される電圧値に応じて出力電圧V
outが周期的に変化するため、入力電圧V1〜Vnをバイナ
リコード入力として用いれば、そのバイナリコード入力
に応じて“1",“0"のパリティビットを発生することが
可能となり、１つの超格子半導体素子を用いてパリティ
ビット発生器を構成することができる。さらに第15図
（ａ）に示されるような回路構成を用いると、共鳴トン
ネリングバイポーラトランジスタのコレクタ−エミッタ
間に印加される電圧VCEに応じてコレクタ電流Icが周期
的に変化し、これにより入力電圧Vinの値に応じてコレ
クタ−エミッタ間電圧VCEはたとえば１ないし３のいず
れかの値にラッチされることになり、１つの半導体素子
を用いて多値メモリ回路を構成することができる。上述
の第12図ないし第15図に示される回路構成および特性は
たとえばジャーナルオブアプライドフィジックスの第58
巻、1366頁、1985年に示されている。
［発明が解決しようとする問題点］ 以上のように従来の超格子半導体素子は、１個の半導
体素子を用いて様々な回路機能を持たせることが可能で
あるものの、その構造はたとえば第９図および第10図に
示すように、すべて半導体基板表面上に各層を平行に積
み重ねたプレーナタイプであるために、たとえば64MDRA
Mのような約0.1μｍ以下のデザインルールで形成された
集積回路においては、超格子半導体素子の面積が極めて
小さくなり、そこを流れる電流が極めて小さくなり、負
性（微分）抵抗現象が出現しなかったり、たとえ共鳴ト
ンネリング効果によって電流における山と谷が出現した
としても、その山と谷との間の差が小さすぎてスイッチ
ングの機能を充分に果たすことができない場合や誤動作
が生じたりするなど充分にその機能を発揮することがで
きないという問題点があった。
体素子を用いて様々な回路機能を持たせることが可能で
あるものの、その構造はたとえば第９図および第10図に
示すように、すべて半導体基板表面上に各層を平行に積
み重ねたプレーナタイプであるために、たとえば64MDRA
Mのような約0.1μｍ以下のデザインルールで形成された
集積回路においては、超格子半導体素子の面積が極めて
小さくなり、そこを流れる電流が極めて小さくなり、負
性（微分）抵抗現象が出現しなかったり、たとえ共鳴ト
ンネリング効果によって電流における山と谷が出現した
としても、その山と谷との間の差が小さすぎてスイッチ
ングの機能を充分に果たすことができない場合や誤動作
が生じたりするなど充分にその機能を発揮することがで
きないという問題点があった。
それゆえこの発明の目的は上述のような従来の超格子
半導体素子の有する問題点を除去し、たとえば64MDRAM
以降の超微細加工による大規模集積回路、ASIC（特定用
途向けIC）関連機種、AI（人工知能）、受光素子等に対
して高速スイッチング動作、多値論理動作、光通信等の
性能を十分に発揮することのできる超格子半導体素子を
提供することである。
半導体素子の有する問題点を除去し、たとえば64MDRAM
以降の超微細加工による大規模集積回路、ASIC（特定用
途向けIC）関連機種、AI（人工知能）、受光素子等に対
して高速スイッチング動作、多値論理動作、光通信等の
性能を十分に発揮することのできる超格子半導体素子を
提供することである。
［問題点を解決するための手段］ この発明に係る超格子半導体素子は、半導体基板表面
に溝領域または凸状領域を設け、この溝領域の底部およ
び側面部または凸状領域の上面および側面部に、電子の
ドブロイ波長程度もしくはそれ以下の層厚の層を少なく
とも３層以上積層して形成したものである。
に溝領域または凸状領域を設け、この溝領域の底部およ
び側面部または凸状領域の上面および側面部に、電子の
ドブロイ波長程度もしくはそれ以下の層厚の層を少なく
とも３層以上積層して形成したものである。
好ましくは超格子半導体素子に電気的接触を与えるた
めの配線コンタクトは溝領域または凸部領域を除く領域
の半導体基板表面に形成される。
めの配線コンタクトは溝領域または凸部領域を除く領域
の半導体基板表面に形成される。
［作用］ この発明における超格子半導体素子は、溝掘り構造ま
たは凸状構造を用いているため、超微細加工においてそ
の占有面積が小さくなっても、側壁部の面積を充分に利
用することができ、占有面積の低減を充分に補償するこ
とが可能となり、これによりトンネリング領域の面積を
低減させることがなく十分な電流を流すことができ、共
鳴トンネリング効果による負性（微分）特性を損なわず
所望の動作特性を実現することが可能である。
たは凸状構造を用いているため、超微細加工においてそ
の占有面積が小さくなっても、側壁部の面積を充分に利
用することができ、占有面積の低減を充分に補償するこ
とが可能となり、これによりトンネリング領域の面積を
低減させることがなく十分な電流を流すことができ、共
鳴トンネリング効果による負性（微分）特性を損なわず
所望の動作特性を実現することが可能である。
また、超格子半導体素子の配線コンタクト領域を溝部
または凸領域を除く領域の半導体基板表面に形成した場
合、リークやショートなどの発生や耐圧低下を防ぐこと
ができ、高信頼性の超格子半導体素子を実現することが
できる。
または凸領域を除く領域の半導体基板表面に形成した場
合、リークやショートなどの発生や耐圧低下を防ぐこと
ができ、高信頼性の超格子半導体素子を実現することが
できる。
［発明の実施例］ 以下、この発明の一実施例について図面を参照して説
明する。
明する。
第１図はこの発明の一実施例である超格子半導体素子
の構成を一例を示す図であり、半導体基板表面に溝領域
を設けた場合が一例として示される。第１図において
は、GaAs結晶基板1a表面に素子占有面積低減を補償する
ために溝領域20が設けられる。溝領域20の底部および側
壁部には、超格子構造が設けられ、１個の共鳴トンネリ
ングバイポーラトランジスタが構成される。第１図にお
いて、溝領域20の底部および側壁部にまず、エミッタ領
域となるＮ型AlGaAs層2aが形成され、このエミッタ層2a
上に、順次Ｐ型GaAs層3a、AlAs層からなる量子障壁層
（以下、単にAlAs量子障壁層またはバリア層と称す）4
a、GaAs層で構成される量子井戸層（以下、単にGaAs量
子井戸層またはウェル層と称す）5a、AlAs量子障壁層
（バリア層）4a′、Ｐ型GaAs層3a′、Ｎ型GaAs層6aが設
けられる。ここでＰ型GaAs層3a,3a′はベース領域を形
成し、Ｎ型GaAs層6aはコレクタ層を構成する。また、ウ
ェル領域となるGaAs量子井戸層5aは電子のドブロイ波長
と同程度またはそれより薄い膜厚（約数10nm程度）を有
し、またウェル層（量子井戸層）5a両側のAlAs量子障壁
層（バリア層）4a,4a′も電子のドブロイ波長と同程度
またはそれより薄い膜厚を有しかつバンドギャップがウ
ェル層のそれよりも広い（ウェル層を形成するGaAs層5a
と比べて）。このような構成にすれば、第１図の上部か
ら見た超格子半導体素子の平面積は微細化されて小さく
なったとしても、溝領域20の側壁部には超格子構造が形
成されているため、超格子層全体の面積は充分の大きさ
を有することができ、負性（微分）抵抗特性を充分に示
すことのできる超格子半導体素子を実現することができ
る。
の構成を一例を示す図であり、半導体基板表面に溝領域
を設けた場合が一例として示される。第１図において
は、GaAs結晶基板1a表面に素子占有面積低減を補償する
ために溝領域20が設けられる。溝領域20の底部および側
壁部には、超格子構造が設けられ、１個の共鳴トンネリ
ングバイポーラトランジスタが構成される。第１図にお
いて、溝領域20の底部および側壁部にまず、エミッタ領
域となるＮ型AlGaAs層2aが形成され、このエミッタ層2a
上に、順次Ｐ型GaAs層3a、AlAs層からなる量子障壁層
（以下、単にAlAs量子障壁層またはバリア層と称す）4
a、GaAs層で構成される量子井戸層（以下、単にGaAs量
子井戸層またはウェル層と称す）5a、AlAs量子障壁層
（バリア層）4a′、Ｐ型GaAs層3a′、Ｎ型GaAs層6aが設
けられる。ここでＰ型GaAs層3a,3a′はベース領域を形
成し、Ｎ型GaAs層6aはコレクタ層を構成する。また、ウ
ェル領域となるGaAs量子井戸層5aは電子のドブロイ波長
と同程度またはそれより薄い膜厚（約数10nm程度）を有
し、またウェル層（量子井戸層）5a両側のAlAs量子障壁
層（バリア層）4a,4a′も電子のドブロイ波長と同程度
またはそれより薄い膜厚を有しかつバンドギャップがウ
ェル層のそれよりも広い（ウェル層を形成するGaAs層5a
と比べて）。このような構成にすれば、第１図の上部か
ら見た超格子半導体素子の平面積は微細化されて小さく
なったとしても、溝領域20の側壁部には超格子構造が形
成されているため、超格子層全体の面積は充分の大きさ
を有することができ、負性（微分）抵抗特性を充分に示
すことのできる超格子半導体素子を実現することができ
る。
第２図は第１図に示される溝掘り構造を有する超格子
半導体素子の製造工程を概略的に示す図である。以下、
第２図を参照してこの発明の一実施例である超格子半導
体素子の製造方法について説明する。
半導体素子の製造工程を概略的に示す図である。以下、
第２図を参照してこの発明の一実施例である超格子半導
体素子の製造方法について説明する。
まず、第２図（ａ）に示されるように、GaAs基板1b
（半導体基板）上の所定領域に高温酸化膜21を形成しこ
の高温酸化膜21上に所定形状を有するレジスト7aを形成
し、溝を掘る領域を除く半導体基板1b上をレジスト7aで
覆う。
（半導体基板）上の所定領域に高温酸化膜21を形成しこ
の高温酸化膜21上に所定形状を有するレジスト7aを形成
し、溝を掘る領域を除く半導体基板1b上をレジスト7aで
覆う。
次に第２図（ｂ）において、ドライエッチング技法を
用いレジスト7aをマスクとして半導体基板1bをエッチン
グして所定の深さの溝20を形成する。次に高温酸化膜21
およびレジスト7aを除去する。
用いレジスト7aをマスクとして半導体基板1bをエッチン
グして所定の深さの溝20を形成する。次に高温酸化膜21
およびレジスト7aを除去する。
次に第２図（ｃ）において、溝領域20を除く領域の半
導体基板1b上にレジスト7bを設け、レジスト7bをマスク
としてMBE（分子線エピタキシ）法やMOCVD（有機金属気
相成長）法等を用い順次所定の膜厚および成分を有する
層を形成し、第１図に示される超格子構造を溝20の底部
および側壁に形成し、これにより超格子構造８が実現さ
れる。これにより充分な面積を有する超格子構造を備え
た半導体素子を実現することができる。
導体基板1b上にレジスト7bを設け、レジスト7bをマスク
としてMBE（分子線エピタキシ）法やMOCVD（有機金属気
相成長）法等を用い順次所定の膜厚および成分を有する
層を形成し、第１図に示される超格子構造を溝20の底部
および側壁に形成し、これにより超格子構造８が実現さ
れる。これにより充分な面積を有する超格子構造を備え
た半導体素子を実現することができる。
ここで溝領域20に超格子構造８を形成した後、超格子
構造に含まれる各層（エミッタ、ベース、およびコレク
タ）に対してアルミニウム（Al）配線等を用いて電気的
接触を与えなければならないが、溝の平面積は極めて小
さいため、その溝領域20内においてすべてのコンタクト
を形成するのは極めて困難である。したがって、このよ
うな場合電気的接触を与えられるべき層を半導体基板1b
上にまで延在させるように超格子構造を形成し、溝領域
20を除く領域の半導体基板表面上で電気的コンタクトを
形成するようにすれば、溝領域内にコンタクトを設けた
場合に発生し易い隣接する層に対するコンタクトの接触
などによるリークや耐圧低下などの問題を防止すること
ができる。また、半導体基板表面上で電気的コンタクト
を形成するようにすれば、電気的コンタクトが設けられ
る層の下地の層の形状に対する制限（形状やレイアウ
ト）を取り除くことができる。このような電気的コンタ
クトを設ける方法として種々の構成が考えられる。
構造に含まれる各層（エミッタ、ベース、およびコレク
タ）に対してアルミニウム（Al）配線等を用いて電気的
接触を与えなければならないが、溝の平面積は極めて小
さいため、その溝領域20内においてすべてのコンタクト
を形成するのは極めて困難である。したがって、このよ
うな場合電気的接触を与えられるべき層を半導体基板1b
上にまで延在させるように超格子構造を形成し、溝領域
20を除く領域の半導体基板表面上で電気的コンタクトを
形成するようにすれば、溝領域内にコンタクトを設けた
場合に発生し易い隣接する層に対するコンタクトの接触
などによるリークや耐圧低下などの問題を防止すること
ができる。また、半導体基板表面上で電気的コンタクト
を形成するようにすれば、電気的コンタクトが設けられ
る層の下地の層の形状に対する制限（形状やレイアウ
ト）を取り除くことができる。このような電気的コンタ
クトを設ける方法として種々の構成が考えられる。
第3A図および第3B図は溝掘り構造を備えた超格子半導
体素子における電気的コンタクトを形成する方法の一例
を示す図であり、第3A図はその平面図、第3B図は第3A図
の線Ａ−Ａに沿った断面構造を概略的に示す図である。
ここで第3B図においては図面を簡略化するために必要最
少限の層のみが示されている。第3A図および第3B図に示
されるように溝領域20は、半導体基板1bに形成されたN+
層（高濃度Ｎ型不純物拡散層）50内に形成され、このN+
層50にエミッタ電極Ｅを接続するためのコンタクトが設
けられる。ベース層3a′は溝領域20から半導体基板1b
（N+拡散層50）上にわたって延在して設けられ、この半
導体基板1b表面上においてベース電極Ｂと電気的接触を
とるためのコンタクト領域が設けられる。コレクタ電極
Ｃと接続するためのコンタクトは溝領域20内に設けられ
る。この構成にすれば、ベースコンタクト、エミッタコ
ンタクト、コレクタコンタクトをすべて溝領域20に設け
る場合と比べて、電極間距離を大きくとることが可能と
なりかつコンタクトがとられるべき層の面積も充分な大
きさにとることができるため、コンタクト領域における
隣接層との間のリーク等を防止することができる。
体素子における電気的コンタクトを形成する方法の一例
を示す図であり、第3A図はその平面図、第3B図は第3A図
の線Ａ−Ａに沿った断面構造を概略的に示す図である。
ここで第3B図においては図面を簡略化するために必要最
少限の層のみが示されている。第3A図および第3B図に示
されるように溝領域20は、半導体基板1bに形成されたN+
層（高濃度Ｎ型不純物拡散層）50内に形成され、このN+
層50にエミッタ電極Ｅを接続するためのコンタクトが設
けられる。ベース層3a′は溝領域20から半導体基板1b
（N+拡散層50）上にわたって延在して設けられ、この半
導体基板1b表面上においてベース電極Ｂと電気的接触を
とるためのコンタクト領域が設けられる。コレクタ電極
Ｃと接続するためのコンタクトは溝領域20内に設けられ
る。この構成にすれば、ベースコンタクト、エミッタコ
ンタクト、コレクタコンタクトをすべて溝領域20に設け
る場合と比べて、電極間距離を大きくとることが可能と
なりかつコンタクトがとられるべき層の面積も充分な大
きさにとることができるため、コンタクト領域における
隣接層との間のリーク等を防止することができる。
第4A図および第4B図はこの発明の他の実施例である溝
掘り型超格子半導体素子の構成の他の例を示す図であ
り、第4A図はその平面構造を示し、第4B図は第4A図にお
ける線Ｂ−Ｂ線に沿った断面構造を概略的に示す。第4B
図においても、必要最小限の層のみが示される。第4A図
および第4B図に示される構成においては、エミッタ電極
Ｅをエミッタ層2aに電気的に接触させるためのコンタク
トはN+層50に設けられ、ベース層3a′をベース電極Ｂに
接続するためのコンタクト及びコレクタ層6aをコレクタ
電極Ｃに接続するためのコンタクト領域をともに半導体
基板1b表面上で設けるように各ベース層3a′およびコレ
クタ層6aがそれぞれ溝領域20から半導体基板1b表面上に
まで延在するように設けられ、この半導体基板1b表面上
でコンタクト領域が設けられている。
掘り型超格子半導体素子の構成の他の例を示す図であ
り、第4A図はその平面構造を示し、第4B図は第4A図にお
ける線Ｂ−Ｂ線に沿った断面構造を概略的に示す。第4B
図においても、必要最小限の層のみが示される。第4A図
および第4B図に示される構成においては、エミッタ電極
Ｅをエミッタ層2aに電気的に接触させるためのコンタク
トはN+層50に設けられ、ベース層3a′をベース電極Ｂに
接続するためのコンタクト及びコレクタ層6aをコレクタ
電極Ｃに接続するためのコンタクト領域をともに半導体
基板1b表面上で設けるように各ベース層3a′およびコレ
クタ層6aがそれぞれ溝領域20から半導体基板1b表面上に
まで延在するように設けられ、この半導体基板1b表面上
でコンタクト領域が設けられている。
第5A図および第5B図および第5C図はこの発明のさらに
他の実施例である超格子溝掘り構造型超格子半導体素子
の構造を示す図であり、第5A図はその平面構造を示し、
第5B図は第5A図の線Ｄ−Ｄに沿った断面構造を示し、第
5C図は第5A図の線Ｃ−Ｃに沿った断面構造を示す。第5A
図ないし第5C図から見られるように、この実施例におい
ては、エミッタ電極Ｅ用のコンタクト領域とベース電極
用コンタクトとを結ぶ線と直交する方向にコレクタ電極
層6aが溝領域20から半導体基板1b（N+拡散層50）領域上
に延在するように設けられ、半導体基板1b表面上の領域
においてコレクタ層6aをコレクタ電極Ｃに接続するため
のコンタクト領域が設けられている。一方エミッタ電極
Ｅをエミッタ層2aと電気的に接続するためのコンタクト
領域およびベース層3a′をベース電極Ｂに接続するため
のコンタクト領域は、それぞれ第5A図に示される溝領域
20の左右方向に延びる領域の半導体基板1b表面上におい
て設けられる。
他の実施例である超格子溝掘り構造型超格子半導体素子
の構造を示す図であり、第5A図はその平面構造を示し、
第5B図は第5A図の線Ｄ−Ｄに沿った断面構造を示し、第
5C図は第5A図の線Ｃ−Ｃに沿った断面構造を示す。第5A
図ないし第5C図から見られるように、この実施例におい
ては、エミッタ電極Ｅ用のコンタクト領域とベース電極
用コンタクトとを結ぶ線と直交する方向にコレクタ電極
層6aが溝領域20から半導体基板1b（N+拡散層50）領域上
に延在するように設けられ、半導体基板1b表面上の領域
においてコレクタ層6aをコレクタ電極Ｃに接続するため
のコンタクト領域が設けられている。一方エミッタ電極
Ｅをエミッタ層2aと電気的に接続するためのコンタクト
領域およびベース層3a′をベース電極Ｂに接続するため
のコンタクト領域は、それぞれ第5A図に示される溝領域
20の左右方向に延びる領域の半導体基板1b表面上におい
て設けられる。
このような構成によるコンタクト配置をすれば、より
確実に、リークやショートや耐圧低下などが生じること
のない超格子半導体素子を実現することができる。
確実に、リークやショートや耐圧低下などが生じること
のない超格子半導体素子を実現することができる。
次にこの発明において形成された共鳴トンネリングバ
イポーラトランジスタの動作原理および応用例について
説明する。第6A図はこの発明により形成されNPN構造を
有する共鳴トンネリング・バイポーラデバイスのポテン
シャルエネルギ分布の一例を示す図であり、第6B図は共
鳴トンネリングバイポーラ・デバイスにおけるコレクタ
電流Ic−エミッタ・ベース間電圧VEB特性を示す図であ
る。第6A図に示されるように超格子構造を有するNPN構
造の共鳴トンネリング・バイポーラデバイスにおいては
量子井戸がＰ型ベース領域において形成されている。ま
た、量子井戸領域においてバンドベンディングが生じて
いる。これは、不純物を注入したドーピングの効果によ
るものである。ウェル層（第１図におけるGaAs量子井戸
層5a）においてはエネルギ準位が量子化されている。こ
の状態において、エミッタ−ベース間電圧VEBを順に大
きくしてゆき、ちょうど伝導帯Ec（エミッタ領域におけ
る伝導帯）と量子井戸領域における量子準位とが一致す
ると共鳴トンネリング効果が生じ、電子のトンネリング
確率がほぼ１となる。さらにエミッタ・ベース間電圧V
EBを大きくしてゆくと電子のトンネリング確率が１より
小さくなり、負性（微分）抵抗効果を示すことになる。
共鳴トンネリング効果が生じている場合（VEB＝VRT）、
エミッタ領域から共鳴トンネリング現象により電子がコ
レクタ領域へと流れることになりコレクタ電流Icはその
電圧値において極大値を有することになる。そこから再
び電圧VEBが大きくなると、共鳴トンネリング効果が生
じなくなるため、エミッタ領域からコレクタ領域へ流れ
る電流値が小さくなり、負性（微分）抵抗効果が現わ
れ、コレクタ電流Icが小さくなり、谷の領域（極小値）
が出現する。ここで超格子の共鳴トンネリングバイポー
ラデバイスを用いた場合、微細加工をするとその表面積
（平面積）が極めて小さくなるため、量子井戸領域を通
して流れる電流値も極めて小さくなり、第6B図に破線で
示されるように、その結果、コレクタ電流Icの山と谷と
の差が小さくなり、十分なスイッチ特性を示すことがで
きない。しかしながらこの発明の実施例におけるよう
に、溝領域を設け、その溝領域内に超格子構造を形成す
ると、溝領域の平面積が微細加工により小さくなっても
溝領域の側壁部面積を超格子構造に対する面積として利
用することができ、効果的に超格子構造の面積の低下を
防止することができ第6B図に実線で示されるようにコレ
クタ電流Icの山と谷の差が極めて大きい十分なスイッチ
特性を得ることができる。したがって、第12図ないし第
15図に示されるような特性を持つ回路素子を超微細加工
を用いても実現することができ、その超微細加工による
面積低減の影響を受けることなく確実に動作することの
できる超格子半導体素子を実現することができる。
イポーラトランジスタの動作原理および応用例について
説明する。第6A図はこの発明により形成されNPN構造を
有する共鳴トンネリング・バイポーラデバイスのポテン
シャルエネルギ分布の一例を示す図であり、第6B図は共
鳴トンネリングバイポーラ・デバイスにおけるコレクタ
電流Ic−エミッタ・ベース間電圧VEB特性を示す図であ
る。第6A図に示されるように超格子構造を有するNPN構
造の共鳴トンネリング・バイポーラデバイスにおいては
量子井戸がＰ型ベース領域において形成されている。ま
た、量子井戸領域においてバンドベンディングが生じて
いる。これは、不純物を注入したドーピングの効果によ
るものである。ウェル層（第１図におけるGaAs量子井戸
層5a）においてはエネルギ準位が量子化されている。こ
の状態において、エミッタ−ベース間電圧VEBを順に大
きくしてゆき、ちょうど伝導帯Ec（エミッタ領域におけ
る伝導帯）と量子井戸領域における量子準位とが一致す
ると共鳴トンネリング効果が生じ、電子のトンネリング
確率がほぼ１となる。さらにエミッタ・ベース間電圧V
EBを大きくしてゆくと電子のトンネリング確率が１より
小さくなり、負性（微分）抵抗効果を示すことになる。
共鳴トンネリング効果が生じている場合（VEB＝VRT）、
エミッタ領域から共鳴トンネリング現象により電子がコ
レクタ領域へと流れることになりコレクタ電流Icはその
電圧値において極大値を有することになる。そこから再
び電圧VEBが大きくなると、共鳴トンネリング効果が生
じなくなるため、エミッタ領域からコレクタ領域へ流れ
る電流値が小さくなり、負性（微分）抵抗効果が現わ
れ、コレクタ電流Icが小さくなり、谷の領域（極小値）
が出現する。ここで超格子の共鳴トンネリングバイポー
ラデバイスを用いた場合、微細加工をするとその表面積
（平面積）が極めて小さくなるため、量子井戸領域を通
して流れる電流値も極めて小さくなり、第6B図に破線で
示されるように、その結果、コレクタ電流Icの山と谷と
の差が小さくなり、十分なスイッチ特性を示すことがで
きない。しかしながらこの発明の実施例におけるよう
に、溝領域を設け、その溝領域内に超格子構造を形成す
ると、溝領域の平面積が微細加工により小さくなっても
溝領域の側壁部面積を超格子構造に対する面積として利
用することができ、効果的に超格子構造の面積の低下を
防止することができ第6B図に実線で示されるようにコレ
クタ電流Icの山と谷の差が極めて大きい十分なスイッチ
特性を得ることができる。したがって、第12図ないし第
15図に示されるような特性を持つ回路素子を超微細加工
を用いても実現することができ、その超微細加工による
面積低減の影響を受けることなく確実に動作することの
できる超格子半導体素子を実現することができる。
なお上記実施例において共鳴トンネリングバイポーラ
・デバイスの構成および動作について説明したが、この
発明は共鳴トンネリングダイオードについても適用する
ことができる。
・デバイスの構成および動作について説明したが、この
発明は共鳴トンネリングダイオードについても適用する
ことができる。
また上記実施例においては、GaAsヘテロ接合を用いて
超格子構造の共鳴トンネリングデバイスについて説明し
たが、これに代えてシリコン半導体基板を用いる場合、
またアモルファスシリコンを用いて超格子構造を実現す
る場合においてもこの発明は適用可能である。アモルフ
ァスシリコンを用いて超格子半導体素子を実現する場
合、たとえば第１図において、半導体基板1aをシリコン
基板とし、エミッタ層2aをＮ型不純物導入ａ−Si:H層と
し、ベース層3a,3a′を層厚の薄いＰ型不純物導入ａ−S
i:H層とし、バリア層4aを層厚の薄いａ−SiXNY:H層と
し、量子井戸層（ウェル層領域）5aを層厚の薄いＰ型不
純物導入ａ−Si:H層とし、コレクタ層6aをＮ型不純物導
入ａ−Si:H層とすればよい。
超格子構造の共鳴トンネリングデバイスについて説明し
たが、これに代えてシリコン半導体基板を用いる場合、
またアモルファスシリコンを用いて超格子構造を実現す
る場合においてもこの発明は適用可能である。アモルフ
ァスシリコンを用いて超格子半導体素子を実現する場
合、たとえば第１図において、半導体基板1aをシリコン
基板とし、エミッタ層2aをＮ型不純物導入ａ−Si:H層と
し、ベース層3a,3a′を層厚の薄いＰ型不純物導入ａ−S
i:H層とし、バリア層4aを層厚の薄いａ−SiXNY:H層と
し、量子井戸層（ウェル層領域）5aを層厚の薄いＰ型不
純物導入ａ−Si:H層とし、コレクタ層6aをＮ型不純物導
入ａ−Si:H層とすればよい。
さらに上記実施例においては共鳴トンネリング効果を
用いた半導体素子について説明したが、アバランシェ・
フォト・ダイオード（APD）等に応用される多重量子井
戸（MQW）構造にも本発明を適用することができる。以
下本発明をアバランシェ・フォト・ダイオードに適用し
た場合における構成および動作を第7A図および第7B図を
参照して説明する。
用いた半導体素子について説明したが、アバランシェ・
フォト・ダイオード（APD）等に応用される多重量子井
戸（MQW）構造にも本発明を適用することができる。以
下本発明をアバランシェ・フォト・ダイオードに適用し
た場合における構成および動作を第7A図および第7B図を
参照して説明する。
第7A図はこの発明のさらに他の実施例である超格子構
造をアバランシェ・フォト・ダイオードに適用した際の
断面構造を概略的に示す図である。第7A図において、半
導体基板1c表面領域に溝領域20が設けられ、溝領域20の
底部および側壁部に層厚の薄い層からなる多重量子井戸
層10が形成され、多重量子井戸層10上にN+型コレクタ層
6dが形成される。溝領域20周辺部にはP+型不純物拡散領
域９が設けられており、フォトディテクタ領域が形成さ
れている。この第7A図に示されるアバランシェ・フォト
・ダイオードの製造方法としては、まず半導体基板1c表
面に溝領域20をドライエッチング技法等を用いて形成
し、次にＰ型不純物を高濃度に注入・拡散させてP+型拡
散層からなるフォトディテクタ層９を形成し、次に溝領
域20の底面および側壁にMBE法やMOCVD法等を用いて所定
の成分および膜厚からなる層を順次積層して多重量子井
戸構造10を形成し、最後にN+型コレクタ層6dを形成す
る。このようにすることにより超微細加工にも適用する
ことのできる多重量子井戸構造を備えたアバランシェ・
フォト・ダイオードを実現することができる。
造をアバランシェ・フォト・ダイオードに適用した際の
断面構造を概略的に示す図である。第7A図において、半
導体基板1c表面領域に溝領域20が設けられ、溝領域20の
底部および側壁部に層厚の薄い層からなる多重量子井戸
層10が形成され、多重量子井戸層10上にN+型コレクタ層
6dが形成される。溝領域20周辺部にはP+型不純物拡散領
域９が設けられており、フォトディテクタ領域が形成さ
れている。この第7A図に示されるアバランシェ・フォト
・ダイオードの製造方法としては、まず半導体基板1c表
面に溝領域20をドライエッチング技法等を用いて形成
し、次にＰ型不純物を高濃度に注入・拡散させてP+型拡
散層からなるフォトディテクタ層９を形成し、次に溝領
域20の底面および側壁にMBE法やMOCVD法等を用いて所定
の成分および膜厚からなる層を順次積層して多重量子井
戸構造10を形成し、最後にN+型コレクタ層6dを形成す
る。このようにすることにより超微細加工にも適用する
ことのできる多重量子井戸構造を備えたアバランシェ・
フォト・ダイオードを実現することができる。
第7B図は多重量子井戸構造を備えたアバランシェ・フ
ォト・ダイオードのポテンシャルエネルギ分布とその動
作原理を概略的に示す図である。以下、第7A図および第
7B図を参照して動作原理について説明する。この場合、
いわゆるPIN型アバランシェ・フォト・ダイオードが形
成されており、各量子井戸領域において電子は強く束縛
されており、共鳴トンネリング効果は生じない。今P+型
フォトディテクタ層９にフォトディテクタ層９のエネル
ギギャップ以上のエネルギを有する光ｈνが入射される
と、フォトディテクタ層９において電子・正孔対は生成
され、電子はフォトディテクタ層９の伝導帯に励起さ
れ、充分ホットな電子となって最初の量子井戸領域へ向
かって移動する。この量子井戸領域には強く束縛された
電子が存在するが、このフォトディテクタ層９から流れ
込んだ電子は、衝突電離によってその量子井戸領域に束
縛された電子を励起させ、量子井戸のバリアを越えて隣
りの量子井戸領域にまで到達するようにホットエレクト
ロンを励起させる。この各量子井戸領域における束縛電
子の衝突電離が各量子井戸領域に電子が流入されるごと
に繰返され、この電子増倍効果により、N+層6dに電子が
到達するころには充分な数の電子が発生されている。こ
こで電子と正孔の電離係数α、βはα／β１のとき雑
音（暗電流等）を抑えることができるので、超格子構造
のバンド構造を不純物導入などによって適当なものとす
ることにより低雑音とすることが可能となる。
ォト・ダイオードのポテンシャルエネルギ分布とその動
作原理を概略的に示す図である。以下、第7A図および第
7B図を参照して動作原理について説明する。この場合、
いわゆるPIN型アバランシェ・フォト・ダイオードが形
成されており、各量子井戸領域において電子は強く束縛
されており、共鳴トンネリング効果は生じない。今P+型
フォトディテクタ層９にフォトディテクタ層９のエネル
ギギャップ以上のエネルギを有する光ｈνが入射される
と、フォトディテクタ層９において電子・正孔対は生成
され、電子はフォトディテクタ層９の伝導帯に励起さ
れ、充分ホットな電子となって最初の量子井戸領域へ向
かって移動する。この量子井戸領域には強く束縛された
電子が存在するが、このフォトディテクタ層９から流れ
込んだ電子は、衝突電離によってその量子井戸領域に束
縛された電子を励起させ、量子井戸のバリアを越えて隣
りの量子井戸領域にまで到達するようにホットエレクト
ロンを励起させる。この各量子井戸領域における束縛電
子の衝突電離が各量子井戸領域に電子が流入されるごと
に繰返され、この電子増倍効果により、N+層6dに電子が
到達するころには充分な数の電子が発生されている。こ
こで電子と正孔の電離係数α、βはα／β１のとき雑
音（暗電流等）を抑えることができるので、超格子構造
のバンド構造を不純物導入などによって適当なものとす
ることにより低雑音とすることが可能となる。
このように雑音の少ないアバランシェ・フォト・ダイ
オードにおいても、その増幅出力部（量子井戸領域）を
溝掘り構造にしているので、超微細加工のような極小の
面積においても充分な出力を取出すことができ、超微細
加工された集積回路装置においても充分に機能するアバ
ランシェ・フォト・ダイオードを実現することができ
る。
オードにおいても、その増幅出力部（量子井戸領域）を
溝掘り構造にしているので、超微細加工のような極小の
面積においても充分な出力を取出すことができ、超微細
加工された集積回路装置においても充分に機能するアバ
ランシェ・フォト・ダイオードを実現することができ
る。
さらに上記実施例においては、エネルギギャップの異
なる層厚の薄い層を積層する場合について説明したが、
バンドギャップが同一でかつバンド構造の異なるような
層において適当にドーバント変調をすることにより得ら
れる超格子構造たとえばNIPI構造においても上記実施例
と同様の効果を得ることができる。
なる層厚の薄い層を積層する場合について説明したが、
バンドギャップが同一でかつバンド構造の異なるような
層において適当にドーバント変調をすることにより得ら
れる超格子構造たとえばNIPI構造においても上記実施例
と同様の効果を得ることができる。
さらに上記実施例においては、超格子構造を半導体基
板表面に形成された溝領域の底面および側壁部に形成し
た場合を一例として説明したが、この発明はこれに限定
されず、たとえば第８図に示されるように半導体基板1a
表面に突出部30を形成し、この突出部30の上面部および
側面部を用いて超格子構造を形成しても、超微細加工に
おける面積低減に充分対応することができる超格子半導
体装置を実現することができる。突出部30の形成は溝領
域の形成と同様の方法を用いて行なうことができる。こ
の第８図に示される突出領域30を設けた構成において
も、各層に対する電気的接触を設けるためのコンタクト
領域はこの突出部領域を除く領域の半導体基板表面上に
設けるように構成すれば、リーク発生や耐圧の低下など
を防止することが可能である。
板表面に形成された溝領域の底面および側壁部に形成し
た場合を一例として説明したが、この発明はこれに限定
されず、たとえば第８図に示されるように半導体基板1a
表面に突出部30を形成し、この突出部30の上面部および
側面部を用いて超格子構造を形成しても、超微細加工に
おける面積低減に充分対応することができる超格子半導
体装置を実現することができる。突出部30の形成は溝領
域の形成と同様の方法を用いて行なうことができる。こ
の第８図に示される突出領域30を設けた構成において
も、各層に対する電気的接触を設けるためのコンタクト
領域はこの突出部領域を除く領域の半導体基板表面上に
設けるように構成すれば、リーク発生や耐圧の低下など
を防止することが可能である。
［発明の効果］ 以上のようにこの発明によれば、超格子半導体素子に
おける超格子構造を半導体基板表面の溝領域の底面部お
よび側壁部または半導体基板表面の突出部の上面部およ
び側壁部に形成するように構成したので、超微細加工等
において超格子半導体素子の占有面積が小さくなって
も、その溝領域の側壁部または凸領域の側壁部により面
積低減に対して充分対処することができ、したがってそ
の超格子半導体素子の特性を劣化させることがなく、超
微細加工化された半導体集積回路装置において超格子半
導体素子を用いても充分正確に動作することのできる超
格子半導体素子を実現することができるとともに、超格
子半導体素子に対する電気的接触を与えるためのコンタ
クト領域を溝部または突出部を除く領域の半導体基板表
面に設けるようにしたので、コンタクト領域において電
極が他の領域と接触することもなくまたそのコンタクト
領域においてリークなどが生じることもなくまたさらに
耐圧の低下などが生じることもなく、高信頼性の超微細
加工に対応することのできる超格子半導体素子を実現す
ることができるる。
おける超格子構造を半導体基板表面の溝領域の底面部お
よび側壁部または半導体基板表面の突出部の上面部およ
び側壁部に形成するように構成したので、超微細加工等
において超格子半導体素子の占有面積が小さくなって
も、その溝領域の側壁部または凸領域の側壁部により面
積低減に対して充分対処することができ、したがってそ
の超格子半導体素子の特性を劣化させることがなく、超
微細加工化された半導体集積回路装置において超格子半
導体素子を用いても充分正確に動作することのできる超
格子半導体素子を実現することができるとともに、超格
子半導体素子に対する電気的接触を与えるためのコンタ
クト領域を溝部または突出部を除く領域の半導体基板表
面に設けるようにしたので、コンタクト領域において電
極が他の領域と接触することもなくまたそのコンタクト
領域においてリークなどが生じることもなくまたさらに
耐圧の低下などが生じることもなく、高信頼性の超微細
加工に対応することのできる超格子半導体素子を実現す
ることができるる。
第１図はこの発明の一実施例である超格子半導体素子の
概略断面構造を示す図であり、半導体基板表面に溝領域
を設けた場合の構成を示す図である。第２図はこの発明
の一実施例である溝領域を備えた超格子半導体素子の製
造工程を概略的に示す図である。第3A図および第3B図は
溝領域を備えた超格子半導体素子における電気的接触を
与えるためのコンタクト領域のレイアウトの一例を示す
図であり、第3A図はその平面図を示し、第3B図は第3A図
の線Ａ−Ａ線に沿った断面構造を示す図である。第4A図
および第4B図は溝領域を備えた超格子半導体素子におけ
る電気的接触を与えるためのコンタクト領域の配置の他
の例を示す図であり、第4A図はその平面配置を示し、第
4B図は第4A図における線Ｂ−Ｂ線に沿った断面構造を概
略的に示す図である。第5A図ないし第5C図は溝領域を備
えた超格子半導体素子におけるコンタクト領域のさらに
他のレイアウトの例を示す図であり、第5A図はその平面
図を示し、第5B図は第5A図の線Ｄ−Ｄ線に沿った断面構
造を示し、第5C図は第5A図の線Ｃ−Ｃ線に沿った断面構
造を概略的に示す図である。 第6A図はこの発明の一実施例である共鳴トンネリングバ
イポーラトランジスタにおけるエネルギバンドの分布の
一例を概略的に示す図であり、第6B図は第6A図に示され
る共鳴トンネルバイポーラトランジスタにおけるコレク
タ電流Icとエミッタ・ベース間電圧VEBの関係を概略的
に示す図である。第7A図はこの発明の他の実施例であ
り、この発明を多重量子井戸型アバランシェ・フォト・
ダイオードに適用した際の概略断面構造を示す図であ
り、第7B図は第7A図に示されるアバランシェ・フォト・
ダイオードにおけるエネルギバンドの分布を概略的に示
す図である。第８図はこの発明のさらに他の実施例であ
る超格子半導体素子の概略断面構造を示す図であり、半
導体基板表面に突出領域を設けた際の概略断面構造を示
す図である。第９図は従来の超格子半導体素子の一例の
概略断面構造を示す図であり、共鳴トンネリングバイポ
ーラ・トランジスタの断面構造を概略的に示す図であ
る。第10図は従来の他の共鳴トンネリング超格子半導体
素子の概略断面構造を示す図であり、共鳴トンネリング
ダイオードの概略断面構造を示す図である。第11図は共
鳴トンネリングダイオードの動作を概略的に示すための
図であり、共鳴トンネリングダイオードにおける伝導帯
のエネルギバンド分布および電流−電圧特性を示す図で
ある。第12図は超格子半導体素子を用いた回路構成にお
ける電流−電圧特性を示す図であり、共鳴トンネリング
バイポーラ・トランジスタを用いてフリップフロップを
構成した際のコレクタ電流Ic−エミッタ・ベース間電圧
VEB特性を示す図である。第13図は従来から提案されて
いる超格子半導体素子を用いた回路構成の他の例を示す
図であり、電圧変調回路の構成およびその際の入力電圧
Vinと出力電圧Voutとの関係を示す図である。第14図は
従来から提案されているバイナリコードにおけるパリテ
ィビット発生器の構成の一例を示す図である。第15図は
従来から提案されている多値メモリを共鳴トンネリング
バイポーラトランジスタを用いて構成した際の回路構成
およびコレクタ電流Icとコレクタ・エミッタ間電圧VCE
との関係を概略的に示す図である。 図において、1a,1b,1cは半導体基板、2aはＮ型エミッタ
層、3a,3a′はＰ型ベース層、4a,4a′は量子障壁層（バ
リア層）、5aは量子井戸構造を形成する量子井戸層（ウ
ェル領域）、6aはＮ型コレクタ層、９はP+型不純物拡散
層（フォトディテクタ層）、10は多重量子井戸（MQW）
構造である。 なお、図中、同一符号は同一または相当部分を示す。
概略断面構造を示す図であり、半導体基板表面に溝領域
を設けた場合の構成を示す図である。第２図はこの発明
の一実施例である溝領域を備えた超格子半導体素子の製
造工程を概略的に示す図である。第3A図および第3B図は
溝領域を備えた超格子半導体素子における電気的接触を
与えるためのコンタクト領域のレイアウトの一例を示す
図であり、第3A図はその平面図を示し、第3B図は第3A図
の線Ａ−Ａ線に沿った断面構造を示す図である。第4A図
および第4B図は溝領域を備えた超格子半導体素子におけ
る電気的接触を与えるためのコンタクト領域の配置の他
の例を示す図であり、第4A図はその平面配置を示し、第
4B図は第4A図における線Ｂ−Ｂ線に沿った断面構造を概
略的に示す図である。第5A図ないし第5C図は溝領域を備
えた超格子半導体素子におけるコンタクト領域のさらに
他のレイアウトの例を示す図であり、第5A図はその平面
図を示し、第5B図は第5A図の線Ｄ−Ｄ線に沿った断面構
造を示し、第5C図は第5A図の線Ｃ−Ｃ線に沿った断面構
造を概略的に示す図である。 第6A図はこの発明の一実施例である共鳴トンネリングバ
イポーラトランジスタにおけるエネルギバンドの分布の
一例を概略的に示す図であり、第6B図は第6A図に示され
る共鳴トンネルバイポーラトランジスタにおけるコレク
タ電流Icとエミッタ・ベース間電圧VEBの関係を概略的
に示す図である。第7A図はこの発明の他の実施例であ
り、この発明を多重量子井戸型アバランシェ・フォト・
ダイオードに適用した際の概略断面構造を示す図であ
り、第7B図は第7A図に示されるアバランシェ・フォト・
ダイオードにおけるエネルギバンドの分布を概略的に示
す図である。第８図はこの発明のさらに他の実施例であ
る超格子半導体素子の概略断面構造を示す図であり、半
導体基板表面に突出領域を設けた際の概略断面構造を示
す図である。第９図は従来の超格子半導体素子の一例の
概略断面構造を示す図であり、共鳴トンネリングバイポ
ーラ・トランジスタの断面構造を概略的に示す図であ
る。第10図は従来の他の共鳴トンネリング超格子半導体
素子の概略断面構造を示す図であり、共鳴トンネリング
ダイオードの概略断面構造を示す図である。第11図は共
鳴トンネリングダイオードの動作を概略的に示すための
図であり、共鳴トンネリングダイオードにおける伝導帯
のエネルギバンド分布および電流−電圧特性を示す図で
ある。第12図は超格子半導体素子を用いた回路構成にお
ける電流−電圧特性を示す図であり、共鳴トンネリング
バイポーラ・トランジスタを用いてフリップフロップを
構成した際のコレクタ電流Ic−エミッタ・ベース間電圧
VEB特性を示す図である。第13図は従来から提案されて
いる超格子半導体素子を用いた回路構成の他の例を示す
図であり、電圧変調回路の構成およびその際の入力電圧
Vinと出力電圧Voutとの関係を示す図である。第14図は
従来から提案されているバイナリコードにおけるパリテ
ィビット発生器の構成の一例を示す図である。第15図は
従来から提案されている多値メモリを共鳴トンネリング
バイポーラトランジスタを用いて構成した際の回路構成
およびコレクタ電流Icとコレクタ・エミッタ間電圧VCE
との関係を概略的に示す図である。 図において、1a,1b,1cは半導体基板、2aはＮ型エミッタ
層、3a,3a′はＰ型ベース層、4a,4a′は量子障壁層（バ
リア層）、5aは量子井戸構造を形成する量子井戸層（ウ
ェル領域）、6aはＮ型コレクタ層、９はP+型不純物拡散
層（フォトディテクタ層）、10は多重量子井戸（MQW）
構造である。 なお、図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/88 31/10 49/00 Ｚ Ｈ０１Ｌ 31/10 Ａ 29/88 Ｓ
Claims (6)
- 【請求項１】半導体基板表面に形成された溝領域または
凸状領域と、 前記溝領域の底部および側面部または前記凸状領域の上
部および側面部に形成された超格子層とを備える、超格
子半導体素子。 - 【請求項２】前記超格子層は、互いにエネルギバンド構
造の異なる少なくとも３層以上の超格子層を順次積層し
て構成され、前記少なくとも３層以上の超格子層の各々
の層厚は電子のドブロイ波長程度またはそれ以下であ
る、特許請求の範囲第１項記載の超格子半導体素子。 - 【請求項３】前記超格子層に電気的接触を与えるための
コンタクト領域は、前記溝領域または凸状領域を除く領
域の半導体基板表面上に設けられる、特許請求の範囲第
１項記載の超格子半導体素子。 - 【請求項４】前記超格子半導体素子は、共鳴トンネリン
グダイオードである、特許請求の範囲第１項記載の超格
子半導体素子。 - 【請求項５】前記超格子半導体素子は共鳴トンネリング
トランジスタである、特許請求の範囲第１項記載の超格
子半導体素子。 - 【請求項６】前記超格子半導体素子は、多重量子井戸構
造を有するアバランシェフォトダイオードである、特許
請求の範囲第１項記載の超格子半導体素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62184160A JPH081908B2 (ja) | 1987-07-22 | 1987-07-22 | 超格子半導体素子 |
| DE3802065A DE3802065A1 (de) | 1987-07-22 | 1988-01-25 | Uebergitterhalbleitereinrichtung |
| US07/336,622 US5621222A (en) | 1987-07-22 | 1989-04-10 | Superlattice semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62184160A JPH081908B2 (ja) | 1987-07-22 | 1987-07-22 | 超格子半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6427262A JPS6427262A (en) | 1989-01-30 |
| JPH081908B2 true JPH081908B2 (ja) | 1996-01-10 |
Family
ID=16148416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62184160A Expired - Fee Related JPH081908B2 (ja) | 1987-07-22 | 1987-07-22 | 超格子半導体素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5621222A (ja) |
| JP (1) | JPH081908B2 (ja) |
| DE (1) | DE3802065A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4237608A1 (de) * | 1992-11-06 | 1994-05-11 | Telefunken Microelectron | Integrierte Halbleiteranordnung mit Standardelementen |
| US7388276B2 (en) * | 2001-05-21 | 2008-06-17 | The Regents Of The University Of Colorado | Metal-insulator varactor devices |
| US7126151B2 (en) * | 2001-05-21 | 2006-10-24 | The Regents Of The University Of Colorado, A Body Corporate | Interconnected high speed electron tunneling devices |
| US6563185B2 (en) * | 2001-05-21 | 2003-05-13 | The Regents Of The University Of Colorado | High speed electron tunneling device and applications |
| US7173275B2 (en) * | 2001-05-21 | 2007-02-06 | Regents Of The University Of Colorado | Thin-film transistors based on tunneling structures and applications |
| US6534784B2 (en) * | 2001-05-21 | 2003-03-18 | The Regents Of The University Of Colorado | Metal-oxide electron tunneling device for solar energy conversion |
| US6967347B2 (en) * | 2001-05-21 | 2005-11-22 | The Regents Of The University Of Colorado | Terahertz interconnect system and applications |
| US7407738B2 (en) * | 2004-04-02 | 2008-08-05 | Pavel Kornilovich | Fabrication and use of superlattice |
| DE102008031284A1 (de) * | 2008-07-02 | 2010-01-07 | Bayer Schering Pharma Aktiengesellschaft | Neue Bekämpfungsmöglichkeit der Giardiose |
| CA2811223C (en) | 2010-09-17 | 2019-01-15 | The Governors Of The University Of Alberta | Two- and three-terminal molecular electronic devices with ballistic electron transport |
| US9202821B2 (en) | 2013-10-23 | 2015-12-01 | Pixtronix, Inc. | Thin-film transistors incorporated into three dimensional MEMS structures |
| US20240047489A1 (en) * | 2021-02-09 | 2024-02-08 | SK Hynix Inc. | Single photon avalanche diode |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2143083B (en) * | 1983-07-06 | 1987-11-25 | Standard Telephones Cables Ltd | Semiconductor structures |
| US4721987A (en) * | 1984-07-03 | 1988-01-26 | Texas Instruments Incorporated | Trench capacitor process for high density dynamic RAM |
-
1987
- 1987-07-22 JP JP62184160A patent/JPH081908B2/ja not_active Expired - Fee Related
-
1988
- 1988-01-25 DE DE3802065A patent/DE3802065A1/de active Granted
-
1989
- 1989-04-10 US US07/336,622 patent/US5621222A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3802065C2 (ja) | 1990-04-12 |
| US5621222A (en) | 1997-04-15 |
| JPS6427262A (en) | 1989-01-30 |
| DE3802065A1 (de) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557117A (en) | Heterojunction bipolar transistor and integrated circuit device using the same | |
| US6674123B2 (en) | MOS control diode and method for manufacturing the same | |
| JPH081908B2 (ja) | 超格子半導体素子 | |
| JP2002203983A (ja) | 受光素子 | |
| US20150041764A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| US5485018A (en) | Nanofabricated device for multiple-state logic operation | |
| US7936034B2 (en) | Mesa structure photon detection circuit | |
| JPH10173181A (ja) | 電子素子 | |
| US7534710B2 (en) | Coupled quantum well devices (CQWD) containing two or more direct selective contacts and methods of making same | |
| JPH07240506A (ja) | 面入出力光電融合素子 | |
| JPS63316484A (ja) | 量子効果半導体装置 | |
| JP2018206898A (ja) | 受光素子およびその製造方法 | |
| CN116314304B (zh) | 异质结双极型晶体管及异质结双极型晶体管的形成方法 | |
| JP2001156298A (ja) | 半導体素子 | |
| JP3455456B2 (ja) | 半導体記憶装置 | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP3789179B2 (ja) | 量子化機能素子とそれを用いた量子化機能装置、ならびにそれらの製造方法 | |
| JPH0878432A (ja) | 半導体電子デバイス装置 | |
| JP2583793B2 (ja) | 半導体基板 | |
| Kim et al. | Fabrication of V-grooved inner stripe GaAs-AlGaAs quantum-wire lasers | |
| JP3138824B2 (ja) | 共鳴トンネル半導体装置 | |
| US8330192B2 (en) | Method for modification of built in potential of diodes | |
| JP2995359B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPH0630399B2 (ja) | 共鳴トンネル・ダイオ−ド | |
| JP2854634B2 (ja) | 受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |