JPH081942B2 - セラミック基板上の保護被覆 - Google Patents
セラミック基板上の保護被覆Info
- Publication number
- JPH081942B2 JPH081942B2 JP4099480A JP9948092A JPH081942B2 JP H081942 B2 JPH081942 B2 JP H081942B2 JP 4099480 A JP4099480 A JP 4099480A JP 9948092 A JP9948092 A JP 9948092A JP H081942 B2 JPH081942 B2 JP H081942B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- pad
- substrate
- layer
- corrosion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/23—Sheet including cover or casing
- Y10T428/239—Complete cover or casing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、超小型電子技術用の気
密セラミック基板の分野に関する。より詳細には、本発
明は、気密性と耐食性を与えるための表面保護層に関す
る。
密セラミック基板の分野に関する。より詳細には、本発
明は、気密性と耐食性を与えるための表面保護層に関す
る。
【０００２】
【従来の技術】超小型電子技術の環境では、高密度、高
強度の実装で、半導体デバイス間の相互接続及びデバイ
スから電源への接続を行う必要がある。電気特性として
は、誘電率の低い高絶縁性キャリア媒体中の高伝導性媒
体を含ことが望まれる。熱的には、パッケージは操作環
境に耐えるだけでなく、部品の加工及び製造中に生ずる
熱変化にも耐えなければならない。
強度の実装で、半導体デバイス間の相互接続及びデバイ
スから電源への接続を行う必要がある。電気特性として
は、誘電率の低い高絶縁性キャリア媒体中の高伝導性媒
体を含ことが望まれる。熱的には、パッケージは操作環
境に耐えるだけでなく、部品の加工及び製造中に生ずる
熱変化にも耐えなければならない。
【０００３】機械的には、チップとピンの接合応力なら
びに次の実装レベルとの相互接続に関係する応力に耐え
る基板パッケージがあることが好ましい。
びに次の実装レベルとの相互接続に関係する応力に耐え
る基板パッケージがあることが好ましい。
【０００４】また実装は、悪い環境による所望の特性の
劣化を防止するために気密であるべきである。特に、周
囲の湿気及び有害なイオン性汚染物質から十分に保護さ
れていない場合、パッケージで使用する金属被覆の腐食
が現実の問題となる。
劣化を防止するために気密であるべきである。特に、周
囲の湿気及び有害なイオン性汚染物質から十分に保護さ
れていない場合、パッケージで使用する金属被覆の腐食
が現実の問題となる。
【０００５】米国特許第４８８０６８４号は、セラミッ
ク基板の底面に関する現在の最新技術を開示している。
すなわち、捕捉用パッド、ポリマー・シール、応力除去
層、さらに入出力ボンディング・パッドがある。その
後、入出力ピンが入出力ボンディング・パッドにろう付
けされる。
ク基板の底面に関する現在の最新技術を開示している。
すなわち、捕捉用パッド、ポリマー・シール、応力除去
層、さらに入出力ボンディング・パッドがある。その
後、入出力ピンが入出力ボンディング・パッドにろう付
けされる。
【０００６】しかし、最近本発明者等は、上記特許で開
示される構造に問題があることを発見した。入出力ボン
ディング・パッドは、通常複数の金属材料の層からな
る。本発明者等は、信頼性テストの際にこの入出力ボン
ディング・パッドに腐食が発生し、入出力パッド構造の
早目の故障をもたらすことを発見した。特定の理論に固
執しようとするものではないが、この入出力ボンディン
グ・パッドの腐食は、水などの適当な電解質の存在下で
卑金属が貴金属に対する陽極となる、電解腐食機構によ
って起こるものと本発明者等は考えている。入出力ボン
ディング・パッドの縁部で、パッドを構成する異なる金
属が一緒に環境にさらされると、こうした有害な腐食セ
ルが形成される。
示される構造に問題があることを発見した。入出力ボン
ディング・パッドは、通常複数の金属材料の層からな
る。本発明者等は、信頼性テストの際にこの入出力ボン
ディング・パッドに腐食が発生し、入出力パッド構造の
早目の故障をもたらすことを発見した。特定の理論に固
執しようとするものではないが、この入出力ボンディン
グ・パッドの腐食は、水などの適当な電解質の存在下で
卑金属が貴金属に対する陽極となる、電解腐食機構によ
って起こるものと本発明者等は考えている。入出力ボン
ディング・パッドの縁部で、パッドを構成する異なる金
属が一緒に環境にさらされると、こうした有害な腐食セ
ルが形成される。
【０００７】したがって、本発明者等は、入出力ボンデ
ィング・パッドの縁部を保護するため、ピンを取り付け
た後にセラミック基板の底面に保護コーティングを塗布
することを提案した。
ィング・パッドの縁部を保護するため、ピンを取り付け
た後にセラミック基板の底面に保護コーティングを塗布
することを提案した。
【０００８】電子基板を腐食作用から保護するため、様
々な解決策が提案されている。
々な解決策が提案されている。
【０００９】米国特許第４０４８３５６号は、一般に集
積回路デバイスの活性領域に気密性トップ・シーラント
を塗布することを開示している。
積回路デバイスの活性領域に気密性トップ・シーラント
を塗布することを開示している。
【００１０】米国特許第４２３３６２０号は、突き出し
た電気伝導性のピンを有する基板の表面及び側面にエポ
キシ材料を塗布して、キャップ中でチップを含む基板背
面を気密シールすることを開示している。エポキシを塗
布したこのような配置構成は通常は再加工可能でなく、
本発明者等が企図する再加工することが必要な多くのセ
ラミック基板にとっては不都合である。その上、エポキ
シは脆くて亀裂を生じやすいので、本発明者等が企図す
る基板用には適していない。明らかに、そうした亀裂
は、エポキシの障壁材としての利点を打ち消してしま
う。エポキシの熱安定性が低いことも欠点である。
た電気伝導性のピンを有する基板の表面及び側面にエポ
キシ材料を塗布して、キャップ中でチップを含む基板背
面を気密シールすることを開示している。エポキシを塗
布したこのような配置構成は通常は再加工可能でなく、
本発明者等が企図する再加工することが必要な多くのセ
ラミック基板にとっては不都合である。その上、エポキ
シは脆くて亀裂を生じやすいので、本発明者等が企図す
る基板用には適していない。明らかに、そうした亀裂
は、エポキシの障壁材としての利点を打ち消してしま
う。エポキシの熱安定性が低いことも欠点である。
【００１１】米国特許第４３６０５５９号は、ピンの溶
接領域を含むプリント回路板に保護ニスを塗布すること
を開示している。
接領域を含むプリント回路板に保護ニスを塗布すること
を開示している。
【００１２】米国特許第４４２７７１５号は、ボンディ
ング操作の前に塗布される、ボンディング・パッドの縁
部と重なり合うポリシリコン・ガラスやＶａｐｏｘなど
の無機不動態化層を開示している。上記特許は、熱機械
的ボンディング工程中にチップの亀裂を防止することを
目的とした、半導体チップ上のＴＡＢボンディング・パ
ッド用構造を対象としている。
ング操作の前に塗布される、ボンディング・パッドの縁
部と重なり合うポリシリコン・ガラスやＶａｐｏｘなど
の無機不動態化層を開示している。上記特許は、熱機械
的ボンディング工程中にチップの亀裂を防止することを
目的とした、半導体チップ上のＴＡＢボンディング・パ
ッド用構造を対象としている。
【００１３】米国特許第４５９２９４４号は、腐食保
護、絶縁などのための基板最上表面上のポリマー・コー
ティングを開示している。この腐食保護は、最上表面の
薄膜回路及びはんだ接続を対象としている。
護、絶縁などのための基板最上表面上のポリマー・コー
ティングを開示している。この腐食保護は、最上表面の
薄膜回路及びはんだ接続を対象としている。
【００１４】電子基板の当業者から数多くの解決策や開
示が提出されているにもかかわらず、本発明者等が発見
した問題、腐食作用による入出力ボンディング・パッド
の腐食の問題を解決しなければならないという非常に現
実的な必要が依然として残っている。
示が提出されているにもかかわらず、本発明者等が発見
した問題、腐食作用による入出力ボンディング・パッド
の腐食の問題を解決しなければならないという非常に現
実的な必要が依然として残っている。
【００１５】
【発明が解決しようとする課題】本発明の目的は、入出
力ボンディング・パッドの上に保護層を設けて、それを
有害な腐食作用から絶縁することにより、入出力ボンデ
ィング・パッドの腐食の問題を解決することにある。
力ボンディング・パッドの上に保護層を設けて、それを
有害な腐食作用から絶縁することにより、入出力ボンデ
ィング・パッドの腐食の問題を解決することにある。
【００１６】
【課題を解決するための手段】本発明の一態様は、少な
くともその１表面上に保護コーティングを有するセラミ
ック基板に関するもので、これは、上記基板の表面に延
びる少なくとも１本の電気伝導性バイアを有するセラミ
ック基板と、上記の少なくとも１本のバイアに電気的に
接続された電気伝導性入出力パッドと、ろう付けフィレ
ットを有する、上記入出力パッドにろう付けされた入出
力ピンと、上記入出力パッドを完全にカプセル封じして
腐食から保護する、ポリマー材料の保護層とを備える。
くともその１表面上に保護コーティングを有するセラミ
ック基板に関するもので、これは、上記基板の表面に延
びる少なくとも１本の電気伝導性バイアを有するセラミ
ック基板と、上記の少なくとも１本のバイアに電気的に
接続された電気伝導性入出力パッドと、ろう付けフィレ
ットを有する、上記入出力パッドにろう付けされた入出
力ピンと、上記入出力パッドを完全にカプセル封じして
腐食から保護する、ポリマー材料の保護層とを備える。
【００１７】本発明の別の態様は、少なくともその１表
面上に保護コーティングを有するセラミック基板に関す
るもので、これは、上記基板の１表面に延びる少なくと
も１本の電気伝導性バイアを有するセラミック基板と、
上記少なくとも１本のバイアと電気的に接触する、上記
表面上の電気伝導性捕捉パッドと、上記電気伝導性捕捉
パッドの上に配置された、ポリマー材料の応力除去層
と、上記ポリマー材料の応力除去層の上に配置され、上
記捕捉パッドを介して上記の少なくとも１本のバイアに
電気的に接続された、電気伝導性入出力パッドと、ろう
付けフィレットを有する、上記入出力パッドにろう付け
された入出力ピンと、上記入出力パッドを完全にカプセ
ル封じして上記入出力パッドを腐食から保護する、ポリ
マー材料の保護層とを備える。
面上に保護コーティングを有するセラミック基板に関す
るもので、これは、上記基板の１表面に延びる少なくと
も１本の電気伝導性バイアを有するセラミック基板と、
上記少なくとも１本のバイアと電気的に接触する、上記
表面上の電気伝導性捕捉パッドと、上記電気伝導性捕捉
パッドの上に配置された、ポリマー材料の応力除去層
と、上記ポリマー材料の応力除去層の上に配置され、上
記捕捉パッドを介して上記の少なくとも１本のバイアに
電気的に接続された、電気伝導性入出力パッドと、ろう
付けフィレットを有する、上記入出力パッドにろう付け
された入出力ピンと、上記入出力パッドを完全にカプセ
ル封じして上記入出力パッドを腐食から保護する、ポリ
マー材料の保護層とを備える。
【００１８】本発明の最後の態様は、基板の１表面に延
びる複数の電気伝導性バイアと、少なくとも１本のバイ
アに電気的に接続された多層金属入出力パッドと、ろう
付けフィレットを有する、入出力パッドにろう付けされ
た入出力ピンとを有する型式のセラミック基板を腐食か
ら保護する方法に関し、この方法は、入出力パッドをポ
リマー材料の保護層で完全にカプセル封じして入出力パ
ッドを腐食から保護するステップを含む。
びる複数の電気伝導性バイアと、少なくとも１本のバイ
アに電気的に接続された多層金属入出力パッドと、ろう
付けフィレットを有する、入出力パッドにろう付けされ
た入出力ピンとを有する型式のセラミック基板を腐食か
ら保護する方法に関し、この方法は、入出力パッドをポ
リマー材料の保護層で完全にカプセル封じして入出力パ
ッドを腐食から保護するステップを含む。
【００１９】
【実施例】図面、特に図１を参照すると、セラミック基
板の底面にボンディングされたピンの従来技術の実施例
１０の部分断面図が示されている。すなわち、図１の実
施例１０では、バイア１４を有するセラミック基板１２
がある。通常はこのようなバイアが複数ある。バイア１
４の頂面に、捕捉パッド１６がある。捕捉パッド１６は
通常、例えばセラミック基板にボンディングされた接着
層としてのクロムから始まり、銅層、さらにクロム層と
続く、一連の金属材料の多層からなる。その後、捕捉パ
ッド１６の上にポリマーの応力除去層１８を付着する。
応力除去層１８に、例えばレーザ・アブレーションをか
けて、バイア開口を作成することができる。次いで、応
力除去層１８に入出力ボンディング・パッド２０の金属
被覆を付着して、捕捉パッド１６との接触を行う。入出
力ボンディング・パッド２０は、通常、最初のクロム層
と、続いて銅層、チタン層、金属からなる一連の金属材
料の多層から構成される。構造１０は、入出力ボンディ
ング・パッド２０にピン２２をろう付け材料２４でボン
ディングすることによって完成する。
板の底面にボンディングされたピンの従来技術の実施例
１０の部分断面図が示されている。すなわち、図１の実
施例１０では、バイア１４を有するセラミック基板１２
がある。通常はこのようなバイアが複数ある。バイア１
４の頂面に、捕捉パッド１６がある。捕捉パッド１６は
通常、例えばセラミック基板にボンディングされた接着
層としてのクロムから始まり、銅層、さらにクロム層と
続く、一連の金属材料の多層からなる。その後、捕捉パ
ッド１６の上にポリマーの応力除去層１８を付着する。
応力除去層１８に、例えばレーザ・アブレーションをか
けて、バイア開口を作成することができる。次いで、応
力除去層１８に入出力ボンディング・パッド２０の金属
被覆を付着して、捕捉パッド１６との接触を行う。入出
力ボンディング・パッド２０は、通常、最初のクロム層
と、続いて銅層、チタン層、金属からなる一連の金属材
料の多層から構成される。構造１０は、入出力ボンディ
ング・パッド２０にピン２２をろう付け材料２４でボン
ディングすることによって完成する。
【００２０】第１図の実施例及びその後のすべての実施
例は、わかりやすいように逆にして示してあることに留
意されたい。すなわち、実際には構造の底面が一番上に
示してある。本発明はセラミック基板の底面にピンをボ
ンディングすることを対象とするものであることを了解
されたい。
例は、わかりやすいように逆にして示してあることに留
意されたい。すなわち、実際には構造の底面が一番上に
示してある。本発明はセラミック基板の底面にピンをボ
ンディングすることを対象とするものであることを了解
されたい。
【００２１】次に第２図を参照すると、本発明による第
１の実施例３０の部分断面図が示されている。すなわ
ち、基板の底面３５へ延びる複数の電気伝導性バイア３
４を有するセラミック基板３２がある。セラミック基板
は、単一のモノリシック・セラミック基板でもよい。た
だし、本発明では、セラミック基板が当業者に周知の多
層セラミック基板であることを企図している。本発明
は、多層セラミック基板とモノリシック・セラミック基
板の両方を対象とすることを了解されたい。セラミック
材料は、アルミナ、ホウケイ酸ガラス、ガラス・セラミ
ック・マライトなど当業者に周知のどんなセラミック材
料でもよい。
１の実施例３０の部分断面図が示されている。すなわ
ち、基板の底面３５へ延びる複数の電気伝導性バイア３
４を有するセラミック基板３２がある。セラミック基板
は、単一のモノリシック・セラミック基板でもよい。た
だし、本発明では、セラミック基板が当業者に周知の多
層セラミック基板であることを企図している。本発明
は、多層セラミック基板とモノリシック・セラミック基
板の両方を対象とすることを了解されたい。セラミック
材料は、アルミナ、ホウケイ酸ガラス、ガラス・セラミ
ック・マライトなど当業者に周知のどんなセラミック材
料でもよい。
【００２２】セラミック基板の底面３５には、電気伝導
性の、より具体的には金属性の捕捉パッド３６がある。
金属性捕捉パッド３６は、少なくとも１本のバイア３４
と電気的に接触している。図２に示すように、捕捉パッ
ドは実際には２本のバイアと接触している。これは、一
般に入出力パッド用である。しかし、捕捉パッドが唯１
本のバイアと、あるいは３本以上のバイアと接触しても
よいことを了解されたい。捕捉パッド３６の頂面には、
ポリマー材料、通常はポリイミドの応力除去層３８があ
る。この場合も、ポリマー層の捕捉パッドの上方の領域
を、通常はアブレーションまたは除去して、連続する各
金属被覆層をボンディング・パッドと接触させる。その
後、電気伝導性の金属性入出力ボンディング・パッド４
０、好ましくは多層金属パッドをポリマー材料の応力除
去層３８の上に付着し、捕捉パッド３６を介して少なく
とも１本のバイアに電気的に接続する。最後に、入出力
パッド４０にピンをろう付けする。ろうは通常、図のよ
うにフィレット４４を形成する。
性の、より具体的には金属性の捕捉パッド３６がある。
金属性捕捉パッド３６は、少なくとも１本のバイア３４
と電気的に接触している。図２に示すように、捕捉パッ
ドは実際には２本のバイアと接触している。これは、一
般に入出力パッド用である。しかし、捕捉パッドが唯１
本のバイアと、あるいは３本以上のバイアと接触しても
よいことを了解されたい。捕捉パッド３６の頂面には、
ポリマー材料、通常はポリイミドの応力除去層３８があ
る。この場合も、ポリマー層の捕捉パッドの上方の領域
を、通常はアブレーションまたは除去して、連続する各
金属被覆層をボンディング・パッドと接触させる。その
後、電気伝導性の金属性入出力ボンディング・パッド４
０、好ましくは多層金属パッドをポリマー材料の応力除
去層３８の上に付着し、捕捉パッド３６を介して少なく
とも１本のバイアに電気的に接続する。最後に、入出力
パッド４０にピンをろう付けする。ろうは通常、図のよ
うにフィレット４４を形成する。
【００２３】上記で簡単に述べた通り、本発明者等は、
セラミック基板の早期故障の一原因が入出力ボンディン
グ・パッド４０の腐食によるものであることを発見し
た。さらに、本発明者等は、腐食が、通常なら周囲の雰
囲気にさらされる、入出力ボンディング・パッドの縁部
４６から開始することを発見した。現在、この入出力ボ
ンディング・パッド４０は、例えばクロム、銅、チタ
ン、金の連続する層から構成され、金が一番外側すなわ
ち一番上の側である。特定の理論に固執するものではな
いが、入出力パッド４０の腐食は、水などの電解質の存
在下で、金属のサンドイッチ中の卑金属のクロムとチタ
ンが貴金属の銅と金に対して陽極となる、電解腐食機構
によって起こると考えられる。この状況で、クロム層ま
たはチタン層あるいはその両方が腐食して、入出力パッ
ドと基板のインターフェースの機械的な及び電気的な保
全性を次第に損なっていく。
セラミック基板の早期故障の一原因が入出力ボンディン
グ・パッド４０の腐食によるものであることを発見し
た。さらに、本発明者等は、腐食が、通常なら周囲の雰
囲気にさらされる、入出力ボンディング・パッドの縁部
４６から開始することを発見した。現在、この入出力ボ
ンディング・パッド４０は、例えばクロム、銅、チタ
ン、金の連続する層から構成され、金が一番外側すなわ
ち一番上の側である。特定の理論に固執するものではな
いが、入出力パッド４０の腐食は、水などの電解質の存
在下で、金属のサンドイッチ中の卑金属のクロムとチタ
ンが貴金属の銅と金に対して陽極となる、電解腐食機構
によって起こると考えられる。この状況で、クロム層ま
たはチタン層あるいはその両方が腐食して、入出力パッ
ドと基板のインターフェースの機械的な及び電気的な保
全性を次第に損なっていく。
【００２４】したがって、この腐食を止めようとして、
本発明者等は、セラミック基板と入出力パッド４０の底
面をカプセル封じする、ポリマー材料の保護層４８を設
けた。保護層４８はまた、ろう付けフィレット４４を少
なくとも部分的にカプセル封じする。このようにして、
保護層４８は、入出力パッド、特にその縁部４６を腐食
から保護する働きをする。図２に示すように、ポリマー
材料の保護層４８は、通常なら周囲の雰囲気にさらされ
る入出力ボンディング・パッドの縁部４６を覆う。
本発明者等は、セラミック基板と入出力パッド４０の底
面をカプセル封じする、ポリマー材料の保護層４８を設
けた。保護層４８はまた、ろう付けフィレット４４を少
なくとも部分的にカプセル封じする。このようにして、
保護層４８は、入出力パッド、特にその縁部４６を腐食
から保護する働きをする。図２に示すように、ポリマー
材料の保護層４８は、通常なら周囲の雰囲気にさらされ
る入出力ボンディング・パッドの縁部４６を覆う。
【００２５】本発明は、複数の金属材料を含む入出力パ
ッドを保護するのに特に有利であるが、入出力パッドが
単に、腐食を受けやすく、かつ雰囲気にさらされると腐
食が増進する、電気伝導性または金属性材料の単一層を
含む場合にも有用である。
ッドを保護するのに特に有利であるが、入出力パッドが
単に、腐食を受けやすく、かつ雰囲気にさらされると腐
食が増進する、電気伝導性または金属性材料の単一層を
含む場合にも有用である。
【００２６】本発明者達がここに提案する方法は、ピン
を入出力パッドにろう付けした後、入出力パッドの露出
した縁部にポリマーの凝縮障害を設けることによって、
腐食セルの形成を防止するものである。選んだポリマー
材料は、下側の層、例えば図２に示すポリイミド応力除
去層４８に対して十分な接着力をもつべきである。ポリ
マー材料の保護層はまた、水分及び塩素などの有害な汚
染物質に対する低い透過性をもつべきである。これらの
要件を満たす材料は多数あるが、ポリイミド材料が、本
発明者等が企図するセラミック基板に必要な前提の熱的
及び機械的安定性を有する上に、上記の要件を満たすの
で好ましい。本発明で使用できるポリイミド材料は多数
ある。
を入出力パッドにろう付けした後、入出力パッドの露出
した縁部にポリマーの凝縮障害を設けることによって、
腐食セルの形成を防止するものである。選んだポリマー
材料は、下側の層、例えば図２に示すポリイミド応力除
去層４８に対して十分な接着力をもつべきである。ポリ
マー材料の保護層はまた、水分及び塩素などの有害な汚
染物質に対する低い透過性をもつべきである。これらの
要件を満たす材料は多数あるが、ポリイミド材料が、本
発明者等が企図するセラミック基板に必要な前提の熱的
及び機械的安定性を有する上に、上記の要件を満たすの
で好ましい。本発明で使用できるポリイミド材料は多数
ある。
【００２７】本発明で有用なポリイミドとしては、ＢＰ
ＤＡ−ＰＤＡ、ＢＰＤＡ−ＯＤＡ、ＢＴＤＡ−ＯＤＡ型
のポリイミドが含まれ、ＢＰＤＡ−ＰＤＡ型ポリイミド
が最も好ましい。希望するなら、ポリイミドを事前イミ
ド化してもよい。ポリアミン酸のエステル類、例えばＰ
ＭＤＡ−ＯＤＡ型のものも適している。後者の側につい
ては、米国特許第４８４９５０１号を参照されたい。よ
り新しいポリイミドとしては、フッ素化ポリイミド、シ
リコン／ポリイミド・コポリマー、アセチレン終端ポリ
イミドが含まれる。ポリイミド以外のポリマー材料に
は、ベンゾシクロブテンをベースとする樹脂、ポリキノ
リン、フッ素化ポリキノリンが含まれる。
ＤＡ−ＰＤＡ、ＢＰＤＡ−ＯＤＡ、ＢＴＤＡ−ＯＤＡ型
のポリイミドが含まれ、ＢＰＤＡ−ＰＤＡ型ポリイミド
が最も好ましい。希望するなら、ポリイミドを事前イミ
ド化してもよい。ポリアミン酸のエステル類、例えばＰ
ＭＤＡ−ＯＤＡ型のものも適している。後者の側につい
ては、米国特許第４８４９５０１号を参照されたい。よ
り新しいポリイミドとしては、フッ素化ポリイミド、シ
リコン／ポリイミド・コポリマー、アセチレン終端ポリ
イミドが含まれる。ポリイミド以外のポリマー材料に
は、ベンゾシクロブテンをベースとする樹脂、ポリキノ
リン、フッ素化ポリキノリンが含まれる。
【００２８】本発明者等の実施によれば、基板に保護層
を塗布し、次いでセラミック基板に半導体デバイスを接
合する。したがって、塗布したポリマー材料が、チップ
接合の熱的要件に耐えることができ、その諸特性を劣化
させないことが必要である。したがって、上記のポリイ
ミド材料が、部分的には、特性を劣化させずにチップ接
合に耐えられるとの理由で、好ましい。
を塗布し、次いでセラミック基板に半導体デバイスを接
合する。したがって、塗布したポリマー材料が、チップ
接合の熱的要件に耐えることができ、その諸特性を劣化
させないことが必要である。したがって、上記のポリイ
ミド材料が、部分的には、特性を劣化させずにチップ接
合に耐えられるとの理由で、好ましい。
【００２９】本発明はまた、チップ接合後に保護層を塗
布することによっても実施できる。この状況では、ポリ
イミド・シロキサン、液晶ポリエステル、フッ素化熱可
塑性樹脂（例えば、ポリテトラフルオロエチレン）など
比較的低温で硬化できるポリマーが利用できる。
布することによっても実施できる。この状況では、ポリ
イミド・シロキサン、液晶ポリエステル、フッ素化熱可
塑性樹脂（例えば、ポリテトラフルオロエチレン）など
比較的低温で硬化できるポリマーが利用できる。
【００３０】上記のポリマー材料のリストは、例示のた
めにすぎず限定ではないことを了解されたい。
めにすぎず限定ではないことを了解されたい。
【００３１】また、保護層をチップ接合の前に塗布しよ
うと後に塗布しようと、その保護層が再加工可能なこと
も重要である。すなわち、基板及びピンの残りの部分に
損傷を起こさずに、除去できるものでなければならな
い。再加工が可能でなければならないという要件から、
必然的にエポキシなどの材料は排除される。上記の好ま
しいポリイミドは、最終焼成まで再加工可能である。
うと後に塗布しようと、その保護層が再加工可能なこと
も重要である。すなわち、基板及びピンの残りの部分に
損傷を起こさずに、除去できるものでなければならな
い。再加工が可能でなければならないという要件から、
必然的にエポキシなどの材料は排除される。上記の好ま
しいポリイミドは、最終焼成まで再加工可能である。
【００３２】ポリマー保護層は、ピンのフィレット領域
４４を有効に被覆し、入出力ピン４２の柄部自体は被覆
しないように、塗布しなければならない。好ましい被覆
方法は、適当な溶媒に溶かしたポリマー材料を一定量ず
つ配量するものである。例えば、ポリマー材料がポリイ
ミドである場合、適切な溶媒はＮメチルピロリドン（Ｎ
ＭＰ）である。このポリマー材料を、皮下注射針に取り
付けた適当なノズルを使ってピンの列の間に配量し、続
いて配量されたポリイミドがフィレットを包むように、
被覆部分を低い回転速度でスピン回転させる。ポリイミ
ドの粘度は、約１〜１０ミクロンの必要な厚さのポリイ
ミド層をもたらし、良好な被覆特性を与えるように調節
する。この低速スピニングは、ろう付けフィレットの被
覆を確実にしながら、ピン柄部に沿ったポリマー保護層
の過度の上昇を避ける。試行錯誤によってポリマー保護
層配量方法の最適の粘度とスピン回転速度が決まると、
被覆手順を自動化して、ノズルの移動または固定ノズル
の下のテーブルの移動をプログラミングすることによ
り、部品の迅速な加工を実施することができる。
４４を有効に被覆し、入出力ピン４２の柄部自体は被覆
しないように、塗布しなければならない。好ましい被覆
方法は、適当な溶媒に溶かしたポリマー材料を一定量ず
つ配量するものである。例えば、ポリマー材料がポリイ
ミドである場合、適切な溶媒はＮメチルピロリドン（Ｎ
ＭＰ）である。このポリマー材料を、皮下注射針に取り
付けた適当なノズルを使ってピンの列の間に配量し、続
いて配量されたポリイミドがフィレットを包むように、
被覆部分を低い回転速度でスピン回転させる。ポリイミ
ドの粘度は、約１〜１０ミクロンの必要な厚さのポリイ
ミド層をもたらし、良好な被覆特性を与えるように調節
する。この低速スピニングは、ろう付けフィレットの被
覆を確実にしながら、ピン柄部に沿ったポリマー保護層
の過度の上昇を避ける。試行錯誤によってポリマー保護
層配量方法の最適の粘度とスピン回転速度が決まると、
被覆手順を自動化して、ノズルの移動または固定ノズル
の下のテーブルの移動をプログラミングすることによ
り、部品の迅速な加工を実施することができる。
【００３３】次に第３図を参照すると、本発明者等によ
る本発明のもう１つの実施例５０が示されている。この
場合も、セラミック基板５２の底面５５に延びる複数の
電気伝導性バイア５４を有するセラミック基板５２があ
る。セラミック基板の底面５５に、少なくとも１本のバ
イア５４と電気的に接触する、多層金属入出力パッド５
６を付着させる。前の場合と同様に、この多層金属入出
力パッドも、例えばクロムから始まり、続いて銅層、チ
タン層、金層と続く複数の材料からなるものでよい。た
だし、この金属被覆層の組合せは、例示のためにすぎず
限定ではなく、その他の金属被覆層の組合せも使用でき
ることを了解されたい。
る本発明のもう１つの実施例５０が示されている。この
場合も、セラミック基板５２の底面５５に延びる複数の
電気伝導性バイア５４を有するセラミック基板５２があ
る。セラミック基板の底面５５に、少なくとも１本のバ
イア５４と電気的に接触する、多層金属入出力パッド５
６を付着させる。前の場合と同様に、この多層金属入出
力パッドも、例えばクロムから始まり、続いて銅層、チ
タン層、金層と続く複数の材料からなるものでよい。た
だし、この金属被覆層の組合せは、例示のためにすぎず
限定ではなく、その他の金属被覆層の組合せも使用でき
ることを了解されたい。
【００３４】現在の技術によれば、通常なら、入出力パ
ッドの縁部６４は周囲の環境にさらされる。しかし、本
発明によれば、基板の底面５５と、入出力パッド５６、
特にその縁部６４をカプセル封じする、ポリマー材料の
保護層６２がある。保護層６２はまた、ろう付けフィレ
ット６０を少なくとも部分的にカプセル封じする。前に
論じたように、ポリマー材料の保護層がピンの柄部まで
進まないことが重要である。ポリマー材料の層６２は、
入出力パッド５６を前述の腐食作用から保護する。先に
図２に関して論じた実施例の場合と同様に、好ましいポ
リマー材料は前述のタイプのポリイミドである。
ッドの縁部６４は周囲の環境にさらされる。しかし、本
発明によれば、基板の底面５５と、入出力パッド５６、
特にその縁部６４をカプセル封じする、ポリマー材料の
保護層６２がある。保護層６２はまた、ろう付けフィレ
ット６０を少なくとも部分的にカプセル封じする。前に
論じたように、ポリマー材料の保護層がピンの柄部まで
進まないことが重要である。ポリマー材料の層６２は、
入出力パッド５６を前述の腐食作用から保護する。先に
図２に関して論じた実施例の場合と同様に、好ましいポ
リマー材料は前述のタイプのポリイミドである。
【００３５】前述のように、ポリマー保護層は入出力ピ
ンの柄部を被覆すべきではない。ピン柄部にポリマー保
護層が存在と、電気的接触が確立できないので、受け入
れられない。この余分のポリマー保護層をＮＭＰによる
侵食などの化学的手段で除去しようとの試みは成功しな
かった。しかし、プラズマ・アッシングが、ピン柄部か
ら望ましくないポリマー保護層を除去するのにうまく働
くことが判明した。ポリマー保護層を攻撃するプラズマ
なら何でもうまく働くはずである。すなわち、Ｏ2プラ
ズマはうまく働くことが判明している。ＣＦ4やＯ2とＣ
Ｆ4の混合物など他のプラズマもうまく働くはずであ
る。
ンの柄部を被覆すべきではない。ピン柄部にポリマー保
護層が存在と、電気的接触が確立できないので、受け入
れられない。この余分のポリマー保護層をＮＭＰによる
侵食などの化学的手段で除去しようとの試みは成功しな
かった。しかし、プラズマ・アッシングが、ピン柄部か
ら望ましくないポリマー保護層を除去するのにうまく働
くことが判明した。ポリマー保護層を攻撃するプラズマ
なら何でもうまく働くはずである。すなわち、Ｏ2プラ
ズマはうまく働くことが判明している。ＣＦ4やＯ2とＣ
Ｆ4の混合物など他のプラズマもうまく働くはずであ
る。
【００３６】プラズマ・アッシングはポリマー保護層を
攻撃するので、基板のアッシングすべきでない領域、す
なわち本発明ではピン柄部以外のあらゆる所をマスクし
て、これらの部分をアッシングから保護することが好ま
しい。プラズマ・アッシングに抵抗するどんな材料もマ
スクとして受け入れられるはずである。例えば、モリブ
デンは満足に機能することが判明している。
攻撃するので、基板のアッシングすべきでない領域、す
なわち本発明ではピン柄部以外のあらゆる所をマスクし
て、これらの部分をアッシングから保護することが好ま
しい。プラズマ・アッシングに抵抗するどんな材料もマ
スクとして受け入れられるはずである。例えば、モリブ
デンは満足に機能することが判明している。
【００３７】本発明の諸目的及び利点は以下の実例を参
照すればより明らかになろう。
照すればより明らかになろう。
【００３８】多層セラミック基板上での本発明による保
護層の有効性を決定するため、一連の実験を行った。１
つの一連の実験、例Ｉは、基板上に保護層なしで行っ
た。残りの例II、III、IVはすべて、ＢＰＤＡ−ＰＤＡ
型ポリイミドの保護層を有するものであった。保護被覆
を有するこのテスト・マトリックスのこれらの基板にお
いても、一定の領域は、腐食防止における被覆の有効性
を明白に査定する目的で、わざと被覆せずに残しておい
た。
護層の有効性を決定するため、一連の実験を行った。１
つの一連の実験、例Ｉは、基板上に保護層なしで行っ
た。残りの例II、III、IVはすべて、ＢＰＤＡ−ＰＤＡ
型ポリイミドの保護層を有するものであった。保護被覆
を有するこのテスト・マトリックスのこれらの基板にお
いても、一定の領域は、腐食防止における被覆の有効性
を明白に査定する目的で、わざと被覆せずに残しておい
た。
【００３９】以下の手順に従って、保護層を塗布した。
基板底面を脱イオン水で予め洗浄し、１４０℃で２０分
間真空焼成し、次いでダウンストリーム・アッシングを
行って、ポリイミド被覆に対する接着力が最大になるよ
うに表面を調製した。アッシングは低圧のアルゴン及び
酸化窒素プラズマ中で、ポリイミド膜を毎分約１０００
Åの速度でエッチングする条件で５分間実施した。その
後、基板頂面を保護するため、フィクスチャを塗布し
た。Ａ１１００接着促進剤をスピン塗布し、続いて９０
〜１００℃で３０分間焼成した。ＢＰＤＡ−ＰＤＡ型ポ
リイミド（ＰＩ−５８１１、Ｄｕｐｏｎｔ社）の第１層
を皮下注射針で基板底面に塗布し、次いで基板を３００
ｒｐｍで３０秒間スピン回転させ、続いて９０〜１００
℃で１５分間軽く焼成した。ＢＰＤＡ−ＰＤＡ型ポリイ
ミドの第２層を同様にして塗布した。その後、頂面フィ
クスチャを除去した。基板を３００℃で６０分間最終焼
成を施した。
基板底面を脱イオン水で予め洗浄し、１４０℃で２０分
間真空焼成し、次いでダウンストリーム・アッシングを
行って、ポリイミド被覆に対する接着力が最大になるよ
うに表面を調製した。アッシングは低圧のアルゴン及び
酸化窒素プラズマ中で、ポリイミド膜を毎分約１０００
Åの速度でエッチングする条件で５分間実施した。その
後、基板頂面を保護するため、フィクスチャを塗布し
た。Ａ１１００接着促進剤をスピン塗布し、続いて９０
〜１００℃で３０分間焼成した。ＢＰＤＡ−ＰＤＡ型ポ
リイミド（ＰＩ−５８１１、Ｄｕｐｏｎｔ社）の第１層
を皮下注射針で基板底面に塗布し、次いで基板を３００
ｒｐｍで３０秒間スピン回転させ、続いて９０〜１００
℃で１５分間軽く焼成した。ＢＰＤＡ−ＰＤＡ型ポリイ
ミドの第２層を同様にして塗布した。その後、頂面フィ
クスチャを除去した。基板を３００℃で６０分間最終焼
成を施した。
【００４０】すべてのサンプルを８５℃、相対温度８１
％の加速腐食環境に様々な時間さらした。一部のサンプ
ルは、わざと塩素で汚染させた。引張り試験機でピンに
張力をかけて破壊させた。通常の破壊様式は、ピン柄部
の延性破損である。入出力パッドが腐食その他の原因に
よって弱くなった場合だけ、その代りにパッドの層剥離
など柄部以外の破損が起こる。こうした柄部以外の破壊
は、腐食破壊を示す脱色が見られるかどうかで検査した
被覆なしのサンプルのテストは６０時間露出後に中止し
た。柄部以外の破損の結果を表１に示す。
％の加速腐食環境に様々な時間さらした。一部のサンプ
ルは、わざと塩素で汚染させた。引張り試験機でピンに
張力をかけて破壊させた。通常の破壊様式は、ピン柄部
の延性破損である。入出力パッドが腐食その他の原因に
よって弱くなった場合だけ、その代りにパッドの層剥離
など柄部以外の破損が起こる。こうした柄部以外の破壊
は、腐食破壊を示す脱色が見られるかどうかで検査した
被覆なしのサンプルのテストは６０時間露出後に中止し
た。柄部以外の破損の結果を表１に示す。
【００４１】表からわかるように、１つを除くすべての
柄部以外のピン破壊は、基板の被覆のない無保護の領域
で起こり、本発明の有効さを実証した。
柄部以外のピン破壊は、基板の被覆のない無保護の領域
で起こり、本発明の有効さを実証した。
【００４２】基板底面のすべての領域が被覆された基板
での試験では、保護されたピンが数千本の場合でも、腐
食に関係する柄部以外のピン破損はなく、本発明の有効
性をさらに実証した。
での試験では、保護されたピンが数千本の場合でも、腐
食に関係する柄部以外のピン破損はなく、本発明の有効
性をさらに実証した。
【００４３】すべてのサンプルがＢＰＤＡ−ＰＤＡ型ポ
リイミドのポリマー保護層を有していた以外は、例Ｉと
同様にして、一連の基板サンプルを調製した。各基板サ
ンプルは２７００本以上の入出力ピンを有し、それらは
ポリマー保護層で汚染されていることがわかっていた。
リイミドのポリマー保護層を有していた以外は、例Ｉと
同様にして、一連の基板サンプルを調製した。各基板サ
ンプルは２７００本以上の入出力ピンを有し、それらは
ポリマー保護層で汚染されていることがわかっていた。
【００４４】各サンプルのピン側に厚さ０．００６イン
チ（０．１５ｍｍ）の有孔モリブデン・マスクを置き、
ピンをマスクの孔から突き出させて、サンプルを調製し
た。ピンは直径０．０１３インチ（０．３３ｍｍ）で、
孔は直径０．０３０インチ（０．７６ｍｍ）であった。
次に、マスク付きの基板サンプルを、ＤｒｙｔｅｋＱｕ
ａｄ ＲＦＩ（高周波誘導結合）プラズマ・ツールに置
いた。操作条件は、３５ミリトール、５００Ｗ、２５ｓ
ｃｃｍＯ2で５分間であった。Ｏ2プラズマ・アッシング
に続いて、モリブデン・マスクを除去した。
チ（０．１５ｍｍ）の有孔モリブデン・マスクを置き、
ピンをマスクの孔から突き出させて、サンプルを調製し
た。ピンは直径０．０１３インチ（０．３３ｍｍ）で、
孔は直径０．０３０インチ（０．７６ｍｍ）であった。
次に、マスク付きの基板サンプルを、ＤｒｙｔｅｋＱｕ
ａｄ ＲＦＩ（高周波誘導結合）プラズマ・ツールに置
いた。操作条件は、３５ミリトール、５００Ｗ、２５ｓ
ｃｃｍＯ2で５分間であった。Ｏ2プラズマ・アッシング
に続いて、モリブデン・マスクを除去した。
【００４５】Ｏ2プラズマ・アッシング操作の後、ピン
柄部にポリイミドが存在するか調べた。ポリイミドはピ
ン柄部からは完全に除去されていたが、ろう付け領域付
近ではそのまま残っていると判定された。電気的接続性
試験でもこの結果が確認された。
柄部にポリイミドが存在するか調べた。ポリイミドはピ
ン柄部からは完全に除去されていたが、ろう付け領域付
近ではそのまま残っていると判定された。電気的接続性
試験でもこの結果が確認された。
【００４６】マスク開口の下に著しいアンダーカットが
認められなかったことに留意されたい。このことは、入
出力パッドの所にポリイミド保護被覆が存在することを
保証するために必要である。
認められなかったことに留意されたい。このことは、入
出力パッドの所にポリイミド保護被覆が存在することを
保証するために必要である。
【００４７】続いて、これらの基板を例Ｉで述べた加速
腐食環境及び塩素汚染にさらした。これらの基板におけ
るピン引張り試験の結果は、表１の例II、III、IVと同
様であった。
腐食環境及び塩素汚染にさらした。これらの基板におけ
るピン引張り試験の結果は、表１の例II、III、IVと同
様であった。
【００４８】これらの試験は、Ｏ2プラズマ・アッシン
グが入出力パッドのポリイミド被覆はそのまま残し、ピ
ン柄部からはポリイミドを除去し、それによって電気的
接触を可能にすることを実証している。
グが入出力パッドのポリイミド被覆はそのまま残し、ピ
ン柄部からはポリイミドを除去し、それによって電気的
接触を可能にすることを実証している。
【００４９】本開示に関係する当事者には明らかなよう
に、本発明の趣旨から逸脱することもなく、本明細書で
具体的に記述した実施例以外の本発明の他の修正も行う
ことができる。したがって、そうした修正は、頭記の特
許請求の範囲のみによって限定される本発明の範囲に含
まれるものと見なされる。
に、本発明の趣旨から逸脱することもなく、本明細書で
具体的に記述した実施例以外の本発明の他の修正も行う
ことができる。したがって、そうした修正は、頭記の特
許請求の範囲のみによって限定される本発明の範囲に含
まれるものと見なされる。
【００５０】
【発明の効果】本発明によれば、入出力ボンディング・
パッドの上にそれらを有害な腐食作用から絶縁する保護
層を設けることによって、入出力ボンディング・パッド
の腐食の問題が解決される。
パッドの上にそれらを有害な腐食作用から絶縁する保護
層を設けることによって、入出力ボンディング・パッド
の腐食の問題が解決される。
【図１】セラミック基板の底面にボンディングしたピン
の従来技術の実施例の部分断面図である。
の従来技術の実施例の部分断面図である。
【図２】保護層を示す、本発明による第１の実施例の部
分断面図である。
分断面図である。
【図３】保護層を示す、本発明による第２の実施例の部
分断面図である。
分断面図である。
１２ セラミック基板 １４ バイア ３４ バイア ５４ バイア １６ 捕捉パッド １８ 応力除去層 ２０ 入出力ボンディング・パッド ２２ ピン ２４ ろう付け材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード・アレン・ベイツ アメリカ合衆国12590、ニューヨーク州ワ ッピンガーズ・フォールズ、スクリーボ・ ロード 27番地 (72)発明者 ジョージ・チョルヌイ アメリカ合衆国12603、ニューヨーク州ポ ーキープシー、フェア・オークス・ドライ ブ ８番地 (72)発明者 ヌンツィオ・ディパオロ アメリカ合衆国12603、ニューヨーク州ポ ーキープシー、ウィニー・レーン 48番地 (72)発明者 アーナンダ・ホーサケレ・クマル アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、グレンリッ ジ・ロード ２番地 (72)発明者 スールヤナラーヤナ・ムッカヴィッリ アメリカ合衆国10520、ニューヨーク州ク ロートン・オン・ハドソン、シーニック・ ドライブ 27エックス号 (72)発明者 ハインツ・オットー・ステイメル アメリカ合衆国12524、ニューヨーク州フ ィッシュキル、ラデュー・ロード 25番地 (72)発明者 ラーオ・ラーマモーハナ・トゥンマラ アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、シャディー ブルック・レーン 13番地 (56)参考文献 特開 昭60−100459（ＪＰ，Ａ) 特開 昭60−157245（ＪＰ，Ａ)
Claims (6)
- 【請求項１】少なくとも１つの表面に保護被覆を有する
セラミック基板であって、 上記基板の１表面にまで延びる少なくとも１本の導電性
バイアを有するセラミック基板と、 上記の少なくとも１本のバイアに電気的に接続された、
雰囲気に曝されることにより腐食しやすい材質の導電性
入出力パッドと、上 記入出力パッドにろう付けフィレットを形成してろう
付けされた、該入出力パッドよりも小さい断面の入出力
ピンと、 上記入出力パッドを完全にカプセル封しして、上記入出
力パッドを腐食から保護する、ポリマー材料の保護層と を有するセラミック基板。 - 【請求項２】上記ポリマー材料が、上記基板の上記表面
の少なくとも一部分をカプセル封じすることを特徴とす
る、請求項１に記載のセラミック基板。 - 【請求項３】上記ポリマー材料が、上記ろう付けフィレ
ットの少なくとも一部分をカプセル封じすることを特徴
とする、請求項１に記載のセラミック基板。 - 【請求項４】上記セラミック基板が多層セラミック基板
であることを特徴とする、請求項１に記載のセラミック
基板。 - 【請求項５】上記導電性入出力パッドが多層金属入出力
パッドであることを特徴とする、請求項１に記載のセラ
ミック基板。 - 【請求項６】上記保護ポリマー材料がポリイミド材料を
含むことを特徴とする、請求項１に記載のセラミック基
板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US693746 | 1991-04-30 | ||
| US07/693,746 US5196251A (en) | 1991-04-30 | 1991-04-30 | Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136313A JPH05136313A (ja) | 1993-06-01 |
| JPH081942B2 true JPH081942B2 (ja) | 1996-01-10 |
Family
ID=24785947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4099480A Expired - Lifetime JPH081942B2 (ja) | 1991-04-30 | 1992-04-20 | セラミック基板上の保護被覆 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5196251A (ja) |
| JP (1) | JPH081942B2 (ja) |
| WO (1) | WO1992020100A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
| US5473120A (en) * | 1992-04-27 | 1995-12-05 | Tokuyama Corporation | Multilayer board and fabrication method thereof |
| US5436412A (en) * | 1992-10-30 | 1995-07-25 | International Business Machines Corporation | Interconnect structure having improved metallization |
| GB2276762B (en) * | 1993-04-01 | 1996-10-30 | Plessey Semiconductors Ltd | Mounting arrangement for semiconductor devices |
| US5455745A (en) * | 1993-07-26 | 1995-10-03 | National Semiconductor Corporation | Coated bonding wires in high lead count packages |
| US5326428A (en) | 1993-09-03 | 1994-07-05 | Micron Semiconductor, Inc. | Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability |
| US5478779A (en) * | 1994-03-07 | 1995-12-26 | Micron Technology, Inc. | Electrically conductive projections and semiconductor processing method of forming same |
| US5397598A (en) * | 1993-11-12 | 1995-03-14 | International Business Machines Corporation | Method for selectively coating a member having a shank by masking a portion of the shank with a washer |
| KR20070073984A (ko) * | 1998-05-19 | 2007-07-10 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
| JP4480207B2 (ja) * | 1999-01-04 | 2010-06-16 | イビデン株式会社 | 樹脂パッケージ基板 |
| US8035214B1 (en) * | 1998-12-16 | 2011-10-11 | Ibiden Co., Ltd. | Conductive connecting pin for package substance |
| JP4554741B2 (ja) * | 1999-01-04 | 2010-09-29 | イビデン株式会社 | パッケージ基板 |
| US6284079B1 (en) * | 1999-03-03 | 2001-09-04 | International Business Machines Corporation | Method and structure to reduce low force pin pull failures in ceramic substrates |
| US6503818B1 (en) * | 1999-04-02 | 2003-01-07 | Taiwan Semiconductor Manufacturing Company | Delamination resistant multi-layer composite dielectric layer employing low dielectric constant dielectric material |
| US6974765B2 (en) * | 2001-09-27 | 2005-12-13 | Intel Corporation | Encapsulation of pin solder for maintaining accuracy in pin position |
| US7650694B2 (en) * | 2005-06-30 | 2010-01-26 | Intel Corporation | Method for forming multilayer substrate |
| WO2008004423A1 (en) * | 2006-06-15 | 2008-01-10 | Murata Manufacturing Co., Ltd. | Wiring board having columnar conductor and method for manufacturing the wiring board |
| JP4961398B2 (ja) * | 2008-06-30 | 2012-06-27 | 株式会社日立製作所 | 半導体装置 |
| DE102010053760A1 (de) * | 2010-12-02 | 2012-06-06 | Micro-Epsilon Messtechnik Gmbh & Co. Kg | Sensor mit einem vorzugsweise mehrschichtigen Keramiksubstrat und Verfahren zu dessen Herstellung |
| JP2022116729A (ja) * | 2021-01-29 | 2022-08-10 | Tdk株式会社 | 電子部品 |
| CN113079626A (zh) * | 2021-03-18 | 2021-07-06 | 扬州国宇电子有限公司 | 一种陶瓷基板薄膜电路结构及其制备方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4048356A (en) * | 1975-12-15 | 1977-09-13 | International Business Machines Corporation | Hermetic topsealant coating and process for its formation |
| US4427715A (en) * | 1978-07-03 | 1984-01-24 | National Semiconductor Corporation | Method of forming expanded pad structure |
| DE2854916C2 (de) * | 1978-12-19 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Anschlußflächen für Lötkämme auf Schichtschaltungen |
| US4233620A (en) * | 1979-02-27 | 1980-11-11 | International Business Machines Corporation | Sealing of integrated circuit modules |
| FR2488767A1 (fr) * | 1980-08-13 | 1982-02-19 | Thomson Csf | Procede de vernissage de carte equipee de broches de connexion et carte ainsi obtenue |
| JPS58206005A (ja) * | 1982-05-24 | 1983-12-01 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 被膜組成物およびその被膜を設けてなる電子回路 |
| US4592944A (en) * | 1982-05-24 | 1986-06-03 | International Business Machines Corporation | Method for providing a top seal coating on a substrate containing an electrically conductive pattern and coated article |
| JPS60116191A (ja) * | 1983-11-29 | 1985-06-22 | イビデン株式会社 | 電子部品搭載用基板の製造方法 |
| JPS60138948A (ja) * | 1983-12-27 | 1985-07-23 | Mitsubishi Electric Corp | 半導体装置用パツケ−ジ |
| JPS6138948A (ja) * | 1984-07-31 | 1986-02-25 | Konishiroku Photo Ind Co Ltd | 写真処理剤封入容器 |
| US4670299A (en) * | 1984-11-01 | 1987-06-02 | Fujitsu Limited | Preparation of lower alkyl polysilsesquioxane and formation of insulating layer of silylated polymer on electronic circuit board |
| US4755631A (en) * | 1985-04-11 | 1988-07-05 | International Business Machines Corporation | Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate |
| US4890157A (en) * | 1986-01-31 | 1989-12-26 | Texas Instruments Incorporated | Integrated circuit product having a polyimide film interconnection structure |
| US4880684A (en) * | 1988-03-11 | 1989-11-14 | International Business Machines Corporation | Sealing and stress relief layers and use thereof |
| JPH01310570A (ja) * | 1988-06-09 | 1989-12-14 | Oki Electric Ind Co Ltd | 片面端子取付構造及びその取付方法 |
| US4985747A (en) * | 1988-06-09 | 1991-01-15 | Oki Electric Industry Co., Ltd. | Terminal structure and process of fabricating the same |
| US5087658A (en) * | 1988-12-29 | 1992-02-11 | Hitachi Chemical Company, Ltd. | Heat-resistant resin paste and integrated circuit device produced by using the heat-resistant resin paste |
| US5006673A (en) * | 1989-12-07 | 1991-04-09 | Motorola, Inc. | Fabrication of pad array carriers from a universal interconnect structure |
| EP0505438A1 (en) * | 1989-12-08 | 1992-09-30 | AlliedSignal Inc. | Electronic articles containing a fluorinated poly(arylene ether) dielectric |
-
1991
- 1991-04-30 US US07/693,746 patent/US5196251A/en not_active Expired - Fee Related
- 1991-07-29 WO PCT/US1991/005365 patent/WO1992020100A1/en not_active Ceased
-
1992
- 1992-04-20 JP JP4099480A patent/JPH081942B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05136313A (ja) | 1993-06-01 |
| WO1992020100A1 (en) | 1992-11-12 |
| US5196251A (en) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05136313A (ja) | セラミツク基板上の保護被覆 | |
| US6350664B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6998713B2 (en) | Wiring board and method for producing same | |
| CN100561860C (zh) | 结构高度低的封装元器件及制造方法 | |
| US5876859A (en) | Direct metal bonding | |
| TWI356460B (en) | Semiconductor device including electrically conduc | |
| US6593222B2 (en) | Method to improve the reliability of thermosonic gold to aluminum wire bonds | |
| US4172907A (en) | Method of protecting bumped semiconductor chips | |
| JP2003289073A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004023101A (ja) | 半導体素子パッケージおよびその製造方法 | |
| JPH10321631A (ja) | 半導体装置およびその製造方法 | |
| JP3451987B2 (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JPH0799265A (ja) | 多層配線基板および多層配線基板の製造方法 | |
| JP2001144123A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP3284055B2 (ja) | 半導体素子、半導体装置、および半導体装置の検査方法 | |
| JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05235003A (ja) | 半田バンプ形成方法およびそのためのマスク | |
| JP3077372B2 (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN218416336U (zh) | 声表面波器件及封装模组 | |
| JP3116534B2 (ja) | 集積回路装置のフリップチップ製造方法 | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JP2000315704A (ja) | 半導体装置の製造方法 |