JPH082034B2 - 可変振幅等化器 - Google Patents
可変振幅等化器Info
- Publication number
- JPH082034B2 JPH082034B2 JP24550886A JP24550886A JPH082034B2 JP H082034 B2 JPH082034 B2 JP H082034B2 JP 24550886 A JP24550886 A JP 24550886A JP 24550886 A JP24550886 A JP 24550886A JP H082034 B2 JPH082034 B2 JP H082034B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- variable
- equalizer
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ケーブル等によって伝達されてきたデジタ
ル信号の振幅特性を補償する等化器にかかわり、特にそ
の等化特性がケーブル長に対応して自動的に可変とされ
るような可変振幅等化器に関するものである。
ル信号の振幅特性を補償する等化器にかかわり、特にそ
の等化特性がケーブル長に対応して自動的に可変とされ
るような可変振幅等化器に関するものである。
本発明の可変振幅等化器は、２個の能動素子である例
えばトランジスタと、容量性のインピーダンス回路と、
１個の可変抵抗素子によって構成されており、高いクロ
ック周期の伝送データに対しても安定した動作で波形の
改善を行なわせることができると共に、線路長が変化し
たときも、前記１個の可変抵抗素子にAGC出力をフィー
ドバックさせることによって等化特性を容易に可変する
ことができる。
えばトランジスタと、容量性のインピーダンス回路と、
１個の可変抵抗素子によって構成されており、高いクロ
ック周期の伝送データに対しても安定した動作で波形の
改善を行なわせることができると共に、線路長が変化し
たときも、前記１個の可変抵抗素子にAGC出力をフィー
ドバックさせることによって等化特性を容易に可変する
ことができる。
〔従来の技術〕 画像データ等を長距離のケーブルなどによって伝送す
ると、一般に振幅ひずみや遅延ひずみを発生する。従っ
て送信端のデジタルデータを誤ることなく再現するため
受信端でこれらのひずみ波形を補正するための等化器が
必要とされる。
ると、一般に振幅ひずみや遅延ひずみを発生する。従っ
て送信端のデジタルデータを誤ることなく再現するため
受信端でこれらのひずみ波形を補正するための等化器が
必要とされる。
第５図は、伝送路が同軸ケーブルとされているときの
ケーブル長Ｌ（L3＜L2＜L1）に対する周波数特性を示し
たもので、その減衰量Γは一般に次式によって近似され
る。
ケーブル長Ｌ（L3＜L2＜L1）に対する周波数特性を示し
たもので、その減衰量Γは一般に次式によって近似され
る。
L:ケーブルの伝送長 α，β：定数 f:伝送周波数 すなわち、ケーブル長Ｌが長いほど、信号の高域成分
の減衰が大きくなり、例えば、クロック周期Ｔの単一パ
ルスを送信したときは、第６図に示すように、線路が長
い場合（L3）はパルス幅が広がった波形S3となる。
の減衰が大きくなり、例えば、クロック周期Ｔの単一パ
ルスを送信したときは、第６図に示すように、線路が長
い場合（L3）はパルス幅が広がった波形S3となる。
そこで、受信端に振幅等化器を設け、受信波形をS2に
示すような周期Ｔの整数倍の点で０となるような波形に
補正し、符号間干渉による誤り率の低減をはかるように
波形等化を行なっているがこのような固定の振幅等化器
を採用すると、伝送ケーブル長が短くなったとき（L1）
は第６図の波形（S1）にみられるような受信波形とな
り、再び符号間干渉によって誤り率が高くなる。
示すような周期Ｔの整数倍の点で０となるような波形に
補正し、符号間干渉による誤り率の低減をはかるように
波形等化を行なっているがこのような固定の振幅等化器
を採用すると、伝送ケーブル長が短くなったとき（L1）
は第６図の波形（S1）にみられるような受信波形とな
り、再び符号間干渉によって誤り率が高くなる。
したがって、従来、伝送路が一定せず、振幅ひずみが
固定化されない伝送系では可変振幅等化を使用すること
が考えられている。（H.W.Bode:B.S.T.J.,17、pp.229〜
244 Variable equalizers） 第７図はかかる可変振幅等化器の概要を説明するもの
で、送信アンプTAから伝送ケーブルＣを介して伝送され
た信号は受信アンプRAで増幅され、第１の等化器EQ
（１）において伝送ケーブルＣにおける波形歪が補正さ
れる。そして、さらに第２の等化器EQ（２）において伝
送ケーブルＣの長さが変化したときに発生する波形歪が
補正されるものであるが、この第２の等化器EQ（２）は
レベル検出器LDの出力によって、その等化特性が可変と
されるようになされている。
固定化されない伝送系では可変振幅等化を使用すること
が考えられている。（H.W.Bode:B.S.T.J.,17、pp.229〜
244 Variable equalizers） 第７図はかかる可変振幅等化器の概要を説明するもの
で、送信アンプTAから伝送ケーブルＣを介して伝送され
た信号は受信アンプRAで増幅され、第１の等化器EQ
（１）において伝送ケーブルＣにおける波形歪が補正さ
れる。そして、さらに第２の等化器EQ（２）において伝
送ケーブルＣの長さが変化したときに発生する波形歪が
補正されるものであるが、この第２の等化器EQ（２）は
レベル検出器LDの出力によって、その等化特性が可変と
されるようになされている。
したがって、このような受信端末を備えている機器で
は、伝送ケーブルＣの線路長Ｌが所定の範囲でその長さ
が異なるものを使用するときでも、線路長Ｌを中心に±
ΔＬの範囲で、伝送信号の振幅等化を行うことができ、
受信端末器の汎用性が向上する。
は、伝送ケーブルＣの線路長Ｌが所定の範囲でその長さ
が異なるものを使用するときでも、線路長Ｌを中心に±
ΔＬの範囲で、伝送信号の振幅等化を行うことができ、
受信端末器の汎用性が向上する。
第８図（ａ）は可変等化特性を示す第２の等化器EQ
（２）の回路例を示したもので、Ｚ（ω）１は第１の時
定数回路、Ｚ（ω）２は第２の時定数回路である。
（２）の回路例を示したもので、Ｚ（ω）１は第１の時
定数回路、Ｚ（ω）２は第２の時定数回路である。
第１の時定数回路Ｚ（ω）１は容量性とされており、
トランジスタＴのコレクタ側に接続されているため高域
側の周波数を抑圧するフィルタとして動作し、第２の時
定数回路Ｚ（ω）２はトランジスタＴのエミッタ側に接
続されているため、出力Soutに対して高域側の周波数を
持ち上げるようなフィルム特性を持つことになる。した
がって、これらの時定数回路Ｚ（ω）1,Z（ω）２に直
列に接続されている可変抵抗r1,r2の抵抗値を逆方向に
変化させると、入力端子Sinの信号の高域特性のみを変
化させることができ、受信波形を前記第６図の波形S2に
示すような符号間干渉の少ない波形に等化することがで
きる。
トランジスタＴのコレクタ側に接続されているため高域
側の周波数を抑圧するフィルタとして動作し、第２の時
定数回路Ｚ（ω）２はトランジスタＴのエミッタ側に接
続されているため、出力Soutに対して高域側の周波数を
持ち上げるようなフィルム特性を持つことになる。した
がって、これらの時定数回路Ｚ（ω）1,Z（ω）２に直
列に接続されている可変抵抗r1,r2の抵抗値を逆方向に
変化させると、入力端子Sinの信号の高域特性のみを変
化させることができ、受信波形を前記第６図の波形S2に
示すような符号間干渉の少ない波形に等化することがで
きる。
又、第８図（ｂ）は可変振幅等化特性を示す第２の等
化器の回路例を示したもので、入力端子Sinに接続され
ているトランジスタT1のエミッタに容量性の時定数回路
Ｚ（ω）１と、可変抵抗器ｒの直列回路を接続し、その
接続点の信号を第２のトランジスタT2に入力すると共
に、そのエミッタ側に誘導性の時定数回路Ｚ（ω）２＝
R0 2/Z（ω）１を接続したものである。
化器の回路例を示したもので、入力端子Sinに接続され
ているトランジスタT1のエミッタに容量性の時定数回路
Ｚ（ω）１と、可変抵抗器ｒの直列回路を接続し、その
接続点の信号を第２のトランジスタT2に入力すると共
に、そのエミッタ側に誘導性の時定数回路Ｚ（ω）２＝
R0 2/Z（ω）１を接続したものである。
第８図（ａ）の回路例は、時定数回路Ｚ（ω）1,Z
（ω）２の双方とも容量性となっているため、実際の回
路構成としては実現し易いが、ケーブル長に対応して等
化特性を可変とする場合に、互いに逆比例するような２
個の可変抵抗素子r1,r2が必要になり、その制御回路が
複雑になるという問題がある。
（ω）２の双方とも容量性となっているため、実際の回
路構成としては実現し易いが、ケーブル長に対応して等
化特性を可変とする場合に、互いに逆比例するような２
個の可変抵抗素子r1,r2が必要になり、その制御回路が
複雑になるという問題がある。
又、第８図（ｂ）の回路例では、可変抵抗素子ｒが１
個であり、その制御回路が簡単になるが、第１の時定数
回路Ｚ（ω）１に対して、第２の時定数回路Ｚ（ω）２
はインピーダンス値Ｚ（ω）が逆回路（inverse Networ
k）によって形成されることが必要になり誘導性のコイ
ルが使用される。そのため、実際の回路構成が困難にな
るとともに、伝送信号の周波数が高い場合は、この時定
数を構成するコイルのＬ成分が寄生容量と共振して、安
定な等化器を形成し難いという問題がある。
個であり、その制御回路が簡単になるが、第１の時定数
回路Ｚ（ω）１に対して、第２の時定数回路Ｚ（ω）２
はインピーダンス値Ｚ（ω）が逆回路（inverse Networ
k）によって形成されることが必要になり誘導性のコイ
ルが使用される。そのため、実際の回路構成が困難にな
るとともに、伝送信号の周波数が高い場合は、この時定
数を構成するコイルのＬ成分が寄生容量と共振して、安
定な等化器を形成し難いという問題がある。
本発明の可変振幅等化器は、かかる問題点を解消する
ことを目的としてなされたもので、ケーブル等によって
伝送されてきた信号が入力されている第1,第２のトラン
ジスタと、この第１のトランジスタのエミッタに接続さ
れたケーブルの伝送特性の補償用の第１のインピーダン
ス回路と，第２のトランジスタのコレクタに接続されて
いる前記第１のインピーダンス回路と同値の第２のイン
ピーダンス回路を設け、前記第１のトランジスタから出
力される信号を可変抵抗素子を介して前記第２のトラン
ジスタの出力に供給するようにしたものである。
ことを目的としてなされたもので、ケーブル等によって
伝送されてきた信号が入力されている第1,第２のトラン
ジスタと、この第１のトランジスタのエミッタに接続さ
れたケーブルの伝送特性の補償用の第１のインピーダン
ス回路と，第２のトランジスタのコレクタに接続されて
いる前記第１のインピーダンス回路と同値の第２のイン
ピーダンス回路を設け、前記第１のトランジスタから出
力される信号を可変抵抗素子を介して前記第２のトラン
ジスタの出力に供給するようにしたものである。
可変抵抗素子の抵抗値をケーブルの受信端における信
号レベル（AGC電圧）によって制御すると、等化器の周
波数特性がケーブル長に対応して変化し、ケーブル長が
変化したときでも所定の範囲で波形歪がナイキストの第
１基準を満たすような最適の波形となるような可変振幅
等化器とすることができる。
号レベル（AGC電圧）によって制御すると、等化器の周
波数特性がケーブル長に対応して変化し、ケーブル長が
変化したときでも所定の範囲で波形歪がナイキストの第
１基準を満たすような最適の波形となるような可変振幅
等化器とすることができる。
第１図は本発明の可変振幅等化器の一実施例を示す回
路であり、ケーブルによって伝送されてきたデジタル信
号は入力端Sinから第１のトランジスタQ1,及び第２のト
ランジスタQ2のベース電極に供給される。
路であり、ケーブルによって伝送されてきたデジタル信
号は入力端Sinから第１のトランジスタQ1,及び第２のト
ランジスタQ2のベース電極に供給される。
第１のトランジスタQ1のエミッタ電極には、ケーブル
の伝送特性を補償するインピーダンス回路Z1が接続さ
れ、第２のトランジスタQ2のコレクタには第２のインピ
ーダンス回路Z2が接続されている。そして、第１のトラ
ンジスタQ1のコレクタにインピーダンス変換回路を構成
する第３のトランジスタQ3が接続され、その出力は可変
抵抗素子を形成する、例えばPINダイオードＤを介して
前記第２のトランジスタQ2の出力端に接続される。
の伝送特性を補償するインピーダンス回路Z1が接続さ
れ、第２のトランジスタQ2のコレクタには第２のインピ
ーダンス回路Z2が接続されている。そして、第１のトラ
ンジスタQ1のコレクタにインピーダンス変換回路を構成
する第３のトランジスタQ3が接続され、その出力は可変
抵抗素子を形成する、例えばPINダイオードＤを介して
前記第２のトランジスタQ2の出力端に接続される。
なお、抵抗Rcはコレクタ抵抗、Re,R1はエミッタ抵
抗、Ｃはカップリングコンデンサ、R2はPINダイオード
Ｄにバイアス電流を供給してその抵抗値を可変とするも
のであり、バイアス電流は前述したように伝送されてき
た信号波形の平均レベル信号（AGC電圧）に対応したも
のである。
抗、Ｃはカップリングコンデンサ、R2はPINダイオード
Ｄにバイアス電流を供給してその抵抗値を可変とするも
のであり、バイアス電流は前述したように伝送されてき
た信号波形の平均レベル信号（AGC電圧）に対応したも
のである。
インピーダンス回路Z1,Z2は、例えば第２図に示すよ
うにケーブルの伝送特性（振幅）を補償するものであっ
て、ケーブル長Ｌの伝送特性が、例えば第３図に示すよ
うな場合は、その周波数特性Ａと近似する周波数特性Ｂ
を有するインピーダンス回路が使用され、通常は、２〜
３段のCR時定数回路によって具体化されている。
うにケーブルの伝送特性（振幅）を補償するものであっ
て、ケーブル長Ｌの伝送特性が、例えば第３図に示すよ
うな場合は、その周波数特性Ａと近似する周波数特性Ｂ
を有するインピーダンス回路が使用され、通常は、２〜
３段のCR時定数回路によって具体化されている。
なお、PINダイオードは前述した第７図に示すよう
に、レベル検出器LDから出力される受信波形の平均レベ
ル値によってケーブル長に対応する信号を検出し、この
検出信号によって抵抗値が変化するようにしてある。
に、レベル検出器LDから出力される受信波形の平均レベ
ル値によってケーブル長に対応する信号を検出し、この
検出信号によって抵抗値が変化するようにしてある。
本発明の可変等化回路は上述したように構成されてい
るため、その伝達特性Ｔは となる。
るため、その伝達特性Ｔは となる。
ここで、 第２のトランジスタのゲインを示す。（但し、Ｒ＝PIN
ダイオードの抵抗,R2》Ｒ》R1とする） 又、 第１のトランジスタのゲインを示す。
ダイオードの抵抗,R2》Ｒ》R1とする） 又、 第１のトランジスタのゲインを示す。
この第（２）式において、Rc＝Re＝R0,R/R0＝x,Z1＝Z
2＝Ｚとすると、 となり、さらに、Z/R0＝ｅ−Ψ（ω）とすると、 とすることができる。
2＝Ｚとすると、 となり、さらに、Z/R0＝ｅ−Ψ（ω）とすると、 とすることができる。
（ｅ−Ψ（ω）はケーブルの伝送振幅特性を示す関数） 上記第（４）式をさらに対数表示とすると共に、級数
展開すると、 （但し、ｇ（ω）＝誤差項≒０とする） として表わすことができ、 を０〜∞すなわち、前記可変抵抗素子Ｒの抵抗値を０〜
∞の範囲で変化させると、この可変振幅等化器の伝達特
性は＋Ψ（ω）から−Ψ（ω）の範囲で変化する。
展開すると、 （但し、ｇ（ω）＝誤差項≒０とする） として表わすことができ、 を０〜∞すなわち、前記可変抵抗素子Ｒの抵抗値を０〜
∞の範囲で変化させると、この可変振幅等化器の伝達特
性は＋Ψ（ω）から−Ψ（ω）の範囲で変化する。
本発明の可変振幅等化器は、１個の可変抵抗素子Ｒの
値を０〜∞の間で変化させると第４図（ａ）に示すよう
に、ｘ＝１のとき利得が１、ｘ＝∞のときΨ（ω）、ｘ
＝０のとき−Ψ（ω）となる等化特性を示す。
値を０〜∞の間で変化させると第４図（ａ）に示すよう
に、ｘ＝１のとき利得が１、ｘ＝∞のときΨ（ω）、ｘ
＝０のとき−Ψ（ω）となる等化特性を示す。
したがって、Ψ（ω）が前記したケーブルの振幅減衰
特性を示す、第（１）式と関連して に近似するようなインピーダンスZ1（Z2）の値に設定す
るとＬ±Lmaxの間で波形特性を改善する可変振幅等化器
とすることができる。
特性を示す、第（１）式と関連して に近似するようなインピーダンスZ1（Z2）の値に設定す
るとＬ±Lmaxの間で波形特性を改善する可変振幅等化器
とすることができる。
すなわち、第４図（ｂ）に示すように、第１の固定等
化器に線路長Ｌの振幅等化を行わせ、第２の等化器とし
て上述した可変振幅等化器を使用することによって、さ
らに、Ｌ＋Lmax、及びＬ−Lmaxの間のケーブル長が接続
されたときでも、受信端の波形を自動的に理想の波形
（S2）に等化させることができるようになる。
化器に線路長Ｌの振幅等化を行わせ、第２の等化器とし
て上述した可変振幅等化器を使用することによって、さ
らに、Ｌ＋Lmax、及びＬ−Lmaxの間のケーブル長が接続
されたときでも、受信端の波形を自動的に理想の波形
（S2）に等化させることができるようになる。
この場合、本発明の可変振幅等化器は、可変抵抗素子
が１個であるから、その制御回路が簡易化されインピー
ダンス回路（Z1,Z2）がCR素子からなる時定数回路によ
って構成されるため、IC化が容易であり、かつ、高いク
ロック周波数のデータに対しても安定に動作させること
ができる。
が１個であるから、その制御回路が簡易化されインピー
ダンス回路（Z1,Z2）がCR素子からなる時定数回路によ
って構成されるため、IC化が容易であり、かつ、高いク
ロック周波数のデータに対しても安定に動作させること
ができる。
なお、可変抵抗素子としてPINダイオードＤを使用し
たが、電子的に制御されるものであれば他の可変抵抗デ
バイスも使用することができる。
たが、電子的に制御されるものであれば他の可変抵抗デ
バイスも使用することができる。
〔発明の効果〕 以上説明したように、本発明の可変振幅等化器は、CR
の時定数回路からなるインピーダンス回路と、１個の可
変抵抗素子によって±Ψ（ω）の可変振幅等化器が構成
されるため全体の回路のIC化が容易であると共に、可変
抵抗素子が１個であるからその制御回路が簡単になり、
高域の周波数においても安定に動作させることができる
という効果がある。
の時定数回路からなるインピーダンス回路と、１個の可
変抵抗素子によって±Ψ（ω）の可変振幅等化器が構成
されるため全体の回路のIC化が容易であると共に、可変
抵抗素子が１個であるからその制御回路が簡単になり、
高域の周波数においても安定に動作させることができる
という効果がある。
第１図は本発明の一実施例を示す回路図、第２図はイン
ピーダンス回路の具体例を示す回路図、第３図はインピ
ーダンス回路の特性図、第４図（ａ），（ｂ）は本発明
の可変等化特性を示すグラフ、第５図はケーブルの伝送
特性図、第６図は受信波形図、第７図はケーブルによる
データ伝送系の振幅等化の説明図、第８図（ａ），
（ｂ）は従来の可変振幅等化器の回路図である。 図中、Z1,Z2はインピーダンス回路、ＤはPINダイオード
を示す。
ピーダンス回路の具体例を示す回路図、第３図はインピ
ーダンス回路の特性図、第４図（ａ），（ｂ）は本発明
の可変等化特性を示すグラフ、第５図はケーブルの伝送
特性図、第６図は受信波形図、第７図はケーブルによる
データ伝送系の振幅等化の説明図、第８図（ａ），
（ｂ）は従来の可変振幅等化器の回路図である。 図中、Z1,Z2はインピーダンス回路、ＤはPINダイオード
を示す。
Claims (1)
- 【請求項１】受信信号が入力されている第１、第２のト
ランジスタ（Q1、Q2）と、 前記第１のトランジスタのエミッタに接続されている第
１の容量性インピーダンス回路と、 前記第２のトランジスタのコレクタに接続され、前記第
１の容量性インピーダンス回路と同じ容量性インピーダ
ンス値とされている第２の容量性インピーダンス回路と
を備え、 前記第１のトランジスタの出力を、受信信号の平均レベ
ルに対応した値で抵抗値が変化するように制御される可
変抵抗素子を介して前記第２のトランジスタの出力側に
供給し、所定の振幅特性とされた出力信号が得られるよ
うにしたことを特徴とする可変振幅等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24550886A JPH082034B2 (ja) | 1986-10-17 | 1986-10-17 | 可変振幅等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24550886A JPH082034B2 (ja) | 1986-10-17 | 1986-10-17 | 可変振幅等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63100827A JPS63100827A (ja) | 1988-05-02 |
| JPH082034B2 true JPH082034B2 (ja) | 1996-01-10 |
Family
ID=17134719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24550886A Expired - Fee Related JPH082034B2 (ja) | 1986-10-17 | 1986-10-17 | 可変振幅等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082034B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010116468A1 (ja) * | 2009-03-30 | 2010-10-14 | Ｎｅｃディスプレイソリューションズ株式会社 | 信号波形補正装置、信号波形補正方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8794896B2 (en) | 2005-12-14 | 2014-08-05 | Tokyo Electron Limited | Vacuum processing apparatus and zonal airflow generating unit |
-
1986
- 1986-10-17 JP JP24550886A patent/JPH082034B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010116468A1 (ja) * | 2009-03-30 | 2010-10-14 | Ｎｅｃディスプレイソリューションズ株式会社 | 信号波形補正装置、信号波形補正方法 |
| JPWO2010116468A1 (ja) * | 2009-03-30 | 2012-10-11 | Ｎｅｃディスプレイソリューションズ株式会社 | 信号波形補正装置、信号波形補正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63100827A (ja) | 1988-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0187778A1 (en) | ADAPTIVE HYBRID CIRCUIT. | |
| JPH10190747A (ja) | 信号伝送方式及び伝送線路駆動回路 | |
| US7864718B2 (en) | Echo cancellation device for full duplex communication systems | |
| US4520489A (en) | Decision feedback equalizing apparatus | |
| CA1261496A (en) | Line equalizer having pulse-width deviation detector for compensating long-term level variations | |
| US7304961B2 (en) | Echo cancellation device for full duplex communication systems | |
| EP0592747B1 (en) | Adaptive equalizing apparatus and method for token ring transmission systems using unshielded twisted pair cables | |
| KR960014404B1 (ko) | 개선된 자동 선로 보상회로 | |
| JPH082034B2 (ja) | 可変振幅等化器 | |
| JP3463727B2 (ja) | クロックパルス伝送回路 | |
| US4352190A (en) | Device for automatic equalization of electrical data transmission channels | |
| JPH082033B2 (ja) | 可変振幅等化器 | |
| US6724839B1 (en) | Adaptive inter-symbol interference boost equalization apparatus and method | |
| JPH0514580Y2 (ja) | ||
| EP0864208B1 (en) | Transistor ratio controlled cmos transmission line equalizer | |
| JP2546279B2 (ja) | 可変振幅等化器 | |
| JP3074920B2 (ja) | 伝送信号送受信機及び送受信等化回路 | |
| JPS5917735A (ja) | 信号処理装置 | |
| JPH04274607A (ja) | 前置増幅器 | |
| JP2004500733A (ja) | 電流モード・データ伝送 | |
| JP2000332835A (ja) | 等化増幅・識別再生回路 | |
| JPS643092B2 (ja) | ||
| JP3752557B2 (ja) | ホームテレホンデータインターフェース装置 | |
| JP2940299B2 (ja) | 送受信等化回路 | |
| JPH0613937A (ja) | インタフェースケーブルの伝送特性補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |