JPH08203833A

JPH08203833A - 半導体装置の製造方法

Info

Publication number: JPH08203833A
Application number: JP702495A
Authority: JP
Inventors: Katsuya Oda; 克矢小田; Yukihiro Kiyota; 幸弘清田; Yukihiro Onouchi; 享裕尾内; Eiji Oue; 栄司大植; Katsuyoshi Washio; 勝由鷲尾
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-01-20
Filing date: 1995-01-20
Publication date: 1996-08-09

Abstract

(57)【要約】【目的】絶縁膜の開口部に自己整合的にファセットの無
い単結晶層を形成する。【構成】基板１上に絶縁膜２を形成後、開口部３を設け
る（ａ）。多結晶粒５の非堆積領域Ｌが存在するよう
に、エッチングガスを含まない原料ガスを供給する。そ
の際、成長温度を上げ、成長圧力を下げてエピタキシャ
ル成長を行い、単結晶層４を形成する（ｂ）。単結晶層
４を覆うように、非堆積領域Ｌ内にレジスト７を形成
し、レジストをマスクに多結晶粒を除去する（ｃ）。最
後に、レジストを除去する（ｄ）。【効果】多結晶粒の非堆積領域Ｌが存在するため、レジ
ストをマスクに多結晶粒をエッチング除去しても、レジ
スト直下の絶縁膜上には多結晶粒が残らない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に単結晶基板上に設けた絶縁膜の開口部にシリ
コンもしくはシリコン・ゲルマニウムのエピタキシャル
成長を用いてファセットの無い単結晶成長層を形成する
半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、デバイスの高速化の要請に伴っ
て、シリコンエピタキシャル層やシリコン・ゲルマニウ
ムエピタキシャル層をベースに用いたトランジスタが研
究開発されてきている。例えば、１９９３年アイイ
ーディーエムテクニカルダイジェスト(1993 IEDM
Technical Digest)の第８３〜８６頁に記載されている
デバイスがある。この高速デバイスでは、エピタキシャ
ルベース層は素子分離絶縁膜で囲まれた開口部の単結晶
層上のみならず絶縁膜上にまで延在した構造が示されて
いる。このようなエピタキシャルベース層は、非選択エ
ピタキシャル成長を行うことによって得ることができ
る。

【０００３】従来、この種の非選択エピタキシャル成長
を用いて絶縁膜の開口部に単結晶シリコンもしくはシリ
コン・ゲルマニウム層を形成する方法としては、図３に
示すような方法が知られている。図３の（ａ）〜（ｄ）
に示した断面図は、絶縁膜の開口部にエピタキシャル成
長層を形成する従来の製造方法の一例を模式的にプロセ
ス順に示した図である。

【０００４】図３（ａ）において、参照符号１はシリコ
ン基板を示し、このシリコン基板１上に形成した絶縁膜
２を部分的にエッチング除去して開口部３を形成する。
次いで、（ｂ）に示すようにシリコン基板１を加熱した
状態でシリコン系、ゲルマン系のガスを流してシリコン
を非選択エピタキシャル成長させると、開口部３には単
結晶シリコンもしくは単結晶シリコン・ゲルマニウム層
４が成長すると同時に、絶縁膜２上には多結晶シリコン
もしくは多結晶シリコン・ゲルマニウム層１０が堆積す
る。尚、シリコン系とゲルマン系のガスを供給して単結
晶シリコン・ゲルマニウム層４及び多結晶シリコン・ゲ
ルマニウム層１０を堆積した場合とシリコン系ガスを供
給して単結晶シリコン層４及び多結晶シリコン層１０が
堆積した場合も同様であるので、以下ではシリコン系ガ
スを供給した場合についてだけ説明する。更に、（ｃ）
に示すように開口部３に単結晶シリコン層４を残すため
に、この非選択エピタキシャル成長の後、周知のホトリ
ソグラフィ技術を用いてマスク合わせによって開口部３
を覆うようにレジスト７を残す。最後に、（ｄ）に示す
ようにレジスト７をマスクにして絶縁膜２上の多結晶シ
リコン層１０をエッチング除去し、レジストを除去す
る。この時、レジスト７の下部には、多結晶シリコン層
１０の一部が残留する。

【０００５】前述したような高速デバイスで単結晶のエ
ピタキシャルベース層だけを形成できれば、すなわち絶
縁膜の開口部だけに単結晶を選択的にエピタキシャル成
長できれば、ベース活性領域として働かない多結晶層に
起因する不要な寄生容量が低減できるし、不要な多結晶
分の微細化が図れるので更にデバイスの性能向上が期待
できる。このような絶縁膜の開口部だけに選択エピタキ
シャル成長を行う方法については、例えば、半導体研究
第２１巻，第６章「選択エピタキシャル成長−素子
分離−」第１２７〜１５５頁（１９８５年工業調査会
発行）で述べられている。ここで、図４に選択エピタキ
シャル成長プロセスの断面図を示す。尚、シリコン系と
ゲルマン系のガスを用いた場合でも同様であるので、シ
リコン系のガスを用いた場合について以下説明する。

【０００６】図４（ａ）は、シリコン基板１上に形成し
た絶縁膜２を部分的にエッチング除去して開口部３を形
成した状態の断面図である。このシリコン基板１を加熱
した状態でシリコンの塩化物を原料ガスとして用いる
か、又はシリコン系の原料ガスに加えて塩素化ガス等の
エッチングガスを流してエピタキシャル成長を行うこと
により、エピタキシャル成長と同時にエッチング反応が
起こるため、図４（ｂ）に示したように絶縁膜２上には
多結晶シリコンが堆積せずに開口部３だけに単結晶シリ
コンのエピタキシャル成長層４が形成され、選択エピタ
キシャル成長が行われる。

【０００７】

【発明が解決しようとする課題】しかしながら、前述し
た前者の非選択エピタキシャル成長を用いた方法によれ
ば、図３に示したように絶縁膜の開口部３には単結晶シ
リコン層４が成長するが、同時に絶縁膜２上に多結晶シ
リコン層１０が成長してしまう。そのため、マスク合わ
せを用いて多結晶シリコン層１０をエッチング除去する
必要があり、その結果レジスト７の下部に多結晶シリコ
ン層１０が残るため、デバイスの寄生容量が増加すると
いう問題がある。また、マスク合わせを用いるため、マ
スクの位置合わせ精度を考慮したマスクレイアウトを用
いなければならないために、デバイスの寄生容量がさら
に増加し、動作速度の低下や寄生容量の充放電による消
費電力の増加などの問題がある。

【０００８】また、前述した後者の選択エピタキシャル
成長を用いた方法によれば、塩素化ガス等のエッチング
ガスをシリコン系の原料ガスと同時に流してエピタキシ
ャル成長を行うため、エッチングガスによる成長装置の
金属配管部分に腐食が起こり、金属汚染やガス漏洩、成
長装置の耐久性の劣化等の原因となるという問題があっ
た。さらに、エピタキシャル成長の原料ガスである水素
化ガスに比べ、選択性を出すために加える塩素化ガス等
は蒸気圧が低いため、ガスボンベおよび配管の温度コン
トロールが必要となり、制御が容易ではないという問題
がある。また、水素化ガスに比べてエッチングガスは精
製技術が発達していないため、ガス中に含まれる水分、
酸素、炭素、金属等の汚染物がエピタキシャル成長層内
に混入し、エピタキシャル層の結晶性を悪化させるとい
う問題がある。さらに、図４（ｂ）に示したように、エ
ピタキシャル成長後の単結晶シリコン層４に、シリコン
基板１と絶縁膜２との境界でファセット１１が発生す
る。単結晶基板として結晶方位（１００）面の基板を用
いた場合、選択エピタキシャル成長を行うと（３１１）
面、（１１１）面のファセットが発生することが知られ
ており、これらのファセットは半導体装置の特性を悪化
させるという問題がある。

【０００９】そこで、本発明の目的は、エッチングガス
を含まないシリコン系、ゲルマン系の原料ガスを供給し
てエピタキシャル成長を行っても、絶縁膜の開口部に自
己整合的にファセットの生じない単結晶層を形成するこ
とができる半導体装置の製造方法を提供することにあ
る。

【００１０】

【課題を解決するための手段】前記本発明の課題は、単
結晶基板上に絶縁膜を形成する工程と、絶縁膜に開口部
を形成する工程と、エッチングガスを含まない原料ガス
を供給して開口部に単結晶層をエピタキシャル成長によ
り形成する工程と、開口部の単結晶層及び開口部周辺の
多結晶粒堆積開始距離内の絶縁膜を覆うようにマスク合
わせを用いてレジストを形成する工程と、前記レジスト
をマスクにエピタキシャル成長時に絶縁膜上に形成され
た多結晶粒をエッチング除去する工程と、を少なくとも
有する半導体装置の製造方法により達成される。すなわ
ち、シリコン基板上に形成した絶縁膜の開口部にエッチ
ングガスを含まないシリコン系、ゲルマン系の原料ガス
を用いてエピタキシャル成長を行っても、絶縁膜上には
開口部から一定距離だけ離れた位置から多結晶シリコン
もしくは多結晶シリコン・ゲルマニウムが堆積すること
を利用し、その多結晶粒堆積開始距離以下のマスク合わ
せ精度を有するホト工程と加工工程を用いることによ
り、自己整合的に開口部に単結晶シリコンもしくは単結
晶シリコン・ゲルマニウム層を形成するものである。

【００１１】また、本発明に係る半導体装置の製造方法
は、単結晶基板上に絶縁膜を形成する工程と、絶縁膜の
開口部および該開口部周辺の多結晶粒堆積開始距離を越
えない位置にダミーの開口部を形成する工程と、エッチ
ングガスを含まない原料ガスを供給して開口部及びダミ
ーの開口部に単結晶層をエピタキシャル成長により形成
する工程と、を少なくとも有する製造方法であってもよ
い。この場合、エピタキシャル成長後に、前記ダミーの
開口部を絶縁膜で覆う工程を更に付加することができ
る。前記単結晶基板がシリコン基板であり、かつ、前記
原料ガスがシリコン系、シリコン系とゲルマン系、ゲル
マン系のいずれか１つとすれば好適である。更に、前記
エピタキシャル成長工程におけるエピタキシャル成長温
度が５００〜８５０℃の範囲であれば好適である。ま
た、この場合、前記エピタキシャル成長工程におけるエ
ピタキシャル成長圧力が１００Ｐａを越えない圧力であ
ることが望ましい。そして、前記多結晶粒堆積開始距離
が、少なくとも０．２μｍであれば好適である。

【００１２】

【作用】本発明に係る半導体装置の製造方法によれば、
エッチングガスを含まない原料ガスを供給してエピタキ
シャル成長を行った後、単結晶基板上の絶縁物の開口部
と開口部周辺の多結晶粒堆積開始距離内の絶縁膜とを覆
うようにレジストを形成し、このレジストをマスクにエ
ピタキシャル成長時に絶縁膜上に形成された多結晶粒を
エッチング除去することにより、自己整合的に開口部だ
けにファセットの無い単結晶層を残すことができるの
で、トランジスタを作製した際の不要な多結晶層に起因
する寄生容量が低減できるため、素子の高速化、低消費
電力化を図ることができる。

【００１３】また、単結晶基板上に絶縁膜を形成した
後、この絶縁膜に開口部と開口部周辺の多結晶粒堆積開
始距離を越えない位置にダミーの開口部とを形成し、エ
ッチングガスを含まない原料ガスを供給することによ
り、開口部及びダミーの開口部に単結晶層だけをエピタ
キシャル成長することができる。この場合、エピタキシ
ャル成長後に、ダミーの開口部を絶縁膜で覆う工程を更
に付加することにより、開口部に素子を形成する際にダ
ミーの開口部に不要な不純物層が形成されることを防止
できる。

【００１４】そして、単結晶基板としてシリコン基板を
用い、原料ガスとしてシリコン系、シリコン系とゲルマ
ン系、ゲルマン系のいずれかを用いることにより、前記
開口部に単結晶シリコン層もしくは単結晶シリコン・ゲ
ルマニウム層を形成することができる。

【００１５】更に、前記エピタキシャル成長工程におけ
るエピタキシャル成長温度が５００〜８５０℃の範囲も
しくはエピタキシャル成長圧力が１００Ｐａを越えない
圧力であれば、開口部からの多結晶粒堆積開始距離を
０．２μｍ以上の実用的範囲内にすることができる。

【００１６】

【実施例】次に、本発明に係る半導体装置の製造方法の
実施例につき、添付図面を参照しながら以下詳細に説明
する。

【００１７】＜実施例１＞図１は、本発明に係る半導体
装置の製造方法の一実施例を示す断面図である。なお、
図３の従来例で示した構成部分と同一の構成部分につい
ては、同一の参照符号を付して説明する。図１（ａ）に
おいて、シリコン基板１上にＳｉＯ₂、Ｓｉ₃Ｎ₄等の絶
縁膜２を形成し、周知のホトリソグラフィ技術によりマ
スクを用いて絶縁膜２を部分的にエッチング除去し、開
口部３を形成する。次いで、原料ガスとしてシリコン系
のガスを塩素化ガス等のエッチングガスを混入させずに
流した状態でシリコン基板１を加熱し、エピタキシャル
成長を行うと、同図（ｂ）に示すように開口部３には単
結晶シリコン層４が成長し、絶縁膜２上には多結晶シリ
コンの島（以下、シリコンの多結晶粒と称する。）５が
堆積するが、開口部３から長さＬの範囲にはシリコンの
多結晶粒５が堆積しない非堆積領域６が存在する。

【００１８】ここで、このエピタキシャル成長後の絶縁
膜２の開口部３および開口部周辺形状の様子を、図５及
び図６の斜視図を用いて説明する。エピタキシャル成長
の成長圧力を下げることにより、図６に示すように、絶
縁膜２表面でのシリコン分子(又はシリコン原子)１２の
移動が起きやすくなるため、開口部３付近のシリコン分
子１２は開口部３に流れ込んで単結晶のシリコン基板１
上には単結晶シリコン４が成長し、絶縁膜２上ではシリ
コン分子１２の数がある臨界点を超えると多結晶シリコ
ンが堆積を始めることにより、シリコンの多結晶粒５が
形成される。一方、開口部３周辺の絶縁膜２上ではシリ
コン分子１２が開口部３に流れ込んだ分だけ減少してお
り、シリコン分子１２の数が臨界点に達しないため、シ
リコンの多結晶粒５が堆積しない非堆積領域が現われ
る。例えば、エッチングガスを流さずにＳｉ₂Ｈ₆ガスだ
けを用いてシリコンのエピタキシャル成長層４を１００
ｎｍ成長した時の、非堆積領域６の長さ（すなわち、多
結晶粒堆積開始距離）Ｌの成長温度依存性を図７に、非
堆積領域６の長さＬの成長圧力依存性を図８に示す。シ
リコン分子の絶縁膜上での移動は、成長温度が高く、成
長圧力が低くなるに従い大きくなるため、図７及び図８
から分かるように成長温度が高く、成長圧力が低くなる
に従い非堆積領域の長さＬも大きくなる。尚、この関係
は、シリコン系ガスだけを流した場合だけでなく、シリ
コン系とゲルマン系のガスを流した場合も同様である。

【００１９】例えば、図７より成長圧力５０Ｐａの場合
成長温度を７８０℃以上にすれば、或いは図８より成長
温度７５０℃の場合成長圧力を１８Ｐａ以下のエピタキ
シャル成長条件にすれば、開口部３には単結晶シリコン
もしくは単結晶シリコン・ゲルマニウムであるエピタキ
シャル成長層４が成長し、絶縁膜２上には開口部３から
０．６μｍ以上離れた位置からシリコンもしくはシリコ
ン・ゲルマニウムの多結晶粒５が堆積する。なお、成長
圧力を下げることにより、Ｌの値を保ったまま成長温度
を下げることができ、基板１やエピタキシャル成長層４
に含まれる不純物の拡散を抑え、浅接合の形成が可能と
なり、素子の高速化に有効である。

【００２０】エピタキシャル成長の原料ガスとしてＳｉ
₂Ｈ₆を２ＳＣＣＭ、ＧｅＨ₄を０．５ＳＣＣＭ、エッチ
ングガスを含まずに流し、成長温度を７５０℃、成長圧
力を５Ｐａとすると、開口部３の端から約１．５μｍ離
れたところから絶縁膜２上にシリコン・ゲルマニウムの
多結晶粒５が堆積し、絶縁膜の開口部３にはＧｅの組成
比が２０％の図１（ｂ）に示すようなファセットの無い
単結晶Ｓｉ_0.8Ｇｅ_0.2層４が成長する。

【００２１】次に、図１（ｃ）に示すようにマスク合わ
せを用いてレジスト７を形成する。ここで、不要な多結
晶粒５を除去するためのマスクと開口部３とのオーバー
ラップ幅をａ、マスクの位置合わせ精度をｂとすると、
Ｌ＞（ａ＋ｂ）の条件を満足するエピタキシャル成長条
件を用いれば、自己整合的に開口部のみに単結晶シリコ
ンもしくは単結晶シリコン・ゲルマニウム層４を形成す
ることができる。例えば、絶縁膜２上の不要なシリコン
もしくはシリコン・ゲルマニウムの多結晶粒５を除去す
るためのレジスト７と開口部３とのオーバーラップ幅ａ
を０．４μｍ、マスクの位置合わせ精度ｂを０．２μｍ
とすると、非堆積領域６の長さＬに対する条件はＬ＞
０．６μｍとなる。その後、絶縁膜２上の多結晶粒５を
エッチング除去することにより、図１（ｄ）に示すよう
に開口部３のエピタキシャル成長層４だけが残る。

【００２２】このように、エッチングガスを含まずに原
料ガスだけを供給し、基板を加熱する方法によってエピ
タキシャル成長を行い、エピタキシャルベース層の厚さ
２０〜３０ｎｍ、厚くとも１００ｎｍ程度を形成しよう
とする場合、エピタキシャル成長温度は５００℃以上必
要である。結晶性を考えると、５５０℃以上が好まし
い。また、８５０℃を越えると下地の単結晶層すなわち
コレクタ層への拡散で実質的に２０〜３０ｎｍのベース
厚さが確保できなくなる。更に、エピタキシャル成長時
の成長圧力は、前述したオーバラップ幅ａとマスク位置
合わせ精度ｂが技術的にはそれぞれ０．１μｍ程度が可
能であることを考慮すると、非堆積領域の長さすなわち
多結晶粒堆積開始距離Ｌが、Ｌ＞０．２μｍを満足でき
る成長圧力は、成長温度５５０℃の場合に１００Ｐａが
上限であり、８５０℃の場合は１０００Ｐａを越えても
よい。

【００２３】本実施例で示したように、開口部のみにフ
ァセットの無い単結晶シリコンもしくは単結晶シリコン
・ゲルマニウムが形成できるため、これをエピタキシャ
ルベースのデバイスに適用すれば、デバイスの容量を低
減するとともに、デバイス特性の劣化を防ぐことができ
る。

【００２４】＜実施例２＞図２は、本発明に係る半導体
装置の製造方法の別の実施例を示す断面図である。な
お、図１の実施例で示した構成部分と同一の構成部分に
ついては、同一の参照符号を付して説明する。図２
（ａ）に示すように、シリコン基板１上にＳｉＯ₂、Ｓ
ｉ₃Ｎ₄等の絶縁膜２を形成し、マスクを用いて絶縁膜２
を部分的にエッチング除去することにより、開口部３と
同時にダミーの開口部８を形成する。この時、開口部３
とダミーの開口部８との間隔は多結晶粒堆積開始距離Ｌ
よりも短い間隔とする。すなわち、開口部３は多結晶粒
堆積開始距離Ｌより短い幅の絶縁膜で囲まれた状態にパ
ターニングする。

【００２５】図２（ｂ）において、開口部３とダミーの
開口部８の間隔よりも多結晶の非堆積領域６の長さＬす
なわち多結晶粒堆積開始距離Ｌが大きくなるようなエピ
タキシャル成長条件で単結晶シリコンもしくは単結晶シ
リコン・ゲルマニウム層４を形成する。例えば、開口部
３とダミーの開口部８の間隔を１．０μｍとし、原料ガ
スとしてＳｉ₂Ｈ₆を２ＳＣＣＭ、ＧｅＨ₄を０．５ＳＣ
ＣＭ、エッチングガスを含まずに流し、成長温度を７５
０℃、成長圧力を５Ｐａという条件でエピタキシャル成
長を行うと、図８に示したようにＬは約１．５μｍとな
ることから、絶縁膜２上にはシリコン・ゲルマニウムの
多結晶粒は堆積せずに、絶縁膜の開口部３とダミーの開
口部８のみにＧｅの組成比が２０％の単結晶Ｓｉ_0.8Ｇ
ｅ_0.2層４が成長する。

【００２６】次に、図２（ｃ）に示すように、ダミーの
開口部８を埋めるためにダミーの開口部８上に絶縁膜９
を形成する。これは、ＳｉＯ₂等の絶縁膜９を例えばＣ
ＶＤ法により堆積した後、ホトエッチング加工により行
えばよい。

【００２７】このように、本実施例によれば、絶縁膜に
ダミーの開口部を設けることにより、実施例１のように
マスク合わせにより絶縁膜上に形成された多結晶粒を除
去しなくとも、自己整合的に単結晶層を開口部に形成す
ることができる。したがって、不要な多結晶粒を除去す
るためのマスクの位置合わせ精度を考慮せずに開口部だ
けにファセットの無い単結晶層を形成できるため、これ
をエピタキシャルベースのデバイスに適用すれば、簡便
なプロセスでデバイスの容量を低減し、デバイス特性の
劣化を防ぐことができる。

【００２８】＜実施例３＞図９は、本発明に係る半導体
装置の製造方法のまた別の実施例を示す断面図である。
本実施例では、本発明の半導体装置の製造方法をバイポ
ーラトランジスタに適用して自己整合的にエピタキシャ
ルベース層を形成している。

【００２９】図９（ａ）において、参照符号２１はｐ形
シリコン基板を示し、このシリコン基板２１にイオン打
ち込みまたは拡散によりｎ形不純物を導入して埋め込み
層２２を形成し、その後エピタキシャル成長によりｎ形
の低濃度コレクタ層２３を形成する。そして、コレクタ
・ベース分離絶縁膜２４、ベース引出し多結晶シリコン
層２５、および第１のエミッタ・ベース分離絶縁膜２６
の三層構造を順次形成した後、ｎ形コレクタ層２３に達
する開口部２７を形成する。

【００３０】次に、ｐ形のエピタキシャルベース層２８
を開口部２７に形成する。例えば、原料ガスとしてＳｉ
₂Ｈ₆を２ＳＣＣＭ、ＧｅＨ₄を０．５ＳＣＣＭ、ドーピ
ングのために６０ｐｐｍＨ₂希釈のＢ₂Ｈ₆を５０ＳＣＣ
Ｍ、エッチングガスを含まずに流し、成長温度７５０
℃、成長圧力５Ｐａでエピタキシャル成長を行うことに
より、多結晶粒堆積開始距離Ｌだけ離れた位置からシリ
コン・ゲルマニウムの多結晶粒３０が堆積する。すなわ
ち、絶縁膜２６上には、図８から分かるように開口部２
７の端より約１．５μｍ離れたところからシリコン・ゲ
ルマニウムの多結晶粒３０が堆積する。一方、開口部２
７にはベース層となるＧｅの組成比２０％、キャリア濃
度２×１０¹⁸／ｃｍ³のｐ形単結晶Ｓｉ_0.8Ｇｅ_0.2層２
８が成長する。また、開口部２７にエピタキシャル成長
すると同時にベース引き出し多結晶シリコン層２５上に
はつなぎベースとなる多結晶シリコン・ゲルマニウム層
２９が成長するため、図９（ｂ）に示すように真性ベー
スとなる単結晶Ｓｉ_0.8Ｇｅ_0.2層２８とベース引き出し
多結晶シリコン２５が多結晶シリコン・ゲルマニウム層
２９を介して接続する。

【００３１】次に、図９（ｃ）に示すように、ホト工程
により開口部を覆うように多結晶粒堆積開始距離Ｌ内に
レジスト３１を残す。このレジスト３１で開口部２７を
保護して、絶縁膜２６上に堆積したシリコン・ゲルマニ
ウムの多結晶粒３０をエッチング除去することにより、
真性ベース２８とつなぎベース２９だけを形成すること
ができる。

【００３２】その後、図９（ｄ）に示すように、つなぎ
ベース２９とエミッタを分離する絶縁膜３２を形成す
る。これは、絶縁膜３２をＣＶＤ法により堆積した後、
異方性ドライエッチングを行うと開口部の側壁だけに絶
縁膜３２が残ることを利用して形成することができる。
次に、図９（ｅ）に示すように、高濃度にｎ形不純物を
ドープした多結晶シリコン３３を堆積させてホトエッチ
ングを行いエミッタを形成すれば、ｎｐｎトランジスタ
が形成できる。

【００３３】このように、本実施例によれば、不要な多
結晶層が絶縁膜上に残らないで開口部２７に真性ベース
２８とつなぎベース２９だけを形成することができるた
め、トランジスタの容量を低減することができる。更
に、真性ベース２８に従来の選択エピタキシャル法を用
いた場合のようなファセットが発生しないため、真性ベ
ース２８とつなぎベース２９の間の抵抗が低減できる。
また、バイポーラトランジスタの真性ベース２８をＳｉ
−Ｇｅとして、ヘテロ界面を導入したことにより電流増
幅率が高くなる利点も有する。尚、本実施例では、ｐ形
シリコン基板を用いてｎｐｎトランジスタを形成する場
合について述べたが、ｎ形シリコン基板を用いて他の各
層の導電形を逆にすればｐｎｐトランジスタも同様に形
成することができることは勿論である。また、エピタキ
シャルベース層の成長時の原料ガスをシリコン系にして
単結晶シリコン層をベース層としても良いことは言うま
でもない。

【００３４】＜実施例４＞図１０は、本発明に係る半導
体装置の更に別の実施例を示す断面図である。本実施例
は、実施例１に示した半導体装置の製造方法を用いて自
己整合的に単結晶層を形成することにより、デバイスの
素子分離に適用した場合である。図１０（ａ）において
参照符号４１はｐ形シリコン基板を示し、このシリコン
基板４１上にＳｉＯ₂、Ｓｉ₃Ｎ₄等の素子分離用の絶縁
膜４２を形成し、周知のホトエッチングにより開口部４
３を形成する。

【００３５】次に、図１０（ｂ）に示すように、開口部
４３にエピタキシャル成長を行い単結晶領域４４を形成
する。ここでエピタキシャル成長条件は、例えば、エピ
タキシャル成長の原料ガスとしてＳｉ₂Ｈ₆を２ＳＣＣＭ
と共にｐ形の不純物を含むドーピングガスをエッチング
ガスを含まずに流し、成長温度を７５０℃、成長圧力を
５Ｐａとすることにより、開口部４３の端から約１．５
μｍ（すなわち、多結晶粒堆積開始距離Ｌ≒１．５μ
ｍ）離れたところから絶縁膜４２上にシリコンの多結晶
粒４５が堆積する一方、絶縁膜の開口部４３にはｐ形の
単結晶シリコン層４４が成長する。

【００３６】更に、図１０（ｃ）に示すように、ホト工
程により単結晶シリコン層４４を覆うように多結晶粒堆
積開始距離Ｌ内にレジスト４６を残して単結晶領域４４
を保護した後、絶縁膜４２上に堆積したシリコンの多結
晶粒４５をエッチング除去する。

【００３７】次いで、図１０（ｄ）に示すように、表面
を酸化して薄い酸化膜４７により次のイオン打込みによ
るダメージを受けないように単結晶シリコン層４４の島
を覆った後、図中に矢印で示すように絶縁膜４８をマス
クに一方の単結晶シリコンの島にｎ形となる不純物をイ
オン打込みによって導入する。最後に、図１０（ｅ）に
示すように、絶縁膜４８及び酸化膜４７を除去すること
により、ｐ形領域の単結晶シリコンの島４９と、ｎ形領
域の単結晶シリコンの島５０の導電性の異なる領域が形
成される。

【００３８】このように、本実施例によれば、従来のＬ
ＯＣＯＳ（Local Oxidation of Silicon）酸化による場
合に比べて、いわゆるバーズビークが発生しない素子分
離が行えるので、導電性の異なる単結晶領域を隔てる素
子分離を縮小することができ、この単結晶領域の島にト
ランジスタを形成することにより、回路の高集積化を行
うことができる。更に、素子分離絶縁膜とデバイス領域
である単結晶領域との間に従来のＬＯＣＯＳ酸化膜によ
る素子分離のような応力が発生しないため、単結晶領域
に形成したデバイスの特性劣化を防ぐことができる。

【００３９】なお、基板４１としてｎ形のシリコ基板を
用い、ｐ形エピタキシャル層４４の代わりにｎ形エピタ
キシャル層を形成し、ｐ形イオン打込みによって異なる
導電形の単結晶領域４９，５０を形成しても良いし、エ
ピタキシャル成長の際に原料ガスとしてシリコン系とゲ
ルマン系のガスを流してシリコン・ゲルマニウムの単結
晶層４４を形成しても良い。また、イオン打込みのマス
クとして絶縁膜４８の代わりにレジストを用いることが
できるのは勿論である。

【００４０】＜実施例５＞図１１は、本発明に係る半導
体装置の製造方法の別の実施例を示す断面図である。本
実施例は、実施例１に示した半導体装置の製造方法を用
いて絶縁膜の開口部に自己整合的に単結晶層を形成する
ことにより、ＭＯＳトランジスタのソース・ドレインの
低抵抗化を図った場合である。図１１（ａ）において参
照符号６１はｐ形の単結晶シリコン基板を示し、このシ
リコン基板６１上に開口部６３以外の領域に周知のＬＯ
ＣＯＳ法により素子分離絶縁膜６２を形成し、ゲート酸
化膜６４、ゲート多結晶シリコン６５、絶縁膜のゲート
キャップ層６６、ゲート側壁絶縁膜６７を形成する。

【００４１】次に、図１１（ｂ）に示すように、ソース
・ドレインをイオン打込みにより形成する前に、単結晶
シリコン基板６１が露出している部分だけにエピタキシ
ャル成長を用いて単結晶シリコン層６８を形成する。こ
の時、エピタキシャル成長条件は、例えば、エピタキシ
ャル成長の原料ガスとしてＳｉ₂Ｈ₆を２ＳＣＣＭ、エッ
チングガスを含まずに流し、成長温度を７５０℃、成長
圧力を５Ｐａとすると、素子分離絶縁膜６２の端からの
多結晶粒堆積開始距離Ｌが約１．５μｍの位置から絶縁
膜６２上にシリコンの多結晶粒６９が堆積する一方、露
出している単結晶シリコン基板６１上には単結晶シリコ
ン層６８が成長する。

【００４２】更に、図１１（ｃ）に示すように、ホト工
程により単結晶シリコン層６８を覆うように多結晶粒堆
積開始距離Ｌ内にレジスト７０を残して単結晶領域６８
を保護した後、素子分離絶縁膜６２上に堆積したシリコ
ンの多結晶粒６９をエッチング除去する。

【００４３】最後に、図１１（ｄ）に示すように、ｎ形
のソース７１とｎ形のドレイン７２を例えばイオン打込
みにより形成した後、チタンやタングステンなどの高融
点金属７３を単結晶シリコン層６８上に選択成長させ、
単結晶シリコン層６８と反応させることにより金属シリ
サイド層７４を形成する。これにより、ソース７１とド
レイン７２の接触抵抗が低減する。

【００４４】このように、本実施例によれば、低抵抗化
を行うための単結晶シリコン層６８をソース・ドレイン
の上だけに形成できるため、シリサイド反応によるソー
ス・ドレイン領域となる単結晶シリコン層６１の減少を
防ぐことができる。このため、ソース・ドレイン領域の
縮小が可能となり、容量を低減することができる。更
に、ファセットの無い単結晶シリコン層６８が形成でき
るため、ソース・ドレインを形成する際、均一に不純物
導入を行うことができ、デバイスの容量、高性能化に有
効である。尚、ｐ形シリコン基板６１の代わりにｎ形シ
リコン基板とし、ｎ形ソース・ドレインの代わりにｐ形
ソース・ドレインとしてｐチャネルＭＯＳトランジスタ
を形成した場合にも適用できるのは勿論である。

【００４５】＜実施例６＞図１２は、本発明に係る半導
体装置の製造方法のまた別の実施例を示す断面図であ
る。本実施例は、実施例１に示した半導体装置の製造方
法を用いて自己整合的に絶縁膜の開口部に単結晶層を形
成することにより、エピタキシャルチャネル（以下、エ
ピチャネルと称する。）ＭＯＳトランジスタを作製する
場合に適用したものである。図１２（ａ）において参照
符号８１はｐ形シリコン基板を示し、このシリコン基板
８１上に周知のＬＯＣＯＳ法により素子分離絶縁膜８２
を形成した後、開口部８３にエピタキシャル成長を用い
てチャネル層となる単結晶層８４を形成する。この時、
エピタキシャル成長の条件は、例えば、原料ガスとして
Ｓｉ₂Ｈ₆を２ＳＣＣＭエッチングガスを含まずに流し、
成長温度を７５０℃、成長圧力を５Ｐａとすると、開口
部８３の端からの多結晶粒堆積開始距離Ｌが約１．５μ
ｍの位置から素子分離絶縁膜８２上にシリコンの多結晶
粒８５が堆積する一方、開口部８３の露出している単結
晶シリコン基板８１上にはチャネル層となる単結晶シリ
コン層８４がエピタキシャル成長する。

【００４６】次に、図１２（ｂ）に示すように、ホト工
程により単結晶シリコン層８４を覆うように多結晶粒堆
積開始距離Ｌ内にレジスト８６を残して単結晶領域８４
を保護した後、素子分離絶縁膜８２上に堆積したシリコ
ンの多結晶粒８５をエッチング除去する。

【００４７】更に、図１２（ｃ）に示すように、レジス
ト８６を除去した後、ゲート酸化膜８７、ゲート多結晶
シリコン８８、ゲートキャップ層８９、ゲート側壁絶縁
膜９０を形成し、その後、イオン打込みによりｎ形のソ
ース領域９１、ｎ形のドレイン領域９２を形成する。

【００４８】このように、本実施例によれば、素子分離
絶縁膜８２上にシリコンの多結晶粒８５を残さずに開口
部８３のみに単結晶シリコン層８４を形成することがで
きるため、ＭＯＳトランジスタの容量を低減することが
できる。更に、チャネル層としてエピタキシャル成長層
８４を用いることにより、チャネル層の濃度の制御を容
易に行うことができるため、ＭＯＳトランジスタの高性
能化が可能となる。尚、本実施例で述べた各導電形をそ
れぞれ逆の導電形にすれば、ｐチャネルのＭＯＳトラン
ジスタにも適用できることは勿論であり、エピタキシャ
ル成長時に原料ガスとしてシリコン系とゲルマン系のガ
スを供給すれば、単結晶シリコン・ゲルマニウムのエピ
チャネルを形成できることは言うまでもない。

【００４９】＜実施例７＞図１３は、本発明に係る半導
体装置の更に別の実施例を示す断面図である。本実施例
は、ダミーの開口部を用いて自己整合的に単結晶層を形
成することにより、バイポーラトランジスタを作製する
場合である。尚、説明の便宜上、実施例３の図９で示し
た構成部分と同一の構成部分については同一の参照符号
を付して、その詳細な説明は省略する。すなわち、本実
施例では、実施例３の図９に示した開口部２７に隣接し
て、多結晶粒堆積開始距離Ｌよりも短い間隔でダミーの
開口部３４が設けられている点が相違し、これに伴い図
９（ｃ）に対応する工程である図１３（ｃ）の工程が相
違する。

【００５０】このように開口部２７が多結晶粒堆積開始
距離Ｌよりも短い幅の絶縁膜２６で囲まれた状態となる
ようにダミーの開口部３４を設け、エピタキシャル成長
条件を多結晶堆積開始距離Ｌが絶縁膜２６の幅よりも大
きくなるようにして単結晶層２８を形成することによ
り、実施例３の場合と異なり絶縁膜２６上には多結晶粒
３０が生じない。例えば、開口部２７とダミーの開口部
３４の間隔を１．０μｍとし、原料ガスとしてＳｉ₂Ｈ₆
を２ＳＣＣＭ、ＧｅＨ₄を０．５ＳＣＣＭ、ドーピング
のために６０ｐｐｍＨ₂希釈のＢ₂Ｈ₆を５０ＳＣＣＭ、
エッチングガスを含まずに流し、成長温度を７５０℃、
成長圧力を５Ｐａという条件でエピタキシャル成長を行
うと、図８に示したようにＬは約１．５μｍとなること
から、絶縁膜２上にはシリコン・ゲルマニウムの多結晶
粒は堆積せず、開口部２７とダミーの開口部３４にはベ
ース層となるＧｅの組成比２０％、キャリア濃度２×１
０¹⁸／ｃｍ³のｐ形単結晶Ｓｉ_0.8Ｇｅ_0.2層２８が成長
する。この時、開口部２７，３４には、同時にベース引
出し多結晶シリコン層２５上に多結晶シリコン・ゲルマ
ニウム層２９が成長するため、真性ベースとなる単結晶
Ｓｉ_0.8Ｇｅ_0.2層２８とベース引出し多結晶シリコン層
２５が、図１３（ｂ）に示すように、実施例３と同様に
多結晶シリコン・ゲルマニウム層２９を介して接続す
る。しかしながら、実施例３と異なり多結晶粒は絶縁膜
上には堆積しないので、実施例３における図９（ｃ）の
ホトエッチング工程が不要となる。その代わりに、ダミ
ーの開口部３４を不活性にするために、ＳｉＯ₂等の絶
縁膜３５を例えばＣＶＤ法により堆積した後、ホトエッ
チング加工によりダミーの開口部３４だけを覆うように
絶縁膜３５を残してから、次の工程に移る。図１３
（ｄ）及び図１３（ｅ）の工程は、図９（ｄ）及び図９
（ｅ）とそれぞれ同じである。尚、参照符号３６は、つ
なぎベース２９とエミッタ３３を分離する側壁絶縁膜３
２を形成する際に同時にダミーの開口部３４に形成され
た側壁絶縁膜である。

【００５１】このように、本実施例によれば、不要な多
結晶粒を除去するためのマスクの位置合わせ精度を考慮
せずに開口部のみにファセットの無い単結晶層を形成で
きるため、簡便なプロセスでトランジスタの容量を低減
することができる。さらに真性ベース２８にファセット
が発生しないため、真性ベース２８とつなぎベース２９
の間の抵抗が低減できる。なお、エピタキシャルベース
層成長時に、原料ガスとしてシリコン系のガスを流し、
単結晶シリコン層をエピタキシャルベースとして用いて
も良い。

【００５２】＜実施例８＞図１４は、本発明に係る半導
体装置の更にまた別の実施例を示す断面図である。本実
施例は、ダミーの開口部を用いて自己整合的に単結晶層
を形成することにより、デバイスの素子分離を行う場合
である。尚、説明の便宜上、実施例４の図１０で示した
構成部分と同一の構成部分については同一の参照符号を
付して、その詳細な説明は省略する。すなわち、本実施
例では、実施例４の図１０に示した開口部４３，４３に
隣接して、多結晶粒堆積開始距離Ｌよりも短い間隔でダ
ミーの開口部５１，５１が設けられている点が相違し、
これに伴い図１０（ｃ）に対応する工程である図１４
（ｃ）の工程が相違する。

【００５３】このように開口部４３が多結晶粒堆積開始
距離Ｌよりも短い幅の絶縁膜４２で囲まれた状態となる
ようにダミーの開口部５１を設け、エピタキシャル成長
条件を多結晶粒堆積開始距離Ｌが絶縁膜４２の幅よりも
大きくなるようにして単結晶層４４，５２を形成するこ
とにより、実施例４の場合と異なり絶縁膜４２上には多
結晶粒４５が生じない。例えば、開口部４３とダミーの
開口部５１の間隔を１．０μｍとし、エピタキシャル成
長の原料ガスとしてＳｉ₂Ｈ₆を２ＳＣＣＭと共にｐ形を
示す不純物を含むドーピングガスをエッチングガスを含
まずに流し、成長温度を７５０℃、成長圧力を５Ｐａと
することにより、図８に示したように多結晶粒の非堆積
領域の長さＬは約１．５μｍとなることから、絶縁膜４
２上にはシリコンの多結晶粒は堆積せず、開口部４３と
ダミーの開口部５１にはｐ形単結晶シリコン層４４，５
２が成長する。

【００５４】実施例４と異なり多結晶粒４５が絶縁膜４
２上には堆積しないので、実施例４における図１０
（ｃ）のホトエッチング工程が不要となる。その代わり
に、ダミーの開口部５２を覆うためにＳｉＯ₂等の絶縁
膜５３を例えばＣＶＤ法により堆積した後、ホトエッチ
ング加工によりダミーの開口部５２だけを覆うように絶
縁膜５３を残してから、次の工程に移る。なお、図１４
（ｄ）及び図１４（ｅ）の工程は、図１０（ｄ）及び図
１０（ｅ）とそれぞれ同じである。

【００５５】図１４（ｄ）に示すように不純物導入のマ
スクである絶縁膜４８を絶縁膜５３と同様にして単結晶
シリコン領域４４の一方のみに形成し、ｎ形となる不純
物をイオン打込みを用いて導入することにより、図１４
（ｅ）に示すように導電性の異なるｐ形領域４９、ｎ形
領域５０が形成される。

【００５６】このように、本実施例によれば、不要な多
結晶粒を除去するためのマスクの位置合わせ精度を考慮
せずに開口部のみにファセットの無い単結晶層を形成で
きるため、簡便なプロセスで導電性の異なる単結晶領域
を隔てる素子分離を行うことができ、従来のＬＯＣＯＳ
法による素子分離のように所謂バーズビークの発生によ
る余分な素子分離領域がないので、その分縮小すること
ができる。従って、これら単結晶領域にトランジスタを
形成することにより、回路の高集積化を図ることができ
る。さらに、素子分離絶縁膜とデバイス領域である単結
晶領域の間に、ＬＯＣＯＳ法による場合のような応力が
発生しないため、単結晶領域に形成したデバイスの特性
劣化を防ぐことができる。

【００５７】なお、基板４１としてｎ形のシリコン基板
を用い、ｐ形エピタキシャル層４４の代わりにｎ形エピ
タキシャル層を形成し、ｐ形イオン打込みによって異な
る導電形の単結晶領域４９，５０を形成しても良いし、
エピタキシャル成長の際に原料ガスとしてシリコン系と
ゲルマン系のガスを流してシリコン・ゲルマニウムの単
結晶層４４を形成しても良い。また、イオン打込みのマ
スクとして絶縁膜４８の代わりにレジストを用いること
ができるのは勿論である。

【００５８】＜実施例９＞図１５は、本発明に係る半導
体装置の製造方法のまた別の実施例を示す断面図であ
る。本実施例は、ダミーの開口部を用いて自己整合的に
単結晶層を形成することにより、ＭＯＳトランジスタの
ソース・ドレインの低抵抗化を図った場合である。尚、
説明の便宜上、実施例５の図１１で示した構成部分と同
一の構成部分については同一の参照符号を付して、その
詳細な説明は省略する。すなわち、本実施例では、実施
例５の図１１に示した開口部６３に隣接して、多結晶粒
堆積開始距離Ｌよりも短い間隔でダミーの開口部７５が
設けられている点が相違し、これに伴い図１１（ｃ）に
対応する工程である図１５（ｃ）の工程が相違する。

【００５９】このように開口部６３が多結晶粒堆積開始
距離Ｌよりも短い幅の素子分離用絶縁膜６２で囲まれた
状態となるようにダミーの開口部７５を設け、エピタキ
シャル成長条件を多結晶粒堆積開始距離Ｌが絶縁膜６２
の幅よりも大きくなるようにして単結晶層６８を形成す
ることにより、図１５（ｂ）に示すように実施例５の場
合と異なり絶縁膜６２上には多結晶粒６９が生じない。
例えば、開口部６３とダミーの開口部７５の間隔を１．
０μｍとし、エピタキシャル成長の原料ガスとしてＳｉ
₂Ｈ₆を２ＳＣＣＭエッチングガスを含まずに流し、成長
温度を７５０℃、成長圧力を５Ｐａとすることにより、
図８に示したように多結晶粒の非堆積領域の長さＬは約
１．５μｍとなることから、素子分離絶縁膜６２上には
シリコンの多結晶粒は堆積せず、開口部６３とダミーの
開口部７５には単結晶シリコン層６８が成長する。

【００６０】実施例５と異なり多結晶粒６９が絶縁膜６
２上には堆積しないので、実施例５における図１１
（ｃ）のホトエッチング工程が不要となる。その代わり
に、ダミーの開口部７５を覆うためにＳｉＯ₂等の絶縁
膜７６を例えばＣＶＤ法により堆積した後、ホトエッチ
ング加工によりダミーの開口部７５だけを覆うように絶
縁膜７６を残してから、次の工程に移る。尚、図１５
（ｄ）の工程は図１１（ｄ）に示した工程と同じであ
る。ｎ形のソース７１とｎ形のドレイン７２を例えばイ
オン打込みにより形成した後、チタンやタングステンな
どの高融点金属７３を単結晶シリコン層６８上に選択成
長させ、単結晶シリコン層６８と反応させることにより
金属シリサイド層７４を形成する。これにより、ソース
７１とドレイン７２の接触抵抗が低減する。

【００６１】このように、本実施例によれば、不要な多
結晶粒を除去するためのマスクの位置合わせ精度を考慮
せずに開口部のみにファセットの無い単結晶層を形成で
きるため、簡便なプロセスで低抵抗化を行うための単結
晶シリコン層をソース・ドレインの上のみに形成できる
ため、シリサイド反応によるソース・ドレイン領域とな
る単結晶シリコン層６１の減少を防ぐことができる。こ
のため、ソース・ドレイン領域の縮小が可能となり、容
量を低減することができる。更に、ファセットの無い単
結晶シリコン層６８が形成できるため、ソース・ドレイ
ンを形成する際、均一に不純物導入を行うことができ、
デバイスの容量、高性能化に有効である。尚、ｐ形シリ
コン基板６１の代わりにｎ形シリコン基板とし、ｎ形ソ
ース・ドレインの代わりにｐ形ソース・ドレインとして
ｐチャネルＭＯＳトランジスタを形成した場合にも適用
できるのは勿論である。

【００６２】＜実施例１０＞図１６は、本発明に係る半
導体装置の製造方法の更に別の実施例を示す断面図であ
る。本実施例は、ダミーの開口部を用いて自己整合的に
単結晶層を形成することにより、エピチャネルＭＯＳト
ランジスタを作製した場合である。尚、説明の便宜上、
実施例６の図１２に示した構成部分と同一の構成部分に
ついては同一の参照符号を付して、その詳細な説明は省
略する。すなわち、本実施例では、実施例６の図１２に
示した開口部８３に隣接して多結晶粒堆積開始距離Ｌよ
りも短い間隔でダミーの開口部９３が設けられている点
が相違し、これに伴い図１２（ｂ）に対応する工程であ
る図１６（ｂ）の工程が相違する。

【００６３】このように開口部８３が多結晶粒堆積開始
距離Ｌよりも短い幅の素子分離絶縁膜８２で囲まれた状
態となるようにダミーの開口部９３を設け、エピタキシ
ャル成長条件を多結晶粒堆積開始距離Ｌが絶縁膜８２の
幅よりも大きくなるようにして単結晶層８４を形成する
ことにより、図１６（ｂ）に示すように、実施例６の場
合と異なり絶縁膜８２上には多結晶粒８５が生じない。
例えば、開口部８３とダミーの開口部９３の間隔を１．
０μｍとし、エピタキシャル成長の原料ガスとしてＳｉ
₂Ｈ₆を２ＳＣＣＭエッチングガスを含まずに流し、成長
温度を７５０℃、成長圧力を５Ｐａとすることにより、
図８に示したように、Ｌは約１．５μｍとなることか
ら、絶縁膜８２上には多結晶粒は堆積せず、開口部８３
とダミーの開口部９３だけに単結晶シリコン層８４が成
長する。

【００６４】実施例６と異なり多結晶粒８５が絶縁膜８
２上に堆積しないので、実施例６における図１１（ｂ）
のホトエッチング工程が不要となる。その代わりに、ダ
ミーの開口部９６を覆うためにＳｉＯ₂等の絶縁膜９５
を例えばＣＶＤ法により堆積した後、ホトエッチング加
工によりダミーの開口部９３だけを覆うように絶縁膜９
５を残してから、次の工程に移る。図１６（ｃ）の工程
は図１２（ｃ）に示した工程と同じであるので、説明を
省略する。

【００６５】このように、本実施例によれば、不要な多
結晶粒を除去するためのマスクの位置合わせ精度を考慮
せずに開口部のみにファセットの無い単結晶層を形成で
きるため、簡便なプロセスでＭＯＳトランジスタの容量
を低減することができる。更に、チャネル層にエピタキ
シャル成長層を用いることにより、チャネル層の濃度の
制御を容易に行うことができるため、ＭＯＳトランジス
タの高性能化が可能となる。尚、本実施例で述べた各導
電形をそれぞれ逆の導電形にすれば、ｐチャネルのＭＯ
Ｓトランジスタにも適用できることは勿論であり、エピ
タキシャル成長時に原料ガスとしてシリコン系とゲルマ
ン系のガスを供給すれば、単結晶シリコン・ゲルマニウ
ムのエピチャネルを形成できることは言うまでもない。

【００６６】以上、本発明の好適な実施例について説明
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論である。

【００６７】

【発明の効果】前述した実施例から明らかなように、本
発明によれば、選択性を出すためのエッチングガスを流
さずにエピタキシャル成長を行うため、製造装置の腐食
を防ぐことができ、安全に作業を行える。さらに、純度
の低いエッチングガスを流す選択エピタキシャル成長と
較べて、エピタキシャル層内に混入する汚染物が低減で
きる。また、自己整合的に絶縁膜の開口部だけに単結晶
層を形成できるため、寄生容量の少ない半導体装置を形
成することができる。更に、エッチングガスを流してエ
ピタキシャル成長を行ったときよりも選択性が小さくな
るため、単結晶と絶縁膜との境界でファセットを発生さ
せずに単結晶層を形成できるので、素子特性の劣化を防
ぐことができる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の製造方法の第１の実
施例を示す主要工程の要部断面図である。

【図２】本発明に係る半導体装置の製造方法の第２の実
施例を示す主要工程の要部断面図である。

【図３】従来例による絶縁膜の開口部への単結晶層形成
方法を示す主要工程の要部断面図である。

【図４】別の従来例による絶縁膜の開口部への単結晶層
形成方法を示す主要工程の要部断面図である。

【図５】図１に示した実施例のエピタキシャル成長後の
絶縁膜上の多結晶粒の堆積状況を模式的に示す斜視図で
ある。

【図６】図１に示した実施例のエピタキシャル成長中の
絶縁膜上でのシリコン分子もしくはゲルマン分子の動き
を模式的に示した斜視図である。

【図７】本発明に係る半導体装置の製造方法における絶
縁膜上での多結晶粒の非堆積領域の長さＬの成長温度依
存性を示す特性線図である。

【図８】本発明に係る半導体装置の製造方法における絶
縁膜上での多結晶粒の非堆積領域の長さＬの成長圧力依
存性を示す特性線図である。

【図９】本発明に係る半導体装置の製造方法の第３の実
施例を示す主要工程の要部断面図である。

【図１０】本発明に係る半導体装置の製造方法の第４の
実施例を示す主要工程の要部断面図である。

【図１１】本発明に係る半導体装置の製造方法の第５の
実施例を示す主要工程の要部断面図である。

【図１２】本発明に係る半導体装置の製造方法の第６の
実施例を示す主要工程の要部断面図である。

【図１３】本発明に係る半導体装置の製造方法の第７の
実施例を示す主要工程の要部断面図である。

【図１４】本発明に係る半導体装置の製造方法の第８の
実施例を示す主要工程の要部断面図である。

【図１５】本発明に係る半導体装置の製造方法の第９の
実施例を示す主要工程の要部断面図である。

【図１６】本発明に係る半導体装置の製造方法の第１０
の実施例を示す主要工程の要部断面図である。

【符号の説明】

１…シリコン基板、２，４７，４８…絶縁膜、３，２７，４３，６３，８３…絶縁膜の開口部、４，６８…エピタキシャル成長層（単結晶層）、５，３０，４５，６９，８５…多結晶粒、６…多結晶粒の非堆積領域（多結晶粒堆積開始距離）、７，３１，４６，７０，８６…レジスト、８…ダミーの絶縁膜の開口部、９，３５，５３，７６，９５…絶縁膜、…絶縁膜、１０…多結晶層、１１…ファセット、１２…シリコン分子（原子）、２１，４１，６１，８１…ｐ形シリコン基板、２２…ｎ形埋込層、２３…ｎ形低濃度コレクタ層、２４…コレクタ・ベース分離絶縁膜、２５…ベース引き出し多結晶層、２６…第１のエミッタ・ベース分離絶縁膜、２８…ｎ形エピタキシャルベース層、２９…つなぎベース、３２…第２のエミッタ・ベース分離絶縁膜、３３…ｎ形エミッタ多結晶シリコン、３４，５１，７５，９３…ダミーの絶縁膜の開口部、３６…側壁絶縁膜、４２，６２，８２…素子分離絶縁膜、４４，４９…ｎ形単結晶領域、５０…ｐ形単結晶領域、５２，９４…単結晶層、６４，８７…ゲート酸化膜、６５，８８…ゲート多結晶シリコン、６６，８９…ゲートキャップ層、６７，９０…ゲート側壁絶縁膜、７１，９１…ｎ形ソース領域、７２，９２…ｎ形ドレイン領域、７３…金属層、７４…金属シリサイド層、８４…エピタキシャルチャネル層。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所 // Ｈ０１Ｌ 21/3065 (72)発明者大植栄司東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者鷲尾勝由東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】単結晶基板上に絶縁膜を形成する工程と、絶縁膜に開口部を形成する工程と、エッチングガスを含まない原料ガスを供給して開口部に
単結晶層をエピタキシャル成長により形成する工程と、開口部の単結晶層及び開口部周辺の多結晶粒堆積開始距
離内の絶縁膜を覆うようにマスク合わせを用いてレジス
トを形成する工程と、前記レジストをマスクにエピタキシャル成長時に絶縁膜
上に形成された多結晶粒をエッチング除去する工程と、を少なくとも有することを特徴とする半導体装置の製造
方法。
【請求項２】単結晶基板上に絶縁膜を形成する工程と、絶縁膜に開口部および該開口部周辺の多結晶粒堆積開始
距離を越えない位置にダミーの開口部を形成する工程
と、エッチングガスを含まない原料ガスを供給して開口部及
びダミーの開口部に単結晶層をエピタキシャル成長によ
り形成する工程と、を少なくとも有することを特徴とする半導体装置の製造
方法。
【請求項３】エピタキシャル成長後に、前記ダミーの開
口部を絶縁膜で覆う工程を更に有する請求項２記載の半
導体装置の製造方法。
【請求項４】前記単結晶基板がシリコン基板であり、か
つ、前記原料ガスがシリコン系、シリコン系とゲルマン
系、ゲルマン系のいずれか１つである請求項１〜３のい
ずれか１項に記載の半導体装置の製造方法。
【請求項５】前記エピタキシャル成長工程のエピタキシ
ャル成長温度が５００〜８５０℃の範囲である請求項１
〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】前記エピタキシャル成長工程のエピタキシ
ャル成長圧力が１００Ｐａを越えない圧力である請求項
１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】前記多結晶粒堆積開始距離が少なくとも
０．２μｍである請求項１又は請求項２記載の半導体装
置の製造方法。