JPH0590285A - ヘテロ接合バイポーラトランジスタおよびその製法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製法Info
- Publication number
- JPH0590285A JPH0590285A JP3251918A JP25191891A JPH0590285A JP H0590285 A JPH0590285 A JP H0590285A JP 3251918 A JP3251918 A JP 3251918A JP 25191891 A JP25191891 A JP 25191891A JP H0590285 A JPH0590285 A JP H0590285A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- insulating film
- film
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
- H10D10/861—Vertical heterojunction BJTs having an emitter region comprising one or more non-monocrystalline elements of Group IV, e.g. amorphous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 バイポーラトランジスタをヘテロ接合で形成
し、一層の高増幅率で動作速度を高め、高周波にも対応
できるようにし、しかも容易に製造できるヘテロ接合バ
イポーラトランジスタを提供する。 【構成】 半導体基板上に３ｃ- ＳｉＣ層、Ｓｉ層およ
び３ｃ- ＳｉＣ層を順次形成し、Ｓｉ層をベース領域、
二つの３ｃ- ＳｉＣ層をそれぞれエミッタ領域とコレク
タ領域として形成したヘテロ接合バイポーラトランジス
タ。
し、一層の高増幅率で動作速度を高め、高周波にも対応
できるようにし、しかも容易に製造できるヘテロ接合バ
イポーラトランジスタを提供する。 【構成】 半導体基板上に３ｃ- ＳｉＣ層、Ｓｉ層およ
び３ｃ- ＳｉＣ層を順次形成し、Ｓｉ層をベース領域、
二つの３ｃ- ＳｉＣ層をそれぞれエミッタ領域とコレク
タ領域として形成したヘテロ接合バイポーラトランジス
タ。
Description
【０００１】
【産業上の利用分野】本発明は高速動作をするヘテロ接
合バイポーラトランジスタ（以下、ＨＢＴという）に関
する。さらに詳しくはワイドバンドギャップＨＢＴに関
する。
合バイポーラトランジスタ（以下、ＨＢＴという）に関
する。さらに詳しくはワイドバンドギャップＨＢＴに関
する。
【０００２】
【従来の技術】従来のホモ接合トランジスタで高速化を
図るためにはベース領域を薄く形成しなければならない
が、ベース領域を薄くするとパンチスルーが起り好まし
くない。そのためベース領域の濃度を濃くしてそれを防
止しようとすると利得が低下し、高利得高速化のトラン
ジスタに限界がある。
図るためにはベース領域を薄く形成しなければならない
が、ベース領域を薄くするとパンチスルーが起り好まし
くない。そのためベース領域の濃度を濃くしてそれを防
止しようとすると利得が低下し、高利得高速化のトラン
ジスタに限界がある。
【０００３】そのためＳｉ（シリコン、ケイ素）バイポ
ーラトランジスタの高速化をめざしてＳｉ- ＨＢＴの研
究が盛んに行われている。従来検討されているＳｉ- Ｈ
ＢＴにはエミッタにＳｉよりバンドギャップの広い材料
（たとえば、炭化ケイ素など）を用いたワイドギャップ
エミッタ型と、ベース領域にＳｉよりバンドギャップの
狭い材料（たとえば、ＳｉＧｅ混晶）を用いたナローギ
ャップベース型とがある。
ーラトランジスタの高速化をめざしてＳｉ- ＨＢＴの研
究が盛んに行われている。従来検討されているＳｉ- Ｈ
ＢＴにはエミッタにＳｉよりバンドギャップの広い材料
（たとえば、炭化ケイ素など）を用いたワイドギャップ
エミッタ型と、ベース領域にＳｉよりバンドギャップの
狭い材料（たとえば、ＳｉＧｅ混晶）を用いたナローギ
ャップベース型とがある。
【０００４】従来のワイドバンドギャップＨＢＴはコレ
クタ領域とベース領域にＳｉ半導体結晶を使用し、エミ
ッタ領域にＳｉよりもバンドギャップの広い３ｃ- Ｓｉ
Ｃ（３ｃ- 炭化ケイ素、またはβ- ＳｉＣ）を使用し、
エミッタ注入効率を上げ、ベース抵抗を下げることによ
り、高速、高電力用素子とすることが開示されている
（特開昭62-216364 号公報参照）。
クタ領域とベース領域にＳｉ半導体結晶を使用し、エミ
ッタ領域にＳｉよりもバンドギャップの広い３ｃ- Ｓｉ
Ｃ（３ｃ- 炭化ケイ素、またはβ- ＳｉＣ）を使用し、
エミッタ注入効率を上げ、ベース抵抗を下げることによ
り、高速、高電力用素子とすることが開示されている
（特開昭62-216364 号公報参照）。
【０００５】
【発明が解決しようとする課題】しかし、従来のワイド
バンドギャップＨＢＴでは、コレクタ領域にベース領域
と同じ半導体材料のＳｉを使用しており、ベースからコ
レクタに正孔が注入されるが、コレクタ領域が比較的厚
いため、多量の正孔が蓄積されてダイオード動作が遅く
なるという問題がある。
バンドギャップＨＢＴでは、コレクタ領域にベース領域
と同じ半導体材料のＳｉを使用しており、ベースからコ
レクタに正孔が注入されるが、コレクタ領域が比較的厚
いため、多量の正孔が蓄積されてダイオード動作が遅く
なるという問題がある。
【０００６】一方、「ＳｉＧｅベースＨＢＴにおけるベ
ース- コレクタヘテロ接合効果の予測」（宇賀神、雨宮
著、電子情報通信学会誌、ＳＤＭ88-142、1988年、25〜
30頁）に開示されているように、ベース領域にバンドギ
ャップの狭いＳｉＧｅを使用したＨＢＴは、ベース領域
とコレクタ領域のヘテロ接合によるバンドギャップの差
によりコレクタ領域（ｎ型）への正孔の注入が阻止され
るので、ベース領域（ｐ型）中の電子蓄積量が動作速度
を決定し、ベース領域の幅は10nm位に狭くでき、ここに
蓄積される電子は少なく、高速動作を実現できるが、ヘ
テロ接合の形成時にＭＢＥなどの装置を使用しなければ
ならず、生産性、コストなどの点で問題がある。
ース- コレクタヘテロ接合効果の予測」（宇賀神、雨宮
著、電子情報通信学会誌、ＳＤＭ88-142、1988年、25〜
30頁）に開示されているように、ベース領域にバンドギ
ャップの狭いＳｉＧｅを使用したＨＢＴは、ベース領域
とコレクタ領域のヘテロ接合によるバンドギャップの差
によりコレクタ領域（ｎ型）への正孔の注入が阻止され
るので、ベース領域（ｐ型）中の電子蓄積量が動作速度
を決定し、ベース領域の幅は10nm位に狭くでき、ここに
蓄積される電子は少なく、高速動作を実現できるが、ヘ
テロ接合の形成時にＭＢＥなどの装置を使用しなければ
ならず、生産性、コストなどの点で問題がある。
【０００７】本発明はこのような点に鑑みなされたもの
で、製造容易で高速動作のヘテロ接合のバイポーラトラ
ンジスタを提供することを目的とする。
で、製造容易で高速動作のヘテロ接合のバイポーラトラ
ンジスタを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によるＨＢＴは、
第１の導電型半導体基板上に第１の導電型３ｃ- 炭化ケ
イ素層と第２の導電型ケイ素層と第１の導電型３ｃ- 炭
化ケイ素層とが順次形成され、前記二つの第１の導電型
３ｃ- 炭化ケイ素層がコレクタ領域とエミッタ領域に、
前記第２の導電型ケイ素層がベース領域とされてなるよ
うに構成したものである。
第１の導電型半導体基板上に第１の導電型３ｃ- 炭化ケ
イ素層と第２の導電型ケイ素層と第１の導電型３ｃ- 炭
化ケイ素層とが順次形成され、前記二つの第１の導電型
３ｃ- 炭化ケイ素層がコレクタ領域とエミッタ領域に、
前記第２の導電型ケイ素層がベース領域とされてなるよ
うに構成したものである。
【０００９】さらに、本発明による製法においては、半
導体基板上に第１の絶縁膜を形成してコレクタ領域形成
場所に目抜き孔を形成する工程と、該目抜き孔の部分に
３ｃ- 炭化ケイ素単結晶層を形成する工程と、該炭化ケ
イ素単結晶層上に第２の絶縁膜を形成する工程と、前記
半導体基板上にポリシリコン膜および第３の絶縁膜を形
成し前記目抜き孔部分を腐蝕除去する工程と、該腐蝕除
去された場所の前記第２の絶縁膜を除去して前記３ｃ-
炭化ケイ素単結晶層上にケイ素層および３ｃ-炭化ケイ
素層を形成する工程とを含むことを特徴とするものであ
る。
導体基板上に第１の絶縁膜を形成してコレクタ領域形成
場所に目抜き孔を形成する工程と、該目抜き孔の部分に
３ｃ- 炭化ケイ素単結晶層を形成する工程と、該炭化ケ
イ素単結晶層上に第２の絶縁膜を形成する工程と、前記
半導体基板上にポリシリコン膜および第３の絶縁膜を形
成し前記目抜き孔部分を腐蝕除去する工程と、該腐蝕除
去された場所の前記第２の絶縁膜を除去して前記３ｃ-
炭化ケイ素単結晶層上にケイ素層および３ｃ-炭化ケイ
素層を形成する工程とを含むことを特徴とするものであ
る。
【００１０】
【作用】本発明によれば、ベース領域とするＳｉ層より
バンドギャップの広い３ｃ- ＳｉＣ層をエミッタ領域の
みならず、コレクタ領域にも形成しワイドバンドギャッ
プＨＢＴとしたため、ベースからコレクタに正孔が注入
されることがなく、接合容量も小さくなり、高利得で、
高速に動作する。
バンドギャップの広い３ｃ- ＳｉＣ層をエミッタ領域の
みならず、コレクタ領域にも形成しワイドバンドギャッ
プＨＢＴとしたため、ベースからコレクタに正孔が注入
されることがなく、接合容量も小さくなり、高利得で、
高速に動作する。
【００１１】また、本発明の方法によれば、ベース領域
とオーミックコンタクトをとるポリＳｉ膜の形成の前
に、コレクタ領域とする３ｃ- ＳｉＣ単結晶層の上に第
２の絶縁膜を形成しているため、ベース領域、エミッタ
領域を形成する場所の前記ポリＳｉ膜を腐蝕除去すると
きの保護膜となり、３ｃ- ＳｉＣ層のエッチングダメー
ジを軽減させることができ、結晶構造のよい半導体の接
合になる。
とオーミックコンタクトをとるポリＳｉ膜の形成の前
に、コレクタ領域とする３ｃ- ＳｉＣ単結晶層の上に第
２の絶縁膜を形成しているため、ベース領域、エミッタ
領域を形成する場所の前記ポリＳｉ膜を腐蝕除去すると
きの保護膜となり、３ｃ- ＳｉＣ層のエッチングダメー
ジを軽減させることができ、結晶構造のよい半導体の接
合になる。
【００１２】
【実施例】つぎに、図面を参照しながら本発明について
説明する。図１は本発明の一実施例であるＨＢＴの断面
構造を示す図である。
説明する。図１は本発明の一実施例であるＨＢＴの断面
構造を示す図である。
【００１３】図１において、１はたとえばｎ型Ｓｉの半
導体基板、２は半導体基板１と同一導電型のｎ型３ｃ-
ＳｉＣ層で、トランジスタのコレクタ領域を形成する。
３はｐ型のＳｉ層でトランジスタのベース領域を形成す
る。４はｎ型の３ｃ- ＳｉＣ膜でトランジスタのエミッ
タ領域を形成する。５は第１の絶縁膜で、６はｐ+ のポ
リＳｉ膜でベース領域３とオーミックコンタクトをと
り、ベース電極８とベース領域３の接続の役割をする。
７はｐ+ のポリＳｉ膜６の表面を覆いポリＳｉ膜を絶縁
保護する第３の絶縁膜で、一部目抜いてＡｌ膜を蒸着な
どにより付着してベース電極８を形成する。９はエミッ
タ領域４上に形成したｎ+ 型ポリＳｉ膜で、エミッタ領
域４とオーミックコンタクトをとるための層で、その上
にＡｌによるエミッタ電極10が形成される。また11は半
導体基板１の裏面に形成されたＡｌ膜でコレクタ電極を
形成する。
導体基板、２は半導体基板１と同一導電型のｎ型３ｃ-
ＳｉＣ層で、トランジスタのコレクタ領域を形成する。
３はｐ型のＳｉ層でトランジスタのベース領域を形成す
る。４はｎ型の３ｃ- ＳｉＣ膜でトランジスタのエミッ
タ領域を形成する。５は第１の絶縁膜で、６はｐ+ のポ
リＳｉ膜でベース領域３とオーミックコンタクトをと
り、ベース電極８とベース領域３の接続の役割をする。
７はｐ+ のポリＳｉ膜６の表面を覆いポリＳｉ膜を絶縁
保護する第３の絶縁膜で、一部目抜いてＡｌ膜を蒸着な
どにより付着してベース電極８を形成する。９はエミッ
タ領域４上に形成したｎ+ 型ポリＳｉ膜で、エミッタ領
域４とオーミックコンタクトをとるための層で、その上
にＡｌによるエミッタ電極10が形成される。また11は半
導体基板１の裏面に形成されたＡｌ膜でコレクタ電極を
形成する。
【００１４】この構造でコレクタ領域２、ベース領域
３、およびエミッタ領域４により通常の縦型トランジス
タを構成している。この構成で従来と異なっているの
は、ベース領域３はＳｉ半導体結晶層で形成し、コレク
タ領域２およびエミッタ領域４を３ｃ- ＳｉＣ半導体層
で形成していることである。すなわち、Ｓｉ半導体結晶
層をベース領域に使用してその両側に３ｃ- ＳｉＣ層を
形成した両ヘテロ接合のトランジスタとしたことであ
る。
３、およびエミッタ領域４により通常の縦型トランジス
タを構成している。この構成で従来と異なっているの
は、ベース領域３はＳｉ半導体結晶層で形成し、コレク
タ領域２およびエミッタ領域４を３ｃ- ＳｉＣ半導体層
で形成していることである。すなわち、Ｓｉ半導体結晶
層をベース領域に使用してその両側に３ｃ- ＳｉＣ層を
形成した両ヘテロ接合のトランジスタとしたことであ
る。
【００１５】３ｃ- ＳｉＣ層は前述のごとく、Ｓｉより
もバンドギャップが広い。従って、ベースエミッタ間
は、従来のワイドバンドギャップＨＢＴで説明したよう
にベースからエミッタへのキャリアの注入を防止でき、
ベースのドーピング濃度を高くしてベース抵抗を低くで
きるため、トランジスタの増幅率と動作速度を増大させ
ることができ、また高周波動作にも対応することができ
る。本発明ではさらに、コレクタ領域もバンドギャップ
の広い３ｃ- ＳｉＣ層で形成してヘテロ接合としたた
め、ベース領域３からコレクタ領域２への正孔の注入が
阻止され、ベース領域とコレクタ領域間の接合容量は大
きくならず、ベース領域３中の電子蓄積だけが動作速度
を決定する。この構成のトランジスタではバンドギャッ
プの異なる材料でヘテロ接合を形成しているため、パン
チスルーも生じなく、ベース領域の幅を狭く（約10nm）
できるので、ベース領域に蓄積される電子も少なく、ダ
イオードのさらなる高速動作を実現できる。
もバンドギャップが広い。従って、ベースエミッタ間
は、従来のワイドバンドギャップＨＢＴで説明したよう
にベースからエミッタへのキャリアの注入を防止でき、
ベースのドーピング濃度を高くしてベース抵抗を低くで
きるため、トランジスタの増幅率と動作速度を増大させ
ることができ、また高周波動作にも対応することができ
る。本発明ではさらに、コレクタ領域もバンドギャップ
の広い３ｃ- ＳｉＣ層で形成してヘテロ接合としたた
め、ベース領域３からコレクタ領域２への正孔の注入が
阻止され、ベース領域とコレクタ領域間の接合容量は大
きくならず、ベース領域３中の電子蓄積だけが動作速度
を決定する。この構成のトランジスタではバンドギャッ
プの異なる材料でヘテロ接合を形成しているため、パン
チスルーも生じなく、ベース領域の幅を狭く（約10nm）
できるので、ベース領域に蓄積される電子も少なく、ダ
イオードのさらなる高速動作を実現できる。
【００１６】なお前述の実施例では、ｎ型半導体基板に
ｎｐｎトランジスタを形成する例で説明したが、導電型
を逆にしてｐｎｐトランジスタとしたばあいでも同様で
あることは言う迄もない。
ｎｐｎトランジスタを形成する例で説明したが、導電型
を逆にしてｐｎｐトランジスタとしたばあいでも同様で
あることは言う迄もない。
【００１７】つぎに本発明の一実施例であるＨＢＴの製
法の一例について説明する。図２〜７はその各製造工程
を示す図である。
法の一例について説明する。図２〜７はその各製造工程
を示す図である。
【００１８】まず図２に示すように、半導体基板１に第
１の絶縁膜５を形成し、コレクタ領域形成場所に目抜き
孔12を形成する。具体例として、ｎ型(111) Ｓｉ基板１
を900 ℃20分間の熱処理をして1000オングストロームの
酸化ケイ素膜である絶縁膜５を形成した。そののち、ホ
トマスクを形成してコレクタ領域を形成する場所にＨＦ
でエッチングし、目抜き孔12を形成した。
１の絶縁膜５を形成し、コレクタ領域形成場所に目抜き
孔12を形成する。具体例として、ｎ型(111) Ｓｉ基板１
を900 ℃20分間の熱処理をして1000オングストロームの
酸化ケイ素膜である絶縁膜５を形成した。そののち、ホ
トマスクを形成してコレクタ領域を形成する場所にＨＦ
でエッチングし、目抜き孔12を形成した。
【００１９】つぎに図３に示すように、目抜き孔12の部
分に３ｃ- ＳｉＣ単結晶層２を選択成長させる。この成
長条件の具体例としては、ＲＦ ＣＶＤ法で行ない、Ｒ
Ｆ周波数を13.56 ＭＨｚ、原料ガスとしてＳｉ2 Ｈ6 を
0.5sccm 、Ｃ2 Ｈ2 を0.5sccm 、キャリアガスとしてＨ
2 を３slmにＨＣｌを15sccm加えて、1300℃、10分間の
処理を行い、ｎ型の３ｃ- ＳｉＣ層２を900 オングスト
ローム形成した。
分に３ｃ- ＳｉＣ単結晶層２を選択成長させる。この成
長条件の具体例としては、ＲＦ ＣＶＤ法で行ない、Ｒ
Ｆ周波数を13.56 ＭＨｚ、原料ガスとしてＳｉ2 Ｈ6 を
0.5sccm 、Ｃ2 Ｈ2 を0.5sccm 、キャリアガスとしてＨ
2 を３slmにＨＣｌを15sccm加えて、1300℃、10分間の
処理を行い、ｎ型の３ｃ- ＳｉＣ層２を900 オングスト
ローム形成した。
【００２０】つぎに図４に示すように、３ｃ- ＳｉＣ単
結晶層２および第１の絶縁膜５の上に、さらに第２の絶
縁膜13を形成する。具体例としては、900 ℃、30分間の
熱処理を行なって、酸化膜を300 オングストローム形成
する。この第２の絶縁膜13を形成するのは、のちに３ｃ
- ＳｉＣ単結晶膜上のポリＳｉ膜６を腐蝕する際のエッ
チングダメージを軽減させるためである。
結晶層２および第１の絶縁膜５の上に、さらに第２の絶
縁膜13を形成する。具体例としては、900 ℃、30分間の
熱処理を行なって、酸化膜を300 オングストローム形成
する。この第２の絶縁膜13を形成するのは、のちに３ｃ
- ＳｉＣ単結晶膜上のポリＳｉ膜６を腐蝕する際のエッ
チングダメージを軽減させるためである。
【００２１】つぎに図５に示すように、ポリＳｉ膜６を
形成し、さらにその上に第３の絶縁膜７を形成し、コレ
クタ領域上の第３の絶縁膜７、ポリＳｉ膜６を腐蝕除去
し、開口部14を形成する。具体例としては、ＳｉＨ4 を
１sccmと不純物ガスとしてＢ2 Ｈ6 を0.05sccm導入し、
ＣＶＤ法により、700 ℃、５分間の処理でｐ+ 型のポリ
Ｓｉ膜６を300 オングストローム堆積させた。そののち
さらに、ＴＥＯＳ（テトラ・エチル・オルト・シリゲー
ト）を200sccm 、酸素を200sccm 導入してＣＶＤ法によ
り400 ℃、30秒間の処理をすることにより2000オングス
トロームの酸化ケイ素膜を堆積させた。さらにそのの
ち、目抜き孔12と同じマスクを用いてポリＳｉ膜６およ
び第３の絶縁膜７をＲＩＥ法により腐蝕除去した。
形成し、さらにその上に第３の絶縁膜７を形成し、コレ
クタ領域上の第３の絶縁膜７、ポリＳｉ膜６を腐蝕除去
し、開口部14を形成する。具体例としては、ＳｉＨ4 を
１sccmと不純物ガスとしてＢ2 Ｈ6 を0.05sccm導入し、
ＣＶＤ法により、700 ℃、５分間の処理でｐ+ 型のポリ
Ｓｉ膜６を300 オングストローム堆積させた。そののち
さらに、ＴＥＯＳ（テトラ・エチル・オルト・シリゲー
ト）を200sccm 、酸素を200sccm 導入してＣＶＤ法によ
り400 ℃、30秒間の処理をすることにより2000オングス
トロームの酸化ケイ素膜を堆積させた。さらにそのの
ち、目抜き孔12と同じマスクを用いてポリＳｉ膜６およ
び第３の絶縁膜７をＲＩＥ法により腐蝕除去した。
【００２２】つぎに図６に示すように、開口部14により
露出した第２の絶縁膜13を除去し３ｃ- ＳｉＣ単結晶層
２上にＳｉ単結晶層３および３ｃ- ＳｉＣ層４を成長さ
せる。このエミッタ領域となる３ｃ- ＳｉＣ層４は多結
晶またはアモルファスでもよい。この成長条件の具体例
としては、まず、３ｃ- ＳｉＣ単結晶層２上の酸化膜で
ある第２の絶縁膜13をＨＦでエッチング除去して清浄に
したのち、ＳｉＨ4 を１sccm、Ｂ2 Ｈ6 を0.15sccm導入
してＣＶＤ法により1100℃で10分間の処理をし、ｐ型の
Ｓｉ単結晶層３を500 オングストローム堆積した。つい
で、原料ガスとしてＳｉ2 Ｈ6 を0.5 sccm、Ｃ2 Ｈ2 を
0.5sccm 不純物ガスとして、ＰＨ3 を0.08sccm、キャリ
アガスとしてＨ2 を３slm にＨＣｌガスを15sccm加えて
ＲＦ ＣＶＤ法（ＲＦは13.56 ＭＨｚ）により800 ℃、
２分間の処理をしてｎ型３ｃ- ＳｉＣ層を300 オングス
トローム堆積させた。さらに引き続き、ＳｉＨ4 を１sc
cm、ＰＨ3 を0.5sccm 、導入して700 ℃、20分間の処理
をすることによりｎ型のポリＳｉ膜９を2000オングスト
ローム形成した。
露出した第２の絶縁膜13を除去し３ｃ- ＳｉＣ単結晶層
２上にＳｉ単結晶層３および３ｃ- ＳｉＣ層４を成長さ
せる。このエミッタ領域となる３ｃ- ＳｉＣ層４は多結
晶またはアモルファスでもよい。この成長条件の具体例
としては、まず、３ｃ- ＳｉＣ単結晶層２上の酸化膜で
ある第２の絶縁膜13をＨＦでエッチング除去して清浄に
したのち、ＳｉＨ4 を１sccm、Ｂ2 Ｈ6 を0.15sccm導入
してＣＶＤ法により1100℃で10分間の処理をし、ｐ型の
Ｓｉ単結晶層３を500 オングストローム堆積した。つい
で、原料ガスとしてＳｉ2 Ｈ6 を0.5 sccm、Ｃ2 Ｈ2 を
0.5sccm 不純物ガスとして、ＰＨ3 を0.08sccm、キャリ
アガスとしてＨ2 を３slm にＨＣｌガスを15sccm加えて
ＲＦ ＣＶＤ法（ＲＦは13.56 ＭＨｚ）により800 ℃、
２分間の処理をしてｎ型３ｃ- ＳｉＣ層を300 オングス
トローム堆積させた。さらに引き続き、ＳｉＨ4 を１sc
cm、ＰＨ3 を0.5sccm 、導入して700 ℃、20分間の処理
をすることによりｎ型のポリＳｉ膜９を2000オングスト
ローム形成した。
【００２３】このＳｉ層３、３ｃ- ＳｉＣ層４、ポリＳ
ｉ膜９の形成は同一炉で導入ガスおよび温度条件を変え
るだけで、順次形成できるため、界面が汚れることな
く、信頼性のよい層、膜を形成できる。
ｉ膜９の形成は同一炉で導入ガスおよび温度条件を変え
るだけで、順次形成できるため、界面が汚れることな
く、信頼性のよい層、膜を形成できる。
【００２４】そののち、金属膜により各電極を形成して
ＨＢＴを形成する。具体例としては、図７に示すよう
に、ベース領域２に接続されたｐ型ポリＳｉ膜６に電極
を形成するために、所定の場所にＲＩＥ法によりコンタ
クトホール15を形成する。つづいてスパッタ法により全
面にＡｌＳｉ（１％）を5000オングストローム堆積さ
せ、ベース電極８、エミッタ電極10、およびその配線の
部分だけ残して他の部分をエッチング除去し、裏面にも
コレクタ電極を形成することにより完了する。
ＨＢＴを形成する。具体例としては、図７に示すよう
に、ベース領域２に接続されたｐ型ポリＳｉ膜６に電極
を形成するために、所定の場所にＲＩＥ法によりコンタ
クトホール15を形成する。つづいてスパッタ法により全
面にＡｌＳｉ（１％）を5000オングストローム堆積さ
せ、ベース電極８、エミッタ電極10、およびその配線の
部分だけ残して他の部分をエッチング除去し、裏面にも
コレクタ電極を形成することにより完了する。
【００２５】以上説明した具体例は一例として挙げたも
ので、他の方法または他の条件でも同様に形成すること
ができる。
ので、他の方法または他の条件でも同様に形成すること
ができる。
【００２６】
【発明の効果】以上説明したように、本発明によればヘ
テロ接合のバイポーランジスタで、エネルギーバンドギ
ャップの大きい３ｃ- ＳｉＣ層をエミッタ領域とソース
領域に使用しているため、ベースからコレクタに正孔が
注入されることがなく、ベース領域を薄く形成でき、蓄
積電気量を小さくでき、高速動作で、増幅率の大きいＨ
ＢＴをうることができ、高周波帯域にも対応できる。
テロ接合のバイポーランジスタで、エネルギーバンドギ
ャップの大きい３ｃ- ＳｉＣ層をエミッタ領域とソース
領域に使用しているため、ベースからコレクタに正孔が
注入されることがなく、ベース領域を薄く形成でき、蓄
積電気量を小さくでき、高速動作で、増幅率の大きいＨ
ＢＴをうることができ、高周波帯域にも対応できる。
【００２７】また、本発明の方法によれば、３ｃ- Ｓｉ
Ｃの選択成長に同一のセルフアライメント構造をとるこ
とができ、各接合容量の低減が可能となり、一層高速化
を達成できる。さらに本発明の方法によれば、コレクタ
領域の３ｃ- ＳｉＣ層を形成後、絶縁膜で保護してその
後の処理を行い、再度ベース領域形成時にダメージの少
ないエッチングで除去しているため、半導体結晶層が損
傷をうけることなく、高品質のトランジスタを形成でき
る。
Ｃの選択成長に同一のセルフアライメント構造をとるこ
とができ、各接合容量の低減が可能となり、一層高速化
を達成できる。さらに本発明の方法によれば、コレクタ
領域の３ｃ- ＳｉＣ層を形成後、絶縁膜で保護してその
後の処理を行い、再度ベース領域形成時にダメージの少
ないエッチングで除去しているため、半導体結晶層が損
傷をうけることなく、高品質のトランジスタを形成でき
る。
【００２８】さらに、本発明の構造によれば、トランジ
スタの電流は縦方向のみに流れ、横方向は流れないため
一次元構造に近くなり、逆方向特性が良好となるため、
Ｉ２ Ｌ回路などの逆方向トランジスタ動作を利用した
デバイスに有効である。
スタの電流は縦方向のみに流れ、横方向は流れないため
一次元構造に近くなり、逆方向特性が良好となるため、
Ｉ２ Ｌ回路などの逆方向トランジスタ動作を利用した
デバイスに有効である。
【図１】本発明の一実施例であるＨＢＴの断面構造図で
ある。
ある。
【図２】本発明の一実施例であるＨＢＴの製造工程の一
つを示す図である。
つを示す図である。
【図３】本発明の一実施例であるＨＢＴの製造工程の一
つを示す図である。
つを示す図である。
【図４】本発明の一実施例であるＨＢＴの製造工程の一
つを示す図である。
つを示す図である。
【図５】本発明の一実施例であるＨＢＴの製造工程の一
つを示す図である。
つを示す図である。
【図６】本発明の一実施例であるＨＢＴの製造工程の一
つを示す図である。
つを示す図である。
【図７】本発明の一実施例であるＨＢＴの製造工程の一
つを示す図である。
つを示す図である。
【図８】従来のＨＢＴの断面構造図である。
１ 半導体基板 ２ ３ｃ− ＳｉＣ層（コレクタ領域） ３ Ｓｉ層（ベース領域） ４ ３ｃ- ＳｉＣ層（エミッタ領域） ５ 第１の絶縁膜 ６ ポリＳｉ膜 12 目抜き孔 13 第２の絶縁膜
Claims (2)
- 【請求項１】 第１の導電型半導体基板上に第１の導電
型３ｃ- 炭化ケイ素層と第２の導電型ケイ素層と第１の
導電型３ｃ- 炭化ケイ素層とが順次形成され、前記二つ
の第１の導電型３ｃ- 炭化ケイ素層がコレクタ領域とエ
ミッタ領域に、前記第２の導電型ケイ素層がベース領域
とされてなるヘテロ接合バイポーラトランジスタ。 - 【請求項２】 半導体基板上に第１の絶縁膜を形成して
コレクタ領域形成場所に目抜き孔を形成する工程と、該
目抜き孔の部分に３ｃ- 炭化ケイ素単結晶層を形成する
工程と、該炭化ケイ素単結晶層上に第２の絶縁膜を形成
する工程と、前記半導体基板上にポリシリコン膜および
第３の絶縁膜を形成し前記目抜き孔部分を腐蝕除去する
工程と、該腐蝕除去された場所の前記第２の絶縁膜を除
去して前記３ｃ- 炭化ケイ素単結晶層上にケイ素層およ
び３ｃ- 炭化ケイ素層を形成する工程とを含むことを特
徴とするヘテロ接合バイポーラトランジスタの製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25191891A JP3150376B2 (ja) | 1991-09-30 | 1991-09-30 | ヘテロ接合バイポーラトランジスタの製法 |
| US07/901,630 US5247192A (en) | 1991-09-30 | 1992-06-19 | Heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25191891A JP3150376B2 (ja) | 1991-09-30 | 1991-09-30 | ヘテロ接合バイポーラトランジスタの製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590285A true JPH0590285A (ja) | 1993-04-09 |
| JP3150376B2 JP3150376B2 (ja) | 2001-03-26 |
Family
ID=17229905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25191891A Expired - Fee Related JP3150376B2 (ja) | 1991-09-30 | 1991-09-30 | ヘテロ接合バイポーラトランジスタの製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5247192A (ja) |
| JP (1) | JP3150376B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019341B2 (en) | 1996-12-09 | 2006-03-28 | Ihp Gmbh - Innovations For High Performance Microelectronics/Instut Fur Innovative Mikroelektronik | Silicon germanium hetero bipolar transistor having a germanium concentration profile in the base layer |
| JP2011211037A (ja) * | 2010-03-30 | 2011-10-20 | Oki Electric Industry Co Ltd | 半導体装置及びその製造方法 |
| CN112687758A (zh) * | 2020-12-29 | 2021-04-20 | 电子科技大学 | 一种碳化硅-硅异质结结构的光电探测器及其制备方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175216A (ja) * | 1991-12-24 | 1993-07-13 | Rohm Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製法 |
| CA2092215A1 (en) * | 1992-03-24 | 1993-09-25 | Shinichi Shikata | Semiconductor device |
| US6344663B1 (en) | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| JPH0793315B2 (ja) * | 1992-11-27 | 1995-10-09 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5539217A (en) * | 1993-08-09 | 1996-07-23 | Cree Research, Inc. | Silicon carbide thyristor |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| US5736787A (en) * | 1996-07-11 | 1998-04-07 | Larimer; William R. | Transistor package structured to provide heat dissipation enabling use of silicon carbide transistors and other high power semiconductor devices |
| US6368930B1 (en) * | 1998-10-02 | 2002-04-09 | Ziptronix | Self aligned symmetric process and device |
| US6870204B2 (en) * | 2001-11-21 | 2005-03-22 | Astralux, Inc. | Heterojunction bipolar transistor containing at least one silicon carbide layer |
| US7651919B2 (en) * | 2005-11-04 | 2010-01-26 | Atmel Corporation | Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization |
| US7439558B2 (en) | 2005-11-04 | 2008-10-21 | Atmel Corporation | Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement |
| US7300849B2 (en) * | 2005-11-04 | 2007-11-27 | Atmel Corporation | Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement |
| US20070102729A1 (en) * | 2005-11-04 | 2007-05-10 | Enicks Darwin G | Method and system for providing a heterojunction bipolar transistor having SiGe extensions |
| US9559235B2 (en) | 2010-12-17 | 2017-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
| GB2555451A (en) * | 2016-10-28 | 2018-05-02 | Univ Warwick | Coated wafer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5946103B2 (ja) * | 1980-03-10 | 1984-11-10 | 日本電信電話株式会社 | トランジスタ |
| JPH0770540B2 (ja) * | 1986-03-18 | 1995-07-31 | 富士通株式会社 | ヘテロ接合バイポ−ラトランジスタ |
-
1991
- 1991-09-30 JP JP25191891A patent/JP3150376B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-19 US US07/901,630 patent/US5247192A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019341B2 (en) | 1996-12-09 | 2006-03-28 | Ihp Gmbh - Innovations For High Performance Microelectronics/Instut Fur Innovative Mikroelektronik | Silicon germanium hetero bipolar transistor having a germanium concentration profile in the base layer |
| JP2011211037A (ja) * | 2010-03-30 | 2011-10-20 | Oki Electric Industry Co Ltd | 半導体装置及びその製造方法 |
| CN112687758A (zh) * | 2020-12-29 | 2021-04-20 | 电子科技大学 | 一种碳化硅-硅异质结结构的光电探测器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5247192A (en) | 1993-09-21 |
| JP3150376B2 (ja) | 2001-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3150376B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| US5378901A (en) | Heterojunction bipolar transistor and method for producing the same | |
| JP3603747B2 (ja) | ＳｉＧｅ膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタ | |
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JP3130545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20030107051A1 (en) | Super self -aligned heterojunction biplar transistor and its manufacturing method | |
| KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JP3209443B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3233690B2 (ja) | バイポーラトランジスタの製法 | |
| JP2613031B2 (ja) | バイポーラトランジスターの製造方法 | |
| JP3219796B2 (ja) | バイポーラ型半導体装置の製造方法 | |
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| KR100319738B1 (ko) | 동일한오믹금속을전극으로갖는이종접합쌍극자트랜지스터제조방법 | |
| US7268376B2 (en) | Bipolar transistor for increasing signal transfer efficiency and method of manufacturing the same | |
| JP2530169B2 (ja) | 半導体装置の製造方法 | |
| JPH05152336A (ja) | Ｓｏｉｍｏｓｆｅｔ及びその製造方法 | |
| JPH0529332A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH06209077A (ja) | 半導体装置及びその製造方法 | |
| JPH0516175B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |