JPH08204042A

JPH08204042A - 半導体装置の製造方法

Info

Publication number: JPH08204042A
Application number: JP7009833A
Authority: JP
Inventors: Naoya Matsumoto; 直哉松本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-01-25
Filing date: 1995-01-25
Publication date: 1996-08-09
Anticipated expiration: 2013-07-02
Also published as: JP2770762B2

Abstract

(57)【要約】【目的】バイポーラトランジスタのエミッタ拡散層と外
部ベース拡散層とを自己整合的に形成するために開口部
にシリコン酸化膜を形成する際に、基板の他の箇所に形
成してある拡散層に不所望な広がりを発生させず、かつ
真性ベース拡散層の深さのバラツキを抑制した半導体装
置の製造方法を提供する。【構成】半導体基板のＮ型コレクタ拡散層１２となる領
域１２上にＰ型外部ベース拡散層２３を形成する拡散源
となるＰ型の半導体膜１３および第１の絶縁膜１６を積
層形成し、第１の絶縁膜１６および半導体膜１３を選択
的に除去して第１の領域１２を選択的に露出する開口部
１８を形成し、液相成長により、開口部内に液相成長シ
リコン酸化膜２０を形成し、側壁絶縁膜２２Ｗを形成し
て、液相成長シリコン酸化膜２０および側壁絶縁膜２２
Ｗにより外部ベース拡散層２３に対して自己整合的にエ
ミッタ拡散層２４を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に外部ベース拡散層に対してエミッタ拡散層を
自己整合的に形成するバイポーラトランジスタを絶縁ゲ
ート電界効果トランジスタ（以下、ＭＯＳトランジス
タ、と称す）等の他の素子とともに同一半導体基板上に
設ける半導体装置の製造方法に関する。

【０００２】

【従来の技術】図６を参照して従来技術のバイポーラト
ランジスタを説明する。

【０００３】まず図６（Ａ）において、シリコン基体の
上のＮ型埋込層２上にコレクタ拡散層となるＮ型エピタ
キシャル層１２が形成され、この上にＰ型ポリシリコン
膜１３、ＣＶＤシリコン酸化膜１６およびシリコン窒化
膜２９が積層され、フォトレジストパターン（図示省
略）をマスクとしてシリコン窒化膜２９、ＣＶＤシリコ
ン酸化膜１６およびＰ型ポリシリコン膜１３を選択的に
エッチングしてＮ型エピタキシャル層１２の上面を選択
的に露出させる。

【０００４】そしてフォトレジストパターンを除去した
後、酸化性雰囲気で熱酸化を行うことにより露出するＮ
型エピタキシャル層１２の上面およびＰ型ポリシリコン
膜１３の側面に熱酸化シリコン膜３０を形成する。この
際に、Ｐ型ポリシリコン膜１３を拡散源としてＰ型外部
ベース拡散層２３が形成される。

【０００５】次に図６（Ｂ）において、熱酸化シリコン
膜３０を通してのボロンイオン注入および活性化熱処理
によりＰ型真性ベース拡散層２１が形成する。そしてＣ
ＶＤシリコン酸化膜を被着し異方性エッチングにより、
このＣＶＤシリコン酸化膜による側壁絶縁膜２２Ｗを形
成しかつ熱酸化シリコン膜３０の中央部を除去し、エミ
ッタ電極となるＮ型ポリシリコン膜２５を形成し、熱処
理によりＮ型ポリシリコン膜２５を拡散源としてＮ型エ
ミッタ拡散層２４をＰ型真性ベース拡散層２１内に形成
する。

【０００６】このような構造によれば、Ｎ型エミッタ拡
散層２４とＰ型外部ベース拡散層２３との距離が、熱酸
化シリコン膜３０および側壁絶縁膜２２Ｗから構成され
る側壁体により自己整合的に決定される。このためにＰ
型真性ベース拡散層２１の面積が小さくなり、これによ
りベース・コレクタ寄生容量が小さくまたベース抵抗も
小さい高性能のバイポーラトランジスタが得られる。

【０００７】

【発明が解決しようとする課題】上記従来技術において
Ｐ型真性ベース拡散層２１を形成するためのボロンのイ
オン注入は熱酸化シリコン膜３０を通して行なわれるか
ら、薄いＰ型真性ベース拡散層２１が形成でき、しかも
注入によるシリコン結晶へのダメージを緩和することが
できる。

【０００８】しかしながら、この熱酸化シリコン膜３０
を形成するためには９００〜９５０℃程度の高温スチ−
ム酸化が必要である。したがって、基板の他の領域に微
細な拡散層がすでに形成されている場合、この熱酸化工
程により拡散層が不所望の横広がり拡散を起こしその形
状がくずれたり短絡が発生する問題がある。例えば、図
６の構造のバイポーラトランジスタ（Ｂｉ）を有するＢ
ｉＭＯＳ，ＢｉＣＭＯＳにおいては、ＭＯＳトランジス
タのソースおよびドレイン拡散層がすでに形成されてか
ら上記熱酸化シリコン膜３０を形成するために、その高
温熱処理中にソースおよびドレイン拡散層が不所望の横
広がりを起し、特にゲート長が０．４μｍ以下の場合は
ソース拡散層とドレイン拡散層とが短絡するという事故
も発生する。

【０００９】また酸化性雰囲気の高温熱処理であるスチ
ーム酸化の際に、ＭＯＳトランジスタのゲート構造やソ
ース、ドレイン拡散層をシリコン酸化膜だけで被覆して
おくと、シリコン酸化膜は酸化種のバリヤとならないた
めにＭＯＳトランジスタの特性変動（しきい値電圧Ｖ_T
の変動や拡散層リーク電流の発生）が発生する。このよ
うな特性変動を防止するために全体を耐酸化膜であるシ
リコン窒化膜２９で被覆することが不可欠であり、この
ためにこのシリコン窒化膜２９を形成する工程が増加す
るという問題もあった。

【００１０】さらにバイポーラトランジスタの遮断周波
数ｆ_Tを高くするためには、熱酸化シリコン膜３０を通
して、高エネルギーでリンをイオン注入して２点鎖線で
示すＮ型高濃度コレクタ拡散層２７を形成しなければな
らないが、この際にリンがシリコン窒化膜２９，シリコ
ン酸化膜１６，Ｐ型ポリシリコン膜１３を貫通してその
下の基板箇所にも導入されてバイポーラトランジスタ特
性に悪影響を与えてしまう。この悪影響を回避するため
には開口部３１を形成した際のフォトレジストパターン
を再度マスクとして用いてリンのイオン注入を行う必要
があるが、図６の従来技術では熱酸化シリコン膜３０の
形成の熱酸化処理ためにフォトレジストパターンをすで
に除去してあるからこのフォトレジストパターンをリン
イオン注入のマスクとして用いることはできない。した
がって図６の従来技術では２点鎖線で示すＮ型領域２７
を形成して遮断周波数ｆ_Tを向上させることは不可能と
なる。一方、図６でフォトレジストパターンを除去して
熱酸化シリコン膜３０を形成する前に、フォトレジスト
パターンをマスクにして高エネルギーでイオン注入した
場合は、エピタキシャル層１２の表面に何の絶縁膜も形
成していない露出した状態でのイオン注入であるから、
エピタキシャル層の結晶がダメージを受けて特性劣化と
なり歩留が低下してしまう。

【００１１】ここでこれらの問題解決のために、熱酸化
シリコン膜３０の代わりにＣＶＤ法によるシリコン酸化
膜を用いることが考えられる。しかしこのＣＶＤシリコ
ン酸化膜の場合は、開口部底部の酸化膜厚が開口部幅に
よって異なるため、その膜を通してのイオン注入による
真性ベース拡散層の深さがバラツキ、これによりバイポ
ーラトランジスタのＨｆｅ等の特性がバラツクという不
都合を生じる。すなわちイオン注入で真性ベース拡散層
を形成する際には、シリコン基板の上面、すなわち酸化
膜との界面に注入ピーク濃度がくるように注入エネルギ
ーを設定するので、開口部膜厚がバラツクとピーク濃度
が酸化膜中に位置したり、あるいは逆にシリコン基板中
に位置したりして真性ベース拡散層の接合深さが一定の
値とならない。

【００１２】具体的には開口部の外側の平坦上面上のＣ
ＶＤ酸化膜の膜厚が一定でも、開口部のアスペクト比
（開口部深さ／開口部幅）が大きくなると、開口部底部
のＣＶＤ酸化膜の膜厚が薄くなる。このように開口部の
アスペクト比により開口部底部のＣＶＤ酸化膜の膜厚が
異なるから、例えば、エミッタサイズが異なるトランジ
スタを同一基板に形成する場合にはエミッタを形成する
開口部のアスペクト比がそれぞれ異なり、これにより開
口部内のＣＶＤシリコン酸化膜の膜厚が異なり、このた
めにトランジスタの真性ベース拡散層の接合深さを所定
の一定の値にすることが不可能となる。

【００１３】またＣＶＤシリコン酸化膜は開口部の側面
上の、側壁体の一部を構成する垂直部分でもその膜厚が
バラツクから、外部ベース拡散層とエミッタ拡散層との
距離を所定の値にすることが困難となる。

【００１４】したがって本発明の目的は、バイポーラト
ランジスタのエミッタ拡散層と外部ベース拡散層とを自
己整合的に形成するために開口部にシリコン酸化膜を形
成する際に、基板の他の箇所にすでに形成してある拡散
層、例えばＭＯＳトランジスタのソース、ドレイン拡散
層に不所望な横方向広がり拡散を生じさせず、かつ真性
ベース拡散層の深さのバラツキやエミッタ位置のバラツ
キを抑制した半導体装置の製造方法を提供することであ
る。

【００１５】本発明の他の目的は、上記シリコン酸化膜
を形成する際に、全体を保護するシリコン窒化膜等の耐
酸化膜の形成を省略しても基板の他の箇所に形成してあ
るＭＯＳトランジスタ等の素子の特性変動が発生しない
半導体装置の製造方法を提供することである。

【００１６】本発明の別の目的は、バイポーラトランジ
スタの遮断周波数特性向上のための高濃度コレクタ拡散
層の形成を可能とした上記シリコン酸化膜形成方法を有
する半導体装置の製造方法を提供することである。

【００１７】

【課題を解決するための手段】本発明の特徴は、半導体
基板のコレクタ拡散層となる第一導電型の第１の領域上
に外部ベース拡散層形成の拡散源となる第二導電型の第
１の半導体膜および第１の絶縁膜を積層形成する工程
と、前記第１の絶縁膜上にフォトレジストパターンを形
成する工程と、前記フォトレジストパターンをマスクに
して前記第１の絶縁膜および前記第１の半導体膜を選択
的に除去して前記第１の領域を選択的に露出する開口部
を形成する工程と、前記フォトレジストパターンをマス
クにして液相成長により、前記開口部の底面に露出した
前記第１の領域上に水平部分を有し前記開口部の側面に
露出した前記第１の半導体膜および第１の絶縁膜上に垂
直部分を有する液相成長シリコン酸化膜を形成する工程
と、前記液相成長シリコン酸化膜の前記水平部分を通し
て第二導電型の不純物を真性ベース拡散層形成領域にイ
オン注入する工程と、前記開口部内の前記液晶成長シリ
コン酸化膜上から前記第１の絶縁膜上にかけて第２の絶
縁膜を形成する工程と、異方性エッチングを行なって前
記液相成長シリコン酸化膜の垂直部分上および水平部分
の周辺箇所上に側壁絶縁膜として前記第２の絶縁膜を残
余せしめる工程と、前記液相成長シリコン酸化膜の垂直
部分および前記第２の絶縁膜の側壁絶縁膜により前記第
１の半導体膜より所定の距離離間した前記真性ベース拡
散層形成領域の中央箇所に第二導電型の不純物を導入し
てエミッタ拡散層を形成する工程とを有する半導体装置
の製造方法にある。ここで、前記第二導電型のイオン注
入後に不活性ガス雰囲気中で熱処理を行なって注入イオ
ンを活性化させて真性ベース拡散層を形成すると同時
に、第１の半導体膜から第二導電型の不純物を拡散させ
て外部ベース拡散層を形成することができ、また露出し
た前記真性ベース拡散層形成領域の中央箇所に第一導電
型の第２の半導体膜を被着し、好ましくはランプ加熱に
より前記第２の半導体膜から第一導電型の不純物を拡散
させて前記エミッタ拡散層を形成することができる。

【００１８】さらに半導体基板の第２の領域上にＭＯＳ
トランジスタのゲート構造を形成し、該ゲート構造下の
チャネル領域の両側にソースおよびドレイン拡散層を形
成し、全体を絶縁層で被覆し、半導体基板の前記第１の
領域上の該絶縁層を選択的に除去することにより露出し
た前記第１の領域上に前記第１の半導体膜および前記第
１の絶縁膜を積層形成してＢｉＭＯＳを製造することが
できる。

【００１９】また前記フォトレジストパターンをマスク
にして前記液相成長シリコン酸化膜の前記水平部分を通
して高エネルギ−で第一導電型の不純物を前記第１の領
域の深い箇所に位置する高濃度コレクタ拡散層形成領域
にイオン注入し、活性化熱処理により高濃度コレクタ領
域を形成することもできる。

【００２０】

【作用】上記製造方法によれば、バイポーラトランジス
タのエミッタ拡散層と外部ベース拡散層とを自己整合的
に形成するための側壁体の一部となる開口部のシリコン
酸化膜を液相成長で形成しているから、この形成のため
の熱酸化処理が不必要となり、これにより基板の他の領
域にすでに形成してある拡散層、例えばＭＯＳトランジ
スタのソース、ドレイン拡散層に不所望な横方向広がり
が生じて短絡等が発生することがない。

【００２１】また液相成長で形成したシリコン酸化膜の
開口部底部の膜厚は開口部のアスペクト比に依存しない
で、膜厚は微細な開口部内でも目標膜厚の±１０％以内
の精度で実現できるから、開口部の大小に関係なくこの
シリコン酸化膜を通して不純物をイオン注入して形成す
る真性ベース拡散層の深さのバラツキを抑制することが
できる。

【００２２】さらに酸化性雰囲気の高温熱処理が不必要
であるから、全体を保護するシリコン窒化膜等の耐酸化
膜の形成を省略しても基板の他の箇所に形成してあるＭ
ＯＳトランジスタ等の素子の特性変動が発生しない。し
たがってこの保護用シリコン窒化膜を省略した分だけ工
程数を減少させることができる。

【００２３】また液相成長でシリコン酸化膜を形成する
から、開口部形成の際に用いたフォトレジストパターン
をこのシリコン酸化膜形成の際に除去する必要がなく、
したがってこのフォトレジストパターンを再度マスクに
用いて一導電型の不純物を高エネルギーで液相成長シリ
コン酸化膜を通してイオン注入することができる。これ
により、深い箇所に高濃度コレクタ拡散層を形成し遮断
周波数特性が向上したバイポーラトランジスタを歩留良
く得ることができる。

【００２４】

【実施例】以下図面を参照して本発明を説明する。

【００２５】図１乃至図３は本発明の一実施例の半導体
装置の製造方法を工程順に示す断面図である。また、図
１（Ａ）〜（Ｃ）では、左側にバイポーラトランジスタ
領域１００、右側にＭＯＳトランジスタ領域２００をそ
れぞれ示し、図２（Ａ），（Ｂ）および図３ではバイポ
ーラトランジスタ領域１００のみを拡大して示す。

【００２６】まず図１（Ａ）において、比抵抗５〜２０
ΩｃｍのＰ型シリコン基体１上に層抵抗１５〜５０Ω／
□のＮ型埋込層２および層抵抗２００〜１０００Ω／□
のＰ型埋込層３を形成した後、比抵抗０．５〜２．０Ω
ｃｍで膜厚６００〜１５００ｎｍのＮ型エピタキシャル
層１２を形成してシリコン基板を構成する。さらにボロ
ンをイオン注入法で導入してＰ型チャネルストッパー領
域５を形成し、選択的熱酸化法で素子領域を区画し基板
（エピタキシャル層）に一部埋設する膜厚４００〜６０
０ｎｍの厚いフィ−ルド酸化膜６を形成する。

【００２７】その後バイポーラトランジスタ領域１００
に、リンをイオン注入法で導入して高濃度のＮ型コレク
タ引出し層４を形成する。

【００２８】またＭＯＳトランジスタ領域２００に、ボ
ロンをイオン注入法で導入してＰ型ウエル７を形成し、
そこにゲート酸化膜８、ポリシリコンゲート電極９およ
びサイドウォ−ル酸化膜１０からなるゲート構造ならび
にＬＤＤ構造のＮ型ソースおよびドレイン拡散層１９，
１９を形成する。

【００２９】その後、ＣＶＤ法により形成された膜厚１
００〜３００ｎｍのシリコン酸化膜１１により全体を被
覆する。

【００３０】次に図１（Ｂ）において、バイポーラトラ
ンジスタ領域１００のシリコン酸化膜１１に開口１１Ａ
および１１Ｂを形成し、層抵抗１００〜３００Ω／□で
膜厚１５０〜２５０ｎｍのＰ型ポリシリコン膜１３を開
口１１Ａにおいてコレクタ拡散層１２となるＮ型エピタ
キシャル層１２の上面に被着して形成し、層抵抗１００
〜３００Ω／□で膜厚１５０〜２５０ｎｍのＮ型ポリシ
リコン膜１４を開口１１ＢにおいてＮ型コレクタ引出し
層４の上面に被着して形成する。

【００３１】次に図１（Ｃ）において、ＣＶＤ法により
形成された膜厚２０〜５０ｎｍのシリコン酸化膜１６に
より全体を被覆し、フォトレジストパターン１７をマス
クにしてシリコン酸化膜１６およびＰ型ポリシリコン膜
１３を順次選択的にエッチングしてＮ型エピタキシャル
層１２の上面中央部分が露出する開口部１８を形成す
る。

【００３２】次に図２（Ａ）において、このシリコン基
板（シリコンウェハ）を３５〜４０℃のケイフッ化水素
酸に浸すことにより、バイポーラトランジスタ領域１０
０のシリコン酸化膜１６およびＰ型ポリシリコン膜１３
を選択的にエッチングして設けられた開口部１８内に、
液相成長を行い２０〜４０ｎｍの膜厚のシリコン酸化膜
２０を形成する。

【００３３】次に図２（Ｂ）において、開口部１８の底
部であるＮ型エピタキシャル層１２の上面に被着する液
相成長シリコン酸化膜２０の水平部分を通して、エネル
ギーが５〜１５ｋｅＶ、ドーズ量が１〜４×１０¹³／ｃ
ｍ²の条件で、Ｐ型真性ベース拡散層２１を形成するた
めにボロンをイオン注入する。

【００３４】その後、ＣＶＤ法により膜厚１５０〜２５
０ｎｍのシリコン酸化膜２２を全体的に形成する。

【００３５】次に図３において、不活性ガス雰囲気であ
る窒素雰囲気中で７００〜７５０℃の熱処理を行って、
Ｐ型ポリシリコン膜１３を拡散源にして高濃度のＰ型外
部ベース拡散層２３の形成及びＰ型真性ベース拡散層２
１の活性化処理を行う。

【００３６】その後、エッチバック技術によりＣＶＤシ
リコン酸化膜２２から側壁絶縁膜２２Ｗを設けると同時
に液相成長シリコン酸化膜２０の中央部を除去してＰ型
真性ベース拡散層２１を露出させる。この側壁絶縁膜２
２Ｗと残余する液相成長シリコン酸化膜２０とから、エ
ミッタ拡散層を外部ベース拡散層から自己整合的に形成
する側壁体を構成する。

【００３７】その後、膜厚１５０〜２５０ｎｍのＮ型ポ
リシリコン膜２５を形成し、１０００〜１０５０℃、１
０〜３０秒のランプアニールによりＮ型ポリシリコン膜
２５を拡散源として、Ｎ型エミッタ拡散層２４を形成す
る。

【００３８】図４乃至図５は、図１乃至図３の一部を変
更した実施例であり、図４および図５において図１乃至
図３と同一もしくは類似の箇所は同じ符号で示してある
から重複する説明は省略する。

【００３９】先の実施例の図１（Ａ），（Ｂ），（Ｃ）
および図２（Ａ）の工程の後、図４において、Ｐ型真性
ベース拡散層２１用のイオン注入を行なった後でＣＶＤ
シリコン酸化膜２２の形成前に、エネルギーが３００〜
５００ｋｅＶ、ドーズ量が１〜５×１０¹³／ｃｍ²の条
件で、液相成長シリコン酸化膜２０の水平部分を通して
リンをイオン注入する。そしてその後、不活性ガス雰囲
気の窒素雰囲気中で７００〜７５０℃の熱処理を行っ
て、Ｐ型ポリシリコン膜１３を拡散源にして高濃度のＰ
型外部ベース拡散層２３の形成及びＰ型真性ベース拡散
層２１の活性化処理を行なう際に、この高エネルギーの
注入リンイオンも活性化処理されてＮ型埋込層２の上部
に接しそれより上方に突出した高濃度コレクタ拡散層２
７が形成される。

【００４０】図４の工程による図５のバイポーラトラン
ジスタは、エミッタ拡散層２４直下のコレクタ拡散層
が、この高濃度コレクタ拡散層２７により高不純物濃度
となるため、遮断周波数ｆ_Tが向上する。しかしこのＮ
型高濃度コレクタ拡散層２７の存在によりコレクタ・エ
ミッタ耐圧が低下する。したがってこの実施例は、コレ
クタ・エミッタ耐圧が低くても高い遮断周波数ｆ_Tが要
求される半導体装置に適している。

【００４１】

【発明の効果】以上説明したように本発明は、液相成長
のシリコン酸化膜を使用したことにより、熱酸化シリコ
ン膜形成のための、例えば９００〜９５０℃の高温スチ
−ム酸化という酸化性ガス雰囲気中の高温熱処理が不要
となり、熱酸化シリコン形成の熱処理よりはるかに低温
度のイオン活性化熱処理や秒単位に短時間のランプアニ
ールを用いるのみであるから、例えば０．４μｍ以下の
ゲート長を有するＭＯＳトランジスタのソースおよびド
レイン拡散層がすでに形成されてあっても、この高性能
バイポーラトランジスタの形成によりＭＯＳトランジス
タのソース拡散層とドレイン拡散層とが不所望に短絡す
ることはない。

【００４２】また活性化熱処理は不活性ガス中で行なわ
れ、酸化性ガス雰囲気中の熱処理を行なわない。したが
って高性能バイポーラトランジスタを形成するに際して
すでに形成されてあるＭＯＳトランジスタをシリコン窒
化膜等の耐酸化膜で被覆する必要はない。これにより耐
酸化膜の形成が省略でき、その分だけ製造工程を減少さ
せることができる。

【００４３】また液相成長で形成したシリコン酸化膜の
膜厚は微細な開口部内でも目標膜厚の±１０％以内の精
度で実現できる。さらに液相成長で形成したシリコン酸
化膜の開口部底部の膜厚は開口部のアスペクト比に依存
しない。したがって開口部の大小に関係なくこのシリコ
ン酸化膜の水平部分を通して不純物をイオン注入して形
成する真性ベース拡散層の深さのバラツキを抑制するこ
とができる。

【００４４】また液相成長で形成したシリコン酸化膜の
垂直部分の膜厚のバラツキも抑制されるから、外部ベー
ス拡散層とエミッタ拡散層との距離を所定の値にするこ
とができる。

【００４５】さらに、エミッタ直下に高濃度コレクタ拡
散層を必要とするバイポーラトランジスタに関しては、
開口部形成のフォトレジストパターンをマスクとして液
相成長シリコン酸化膜を通してのイオン注入により形成
することが出来るので、従来に比べて歩留が約２０％向
上した。

【図面の簡単な説明】

【図１】本発明の一実施例の半導体装置の製造方法を工
程順に示した断面図である。

【図２】バイポーラトランジスタ領域における図１の続
きの工程を順に示した断面図である。

【図３】図２の続きの工程により得られたバイポーラト
ランジスタを示した断面図である。

【図４】本発明の他の実施例の一部を示した断面図であ
る。

【図５】図４の続きの工程により得られたバイポーラト
ランジスタを示した断面図である。

【図６】従来技術を製造工程順に示した断面図である。

【符号の説明】

１Ｐ型シリコン基体２Ｎ型埋込層３Ｐ型埋込層４Ｎ型コレクタ引出し層５Ｐ型チャネルストッパー領域６フィ−ルド酸化膜７Ｐ型ウエル８ゲート酸化膜９ポリシリコンゲート電極１０サイドウォ−ル酸化膜１１，１６，２２ＣＶＤシリコン酸化膜１１Ａ，１１Ｂ開口１２Ｎ型エピタキシャル層（Ｎ型コレクタ拡散層）１３Ｐ型ポリシリコン膜１４Ｎ型ポリシリコン膜１７フォトレジストパターン１８開口部１９Ｎ型ソース、ドレイン拡散層２０液相成長シリコン酸化膜２１Ｐ型真性ベース拡散層２２Ｗ側壁絶縁膜２３Ｐ型外部ベース拡散層２４Ｎ型エミッタ拡散層２５Ｎ型ポリシリコン膜２７高濃度コレクタ拡散層２９シリコン窒化膜３０熱酸化シリコン膜３１開口部１００バイポーラトランジスタ領域２００ＭＯＳトランジスタ領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/8222 21/331 29/73 Ｈ０１Ｌ 29/72

Claims

【特許請求の範囲】

【請求項１】半導体基板のコレクタ拡散層となる第一
導電型の第１の領域上に外部ベース拡散層形成の拡散源
となる第二導電型の第１の半導体膜および第１の絶縁膜
を積層形成する工程と、前記第１の絶縁膜上にフォトレ
ジストパターンを形成する工程と、前記フォトレジスト
パターンをマスクにして前記第１の絶縁膜および前記第
１の半導体膜を選択的に除去して前記第１の領域を選択
的に露出する開口部を形成する工程と、前記フォトレジ
ストパターンをマスクにして液相成長により、前記開口
部の底面に露出した前記第１の領域上に水平部分を有し
前記開口部の側面に露出した前記第１の半導体膜および
第１の絶縁膜上に垂直部分を有する液相成長シリコン酸
化膜を形成する工程と、前記液相成長シリコン酸化膜の
前記水平部分を通して第二導電型の不純物を真性ベース
拡散層形成領域にイオン注入する工程と、前記開口部内
の前記液相成長シリコン酸化膜上から前記第１の絶縁膜
上にかけて第２の絶縁膜を形成する工程と、異方性エッ
チングを行なって前記液相成長シリコン酸化膜の垂直部
分上および水平部分の周辺箇所上に側壁絶縁膜として前
記第２の絶縁膜を残余せしめる工程と、前記液相成長シ
リコン酸化膜の垂直部分および前記第２の絶縁膜の側壁
絶縁膜により前記第１の半導体膜より所定の距離離間し
た前記真性ベース拡散層形成領域の中央箇所に第一導電
型の不純物を導入してエミッタ拡散層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】前記第二導電型のイオン注入後に不活性
ガス雰囲気中で熱処理を行なって注入イオンを活性化さ
せて真性ベース拡散層を形成すると同時に、前記第１の
半導体膜から第二導電型の不純物を拡散させて外部ベー
ス拡散層を形成することを特徴とする請求項１記載の半
導体装置の製造方法。
【請求項３】露出した前記真性ベース拡散層形成領域
の中央箇所に第一導電型の第２の半導体膜を被着し、前
記第２の半導体膜から第一導電型の不純物を拡散させて
前記エミッタ拡散層を形成することを特徴とする請求項
１記載の半導体装置の製造方法。
【請求項４】半導体基板の第２の領域上に絶縁ゲート
電界効果トランジスタのゲート構造を形成し、該ゲート
構造下のチャネル領域の両側にソースおよびドレイン拡
散層を形成し、全体を絶縁層で被覆し、該絶縁層を選択
的に除去することにより露出した前記第１の領域上に前
記第１の半導体膜および前記第１の絶縁膜を積層形成す
ることを特徴とする請求項１記載の半導体装置の製造方
法。
【請求項５】前記フォトレジストパターンをマスクに
して前記液相成長シリコン酸化膜の前記水平部分を通し
て高エネルギ−で第一導電型の不純物を前記第１の領域
の深い箇所に位置する高濃度コレクタ拡散層形成領域に
イオン注入し、しかる後に前記側壁絶縁膜を構成する前
記第２の絶縁膜を形成することを特徴とすることを特徴
とする請求項１記載の半導体装置の製造方法。
【請求項６】前記第一導電型の高エネルギーのイオン
注入および前記第二導電型のイオン注入後に不活性ガス
雰囲気中で熱処理を行なってこれら注入イオンを活性化
させて第一導電型の高濃度コレクタ拡散層および第二導
電型の真性ベース拡散層をそれぞれ形成すると同時に、
前記第１の半導体層から第二導電型の不純物を拡散させ
て外部ベース拡散層を形成することを特徴とする請求項
５記載の半導体装置の製造方法。