JPH08204104A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08204104A JPH08204104A JP7009971A JP997195A JPH08204104A JP H08204104 A JPH08204104 A JP H08204104A JP 7009971 A JP7009971 A JP 7009971A JP 997195 A JP997195 A JP 997195A JP H08204104 A JPH08204104 A JP H08204104A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- lead
- semiconductor device
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ダイパッドの両面に、接続不良や短絡を生じ
ることなく、また、ボンディングワイヤを短くして搭載
することができ、さらにインナーリードの変形を防止し
多ピン化が可能で信頼性の高い半導体装置構造を提供す
ることを目的とする。 【構成】 本発明の半導体装置の特徴は、半導体チップ
搭載部１と、前記半導体チップ搭載部１の第１の面の周
縁部に先端が重畳するように接続された複数のインナ−
リ−ド３と、各インナ−リ−ド３に連設されたアウタ−
リ−ド５とを具備したリードフレームと、前記半導体チ
ップ搭載部１の第１の面および第２の面にそれぞれ搭載
された第１および第２の半導体チップ２ａ，２ｂとを具
備し、前記第１および第２の半導体チップ２ａ，２ｂは
前記インナーリード３にボンディングワイヤ４ａ，４ｂ
を介してそれぞれ接続されていることにある。
ることなく、また、ボンディングワイヤを短くして搭載
することができ、さらにインナーリードの変形を防止し
多ピン化が可能で信頼性の高い半導体装置構造を提供す
ることを目的とする。 【構成】 本発明の半導体装置の特徴は、半導体チップ
搭載部１と、前記半導体チップ搭載部１の第１の面の周
縁部に先端が重畳するように接続された複数のインナ−
リ−ド３と、各インナ−リ−ド３に連設されたアウタ−
リ−ド５とを具備したリードフレームと、前記半導体チ
ップ搭載部１の第１の面および第２の面にそれぞれ搭載
された第１および第２の半導体チップ２ａ，２ｂとを具
備し、前記第１および第２の半導体チップ２ａ，２ｂは
前記インナーリード３にボンディングワイヤ４ａ，４ｂ
を介してそれぞれ接続されていることにある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に、リードフレームの両面に半導体チップを搭載する両
面実装型半導体装置の構造に関する。
に、リードフレームの両面に半導体チップを搭載する両
面実装型半導体装置の構造に関する。
【０００２】
【従来の技術】通常、半導体装置は、リードフレームの
ダイパッド（半導体素子搭載部）上に、半導体チップを
搭載し、この半導体チップのボンディングパッドとリ―
ドフレ―ムのインナ―リ―ドとをボンディングワイヤ等
によって結線し、更にこれらを樹脂やセラミック等の封
止材料で封止し、タイバ―やサイドバ―を切断し、アウ
タ―リ―ドを所望の形状に折り曲げて完成せしめられ
る。
ダイパッド（半導体素子搭載部）上に、半導体チップを
搭載し、この半導体チップのボンディングパッドとリ―
ドフレ―ムのインナ―リ―ドとをボンディングワイヤ等
によって結線し、更にこれらを樹脂やセラミック等の封
止材料で封止し、タイバ―やサイドバ―を切断し、アウ
タ―リ―ドを所望の形状に折り曲げて完成せしめられ
る。
【０００３】ところで近年、半導体装置の高密度化、薄
型化への要求は高まる一方であり、この要求に備えて、
リードフレームの表裏両面に半導体チップを搭載したも
のが提案されている（例えば、特開平５−１２１４６２
号）。このように両面に半導体チップを搭載するもの
は、入出力ピン数を増加することができる反面、接続す
るリードフレームのインナーリードは幅、ピッチともに
微細になり変形し易く、短絡を引き起こすおそれがあ
る。この半導体装置では通常ダイパッドの表面および裏
面に同じ大きさの半導体チップを搭載している。
型化への要求は高まる一方であり、この要求に備えて、
リードフレームの表裏両面に半導体チップを搭載したも
のが提案されている（例えば、特開平５−１２１４６２
号）。このように両面に半導体チップを搭載するもの
は、入出力ピン数を増加することができる反面、接続す
るリードフレームのインナーリードは幅、ピッチともに
微細になり変形し易く、短絡を引き起こすおそれがあ
る。この半導体装置では通常ダイパッドの表面および裏
面に同じ大きさの半導体チップを搭載している。
【０００４】また、ボンディングワイヤはパッドの両面
から使用されるため短くし難く、インピーダンスの増
加、信号伝送の高速化が規制されるなどの課題がある。
また使用時に高温になることから、クロストークの誘発
を招いたりするなど性能に悪影響をおよぼすおそれがあ
る。
から使用されるため短くし難く、インピーダンスの増
加、信号伝送の高速化が規制されるなどの課題がある。
また使用時に高温になることから、クロストークの誘発
を招いたりするなど性能に悪影響をおよぼすおそれがあ
る。
【０００５】
【発明が解決しようとする課題】ところで、半導体装置
の多機能化、多用途化等についての要請が高まるなか
で、この要請に対応するため、集積度の異なる半導体チ
ップや機能の異なる半導体チップを同一のダイパッドの
両面に搭載する必要も生じている。そして、集積度や機
能の異なる半導体チップはサイズも異なることが多い。
このようにサイズの異なる半導体チップを同一のダイパ
ッドの両面に搭載すると、小さい方の半導体チップはイ
ンナーリード先端との距離が遠くなるため、ボンディン
グワイヤが長くなり、ボンディング作業が難しい上、ボ
ンディングワイヤの短絡を生じるなどの問題を引き起こ
す。さらにまた、ボンディングワイヤが長くなると、信
号転送時間が長くなり、高速処理が困難であるという問
題がある。
の多機能化、多用途化等についての要請が高まるなか
で、この要請に対応するため、集積度の異なる半導体チ
ップや機能の異なる半導体チップを同一のダイパッドの
両面に搭載する必要も生じている。そして、集積度や機
能の異なる半導体チップはサイズも異なることが多い。
このようにサイズの異なる半導体チップを同一のダイパ
ッドの両面に搭載すると、小さい方の半導体チップはイ
ンナーリード先端との距離が遠くなるため、ボンディン
グワイヤが長くなり、ボンディング作業が難しい上、ボ
ンディングワイヤの短絡を生じるなどの問題を引き起こ
す。さらにまた、ボンディングワイヤが長くなると、信
号転送時間が長くなり、高速処理が困難であるという問
題がある。
【０００６】さらにまた、上述したように、半導体チッ
プの高集積化が進むにつれて、ピン数も多くなり、イン
ナーリード先端部は、特にリード幅、リード間隔共に微
細で変形しやすく、短絡や接続不良を生じ易く、これが
信頼性低下の原因となることがあった。
プの高集積化が進むにつれて、ピン数も多くなり、イン
ナーリード先端部は、特にリード幅、リード間隔共に微
細で変形しやすく、短絡や接続不良を生じ易く、これが
信頼性低下の原因となることがあった。
【０００７】本発明は前記実情に鑑みてなされたもの
で、ダイパッドの両面に、接続不良や短絡を生じること
なく、また、ボンディングワイヤを短くして搭載するこ
とができ、さらにインナーリードの変形を防止し多ピン
化が可能で信頼性の高い半導体装置構造を提供すること
を目的とする。
で、ダイパッドの両面に、接続不良や短絡を生じること
なく、また、ボンディングワイヤを短くして搭載するこ
とができ、さらにインナーリードの変形を防止し多ピン
化が可能で信頼性の高い半導体装置構造を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】そこで本発明の半導体装
置の特徴は、半導体チップ搭載部と、前記半導体チップ
搭載部の第１の面の周縁部に先端が重畳するように接続
された複数のインナ−リ−ドと、各インナ−リ−ドに連
設されたアウタ−リ−ドとを具備したリードフレーム
と、前記半導体チップ搭載部の第１の面および第２の面
にそれぞれ搭載された第１および第２の半導体チップと
を具備し、前記第１および第２の半導体チップは前記イ
ンナーリードにボンディングワイヤを介してそれぞれ接
続されていることにある。
置の特徴は、半導体チップ搭載部と、前記半導体チップ
搭載部の第１の面の周縁部に先端が重畳するように接続
された複数のインナ−リ−ドと、各インナ−リ−ドに連
設されたアウタ−リ−ドとを具備したリードフレーム
と、前記半導体チップ搭載部の第１の面および第２の面
にそれぞれ搭載された第１および第２の半導体チップと
を具備し、前記第１および第２の半導体チップは前記イ
ンナーリードにボンディングワイヤを介してそれぞれ接
続されていることにある。
【０００９】望ましくは、この半導体素子搭載部は、放
熱板で構成する。
熱板で構成する。
【００１０】また望ましくは、前記第１の半導体チップ
は、前記第２の半導体チップよりも小さく、前記インナ
ーリードの先端は前記半導体チップの周縁近傍まで伸長
するように構成されている。
は、前記第２の半導体チップよりも小さく、前記インナ
ーリードの先端は前記半導体チップの周縁近傍まで伸長
するように構成されている。
【００１１】
【作用】上記構造によれば、インナーリード先端部は半
導体素子搭載部の第１の面の周縁部に重畳して接続され
ており，位置ずれのない確実な接続が可能となる。また
第１の半導体チップが第２の半導体チップに比べチップ
サイズが大幅に小さい場合にも、第１の半導体チップに
より近接した位置までインナーリード先端部を伸長せし
め確実に支持することができるため、ボンディングワイ
ヤを長くすることなく電気的接続を達成することが可能
となり、短絡や接続不良のおそれがない。そしてまた、
ボンディングワイヤを短くすることができるため、樹脂
封止に際しても、樹脂の重みで変形したりすることなく
信頼性の高い半導体装置を提供することが可能となる。
導体素子搭載部の第１の面の周縁部に重畳して接続され
ており，位置ずれのない確実な接続が可能となる。また
第１の半導体チップが第２の半導体チップに比べチップ
サイズが大幅に小さい場合にも、第１の半導体チップに
より近接した位置までインナーリード先端部を伸長せし
め確実に支持することができるため、ボンディングワイ
ヤを長くすることなく電気的接続を達成することが可能
となり、短絡や接続不良のおそれがない。そしてまた、
ボンディングワイヤを短くすることができるため、樹脂
封止に際しても、樹脂の重みで変形したりすることなく
信頼性の高い半導体装置を提供することが可能となる。
【００１２】また半導体素子搭載部を放熱板で構成する
ようにすれば、使用時に高温になるのを防ぐことがで
き、また第１の面および第２の面に搭載されている半導
体チップの温度を同一温度に維持することができる。し
たがって、第１の面および第２の面に搭載されている半
導体チップが、温度特性が大きく変化するものである場
合には、両者を同一温度に維持できるため、特性を揃え
ることができる。
ようにすれば、使用時に高温になるのを防ぐことがで
き、また第１の面および第２の面に搭載されている半導
体チップの温度を同一温度に維持することができる。し
たがって、第１の面および第２の面に搭載されている半
導体チップが、温度特性が大きく変化するものである場
合には、両者を同一温度に維持できるため、特性を揃え
ることができる。
【００１３】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
しつつ詳細に説明する。
【００１４】図１にこの半導体装置の断面図、図２に同
上面説明図（樹脂封止前の状態）、図３に一部拡大説明
図を示す。この半導体装置は、アルミナセラミックから
なる放熱板を兼ねたダイパッド１と、この裏面の周縁部
に一端が重畳して固着され、放射状をなすように外方に
伸長する複数のインナーリード３を具備したリードフレ
ームと、このダイパッド１の表面に搭載された、メモリ
チップとしての第１の半導体チップ２ａと、該ダイパッ
ド１の裏面に搭載され、第１の半導体チップ２ａよりも
小さいロジックチップとしての第２の半導体チップ２ｂ
とを具備し、第１および第２の半導体チップは第１およ
び第２のボンディングワイヤ４ａ，４ｂを介してインナ
ーリード３にそれぞれ接続され、電気的接続を達成して
いる。さらに封止樹脂６によって、樹脂封止がなされて
いる。ここで第１の半導体チップ２ａは裏面側の第２の
半導体チップ２ｂよりも大きいが、インナーリード３
は、ダイパッドの裏面上に重なり第１の半導体チップ２
ａの周縁よりも内方まで到達しており、第２の半導体チ
ップ２ｂにより近接するように形成されている。ここで
インナーリード３は、アウターリード５に連設せしめら
れ、タイバー７によって一体的に支持せしめられてい
る。
上面説明図（樹脂封止前の状態）、図３に一部拡大説明
図を示す。この半導体装置は、アルミナセラミックから
なる放熱板を兼ねたダイパッド１と、この裏面の周縁部
に一端が重畳して固着され、放射状をなすように外方に
伸長する複数のインナーリード３を具備したリードフレ
ームと、このダイパッド１の表面に搭載された、メモリ
チップとしての第１の半導体チップ２ａと、該ダイパッ
ド１の裏面に搭載され、第１の半導体チップ２ａよりも
小さいロジックチップとしての第２の半導体チップ２ｂ
とを具備し、第１および第２の半導体チップは第１およ
び第２のボンディングワイヤ４ａ，４ｂを介してインナ
ーリード３にそれぞれ接続され、電気的接続を達成して
いる。さらに封止樹脂６によって、樹脂封止がなされて
いる。ここで第１の半導体チップ２ａは裏面側の第２の
半導体チップ２ｂよりも大きいが、インナーリード３
は、ダイパッドの裏面上に重なり第１の半導体チップ２
ａの周縁よりも内方まで到達しており、第２の半導体チ
ップ２ｂにより近接するように形成されている。ここで
インナーリード３は、アウターリード５に連設せしめら
れ、タイバー７によって一体的に支持せしめられてい
る。
【００１５】次にこの半導体装置の製造方法について説
明する。
明する。
【００１６】まず、４−２アロイからなる条材等を出発
材料とし、通常のプレス加工法によって形状加工を行っ
た後、必要に応じてメッキ工程を経てリードフレームを
形成する。
材料とし、通常のプレス加工法によって形状加工を行っ
た後、必要に応じてメッキ工程を経てリードフレームを
形成する。
【００１７】続いてこのリードフレームのインナーリー
ド３先端をアルミナセラミック基板１の裏面側に絶縁性
ペーストを用いて固着する。
ド３先端をアルミナセラミック基板１の裏面側に絶縁性
ペーストを用いて固着する。
【００１８】そしてさらにダイパッド１の表面および裏
面側に、絶縁性ペーストを介してそれぞれ第１および第
２の半導体チップ２ａ，２ｂを搭載する。
面側に、絶縁性ペーストを介してそれぞれ第１および第
２の半導体チップ２ａ，２ｂを搭載する。
【００１９】そして、第１および第２のボンディングワ
イヤ４ａ，４ｂを介してボンディングを行った後、裏面
側および表面側を樹脂６で封止する。
イヤ４ａ，４ｂを介してボンディングを行った後、裏面
側および表面側を樹脂６で封止する。
【００２０】最後に、タイバー７を切除し、アウターリ
ード５を成形して本発明の半導体装置が完成する。
ード５を成形して本発明の半導体装置が完成する。
【００２１】このようにして高密度実装型の薄型半導体
装置として完成されるが、第１および第２の半導体チッ
プはインナーリード３にそれぞれ近接しているため、ボ
ンディングワイヤを長くすることなく電気的接続が可能
となる。従って、短絡や接続不良のおそれがない。ま
た、第２の半導体チップ２ｂは第１の半導体チップ２ａ
に比べて小さいが、インナーリード３の先端はダイパッ
ド上にかさなり、第１の半導体チップ２ｂに極めて近接
した位置まで伸長しており、ボンディングワイヤがより
短く形成されるようになっている。
装置として完成されるが、第１および第２の半導体チッ
プはインナーリード３にそれぞれ近接しているため、ボ
ンディングワイヤを長くすることなく電気的接続が可能
となる。従って、短絡や接続不良のおそれがない。ま
た、第２の半導体チップ２ｂは第１の半導体チップ２ａ
に比べて小さいが、インナーリード３の先端はダイパッ
ド上にかさなり、第１の半導体チップ２ｂに極めて近接
した位置まで伸長しており、ボンディングワイヤがより
短く形成されるようになっている。
【００２２】このように本発明によれば、半導体装置の
高集積化に対応して、リード幅、リード間隔共に微細化
が進んでも、変形を生じることなく良好に保護せしめら
れる。そして、さらにボンディングワイヤを短くするこ
とができ、短絡や接続不良を生じることもない。また、
樹脂封止に際しても、樹脂の重みで変形したりすること
なく信頼性の高い半導体装置を提供することが可能とな
る。
高集積化に対応して、リード幅、リード間隔共に微細化
が進んでも、変形を生じることなく良好に保護せしめら
れる。そして、さらにボンディングワイヤを短くするこ
とができ、短絡や接続不良を生じることもない。また、
樹脂封止に際しても、樹脂の重みで変形したりすること
なく信頼性の高い半導体装置を提供することが可能とな
る。
【００２３】また放熱性の良好なアルミナからなるダイ
パッドを介して相互に密着しているため、放熱性もよく
なり、さらに第１および第２の半導体チップの温度をダ
イパッドを介して同一に維持することができ、温度特性
の異なる半導体チップを使用するような場合に、特性ば
らつきを低減することができ有効である。
パッドを介して相互に密着しているため、放熱性もよく
なり、さらに第１および第２の半導体チップの温度をダ
イパッドを介して同一に維持することができ、温度特性
の異なる半導体チップを使用するような場合に、特性ば
らつきを低減することができ有効である。
【００２４】なお、前記実施例では、絶縁性基板として
アルミナセラミック基板を用いたがこれに限定されるこ
となく銅を用いるなど適宜選択可能である。また、リー
ドフレームの出発材料として４−２アロイを用いたが、
銅材等他の材料を用いてもよく、また成型方法としても
プレス法に限定されることなくエッチング法等他の方法
を用いても良いことはいうまでもない。
アルミナセラミック基板を用いたがこれに限定されるこ
となく銅を用いるなど適宜選択可能である。また、リー
ドフレームの出発材料として４−２アロイを用いたが、
銅材等他の材料を用いてもよく、また成型方法としても
プレス法に限定されることなくエッチング法等他の方法
を用いても良いことはいうまでもない。
【００２５】
【発明の効果】以上説明してきたように、本発明によれ
ば、多ピンで高速かつ信頼性の信頼性の優れた両面チッ
プ搭載半導体装置を提供することが可能となる。
ば、多ピンで高速かつ信頼性の信頼性の優れた両面チッ
プ搭載半導体装置を提供することが可能となる。
【図１】本発明実施例の半導体装置の断面図
【図２】本発明実施例の半導体装置の上面説明図
【図３】同半導体装置の一部拡大説明図
１ ダイパッド ２ａ 第１の半導体チップ ２ｂ 第１の半導体チップ ３ インナーリード ４ａ 第１のボンディングワイヤ ４ｂ 第２のボンディングワイヤ ５ アウターリード ６ 封止樹脂 ７ タイバー
Claims (3)
- 【請求項１】 半導体チップ搭載部と、 前記半導体チップ搭載部の第１の面の周縁部に先端が重
畳するように接続された複数のインナ−リ−ドと、各イ
ンナ−リ−ドに連設されたアウタ−リ−ドとを具備した
リードフレームと、 前記半導体チップ搭載部の第１の面および第２の面にそ
れぞれ搭載された第１および第２の半導体チップとを具
備し、 前記第１および第２の半導体チップは前記インナーリー
ドにボンディングワイヤを介してそれぞれ接続されてい
ることを特徴とする半導体装置。 - 【請求項２】 前記半導体素子搭載部は、放熱板である
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記第１の半導体チップは、前記第２の
半導体チップよりも小さく、前記インナーリードの先端
は前記半導体チップの周縁近傍まで伸長するように構成
されていることを特徴とする請求項１に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009971A JPH08204104A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009971A JPH08204104A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204104A true JPH08204104A (ja) | 1996-08-09 |
Family
ID=11734812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009971A Pending JPH08204104A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204104A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221139A (ja) * | 2006-02-17 | 2007-08-30 | Stats Chippac Ltd | ベースパッケージ上にダイを有する集積回路パッケージシステム用のシステム |
| JP2013058530A (ja) * | 2011-09-07 | 2013-03-28 | Toppan Printing Co Ltd | マルチチップ用複合リードフレーム及び半導体装置 |
-
1995
- 1995-01-25 JP JP7009971A patent/JPH08204104A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221139A (ja) * | 2006-02-17 | 2007-08-30 | Stats Chippac Ltd | ベースパッケージ上にダイを有する集積回路パッケージシステム用のシステム |
| KR101370016B1 (ko) * | 2006-02-17 | 2014-03-05 | 스태츠 칩팩 엘티디 | 베이스 패키지 상에 다이를 갖는 집적 회로 패키지 시스템 |
| JP2013058530A (ja) * | 2011-09-07 | 2013-03-28 | Toppan Printing Co Ltd | マルチチップ用複合リードフレーム及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2708320B2 (ja) | マルチチップ型半導体装置及びその製造方法 | |
| US5172214A (en) | Leadless semiconductor device and method for making the same | |
| CA1252912A (en) | Semiconductor package with high density i/o lead connection | |
| US6621152B2 (en) | Thin, small-sized power semiconductor package | |
| US5773313A (en) | Semiconductor device and method of producing the same | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JPH06283650A (ja) | 半導体装置 | |
| WO2007117819A2 (en) | Molded semiconductor package with integrated through hole heat spreader pin(s) | |
| JPH11233683A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法 | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5248895A (en) | Semiconductor apparatus having resin encapsulated tab tape connections | |
| USRE36894E (en) | Semiconductor package with high density I/O lead connection | |
| US5361970A (en) | Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| JPH08204119A (ja) | 半導体装置 | |
| JPH08204104A (ja) | 半導体装置 | |
| CN113937074B (zh) | 四方扁平无引线封装结构 | |
| JPH08213545A (ja) | 半導体装置 | |
| JP2000513505A (ja) | 集積半導体回路 | |
| US6538303B1 (en) | Lead frame and semiconductor device using the same | |
| JPH0574831A (ja) | 半導体装置 | |
| JP3051570B2 (ja) | リードフレーム及び半導体装置 | |
| JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JPS6329413B2 (ja) | ||
| KR100291511B1 (ko) | 멀티 칩 패키지 | |
| JP2678696B2 (ja) | 半導体装置の製造方法 |