JPH08204119A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08204119A JPH08204119A JP7009970A JP997095A JPH08204119A JP H08204119 A JPH08204119 A JP H08204119A JP 7009970 A JP7009970 A JP 7009970A JP 997095 A JP997095 A JP 997095A JP H08204119 A JPH08204119 A JP H08204119A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- semiconductor device
- lead
- circuit patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ダイパッドの両面に、接続不良や短絡を生じ
ることなく、また、ボンディングワイヤを短くして搭載
することができ、さらにインナーリードの変形を防止し
多ピン化が可能で信頼性の高い半導体装置構造を提供す
ることを目的とする。 【構成】 本発明の半導体装置の特徴は、第１の面およ
び第２の面の周縁部に、その少なくとも一か所でスルー
ホール５を介して相互に接続されてなる第１および第２
の回路パターン３ａ，３ｂを具備した絶縁性基板からな
る半導体チップ搭載部１と、前記半導体チップ搭載部１
の第１または第２の回路パターン３ａ，３ｂの外方端に
先端が接続された複数のインナ−リ−ド７と、各インナ
−リ−ド７に連設されたアウタ−リ−ドとを具備したリ
ードフレーム６と、前記半導体チップ搭載部１の第１の
面および第２の面にそれぞれ搭載され、前記第１および
第２の回路パターン３ａ，３ｂに電気的接続のなされた
第１および第２の半導体チップ２ａ，２ｂとを具備した
ことにある。
ることなく、また、ボンディングワイヤを短くして搭載
することができ、さらにインナーリードの変形を防止し
多ピン化が可能で信頼性の高い半導体装置構造を提供す
ることを目的とする。 【構成】 本発明の半導体装置の特徴は、第１の面およ
び第２の面の周縁部に、その少なくとも一か所でスルー
ホール５を介して相互に接続されてなる第１および第２
の回路パターン３ａ，３ｂを具備した絶縁性基板からな
る半導体チップ搭載部１と、前記半導体チップ搭載部１
の第１または第２の回路パターン３ａ，３ｂの外方端に
先端が接続された複数のインナ−リ−ド７と、各インナ
−リ−ド７に連設されたアウタ−リ−ドとを具備したリ
ードフレーム６と、前記半導体チップ搭載部１の第１の
面および第２の面にそれぞれ搭載され、前記第１および
第２の回路パターン３ａ，３ｂに電気的接続のなされた
第１および第２の半導体チップ２ａ，２ｂとを具備した
ことにある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に、リードフレームの両面に半導体チップを搭載する両
面実装型半導体装置の構造に関する。
に、リードフレームの両面に半導体チップを搭載する両
面実装型半導体装置の構造に関する。
【０００２】
【従来の技術】通常、半導体装置は、リードフレームの
ダイパッド（半導体素子搭載部）上に、半導体チップを
搭載し、この半導体チップのボンディングパッドとリ―
ドフレ―ムのインナ―リ―ドとをボンディングワイヤ等
によって結線し、更にこれらを樹脂やセラミック等の封
止材料で封止し、タイバ―やサイドバ―を切断し、アウ
タ―リ―ドを所望の形状に折り曲げて完成せしめられ
る。
ダイパッド（半導体素子搭載部）上に、半導体チップを
搭載し、この半導体チップのボンディングパッドとリ―
ドフレ―ムのインナ―リ―ドとをボンディングワイヤ等
によって結線し、更にこれらを樹脂やセラミック等の封
止材料で封止し、タイバ―やサイドバ―を切断し、アウ
タ―リ―ドを所望の形状に折り曲げて完成せしめられ
る。
【０００３】ところで近年、半導体装置の高密度化、薄
型化への要求は高まる一方であり、この要求に備えて、
リードフレームの表裏両面に半導体チップを搭載したも
のが提案されている（例えば、特開平５−１２１４６２
号）。このように、両面に半導体チップを搭載するもの
は、入出力ピン数を増加することができる反面、接続す
るリードフレームのインナーリードは幅ピッチともに微
細になり変形し易く、短絡を引き起こすおそれがある。
このような半導体装置では、通常ダイパッドの表面およ
び裏面に同じ大きさの半導体チップを搭載している。
型化への要求は高まる一方であり、この要求に備えて、
リードフレームの表裏両面に半導体チップを搭載したも
のが提案されている（例えば、特開平５−１２１４６２
号）。このように、両面に半導体チップを搭載するもの
は、入出力ピン数を増加することができる反面、接続す
るリードフレームのインナーリードは幅ピッチともに微
細になり変形し易く、短絡を引き起こすおそれがある。
このような半導体装置では、通常ダイパッドの表面およ
び裏面に同じ大きさの半導体チップを搭載している。
【０００４】また、ボンディングワイヤはパッドの両面
から使用されるため短くし難く、インピーダンスの増
加、信号伝送の高速化が規制されるなどの課題がある。
また、使用時に高温になることから、クロストークの誘
発を招くおそれがある。
から使用されるため短くし難く、インピーダンスの増
加、信号伝送の高速化が規制されるなどの課題がある。
また、使用時に高温になることから、クロストークの誘
発を招くおそれがある。
【０００５】
【発明が解決しようとする課題】ところで、半導体装置
の多機能化、多用途化等についての要請が高まるなか
で、この要請に対応するため、集積度の異なる半導体チ
ップや機能の異なる半導体チップを同一のダイパッドの
両面に搭載する必要も生じている。そして、集積度や機
能の異なる半導体チップはサイズも異なることが多い。
このようにサイズの異なる半導体チップを同一のダイパ
ッドの両面に搭載すると、小さい方の半導体チップはイ
ンナーリード先端との距離が遠くなるため、ボンディン
グワイヤが長くなり、ボンディング作業が難しい上、ボ
ンディングワイヤの短絡を生じるなどの問題を引き起こ
す。さらにまた、ボンディングワイヤが長くなると、信
号転送時間が長くなり、高速処理が困難であるという問
題がある。
の多機能化、多用途化等についての要請が高まるなか
で、この要請に対応するため、集積度の異なる半導体チ
ップや機能の異なる半導体チップを同一のダイパッドの
両面に搭載する必要も生じている。そして、集積度や機
能の異なる半導体チップはサイズも異なることが多い。
このようにサイズの異なる半導体チップを同一のダイパ
ッドの両面に搭載すると、小さい方の半導体チップはイ
ンナーリード先端との距離が遠くなるため、ボンディン
グワイヤが長くなり、ボンディング作業が難しい上、ボ
ンディングワイヤの短絡を生じるなどの問題を引き起こ
す。さらにまた、ボンディングワイヤが長くなると、信
号転送時間が長くなり、高速処理が困難であるという問
題がある。
【０００６】さらにまた、半導体チップの高集積化が進
むにつれて、ピン数も多くなり、インナーリード先端部
は、特にリード幅、リード間隔共に微細で変形しやす
く、短絡や接続不良を生じ易く、これが信頼性低下の原
因となることがあった。
むにつれて、ピン数も多くなり、インナーリード先端部
は、特にリード幅、リード間隔共に微細で変形しやす
く、短絡や接続不良を生じ易く、これが信頼性低下の原
因となることがあった。
【０００７】本発明は前記実情に鑑みてなされたもの
で、ダイパッドの両面に、接続不良や短絡を生じること
なく、また、ボンディングワイヤを短くして搭載するこ
とができ、さらにインナーリードの変形を防止し多ピン
化が可能で信頼性の高い半導体装置構造を提供すること
を目的とする。
で、ダイパッドの両面に、接続不良や短絡を生じること
なく、また、ボンディングワイヤを短くして搭載するこ
とができ、さらにインナーリードの変形を防止し多ピン
化が可能で信頼性の高い半導体装置構造を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】そこで本発明の半導体装
置の特徴は、第１の面および第２の面の周縁部に、その
少なくとも一か所でスルーホールを介して相互に接続さ
れてなる第１および第２の回路パターンを具備した絶縁
性基板からなる半導体チップ搭載部と、前記半導体チッ
プ搭載部の第１または第２の回路パターンの外方端に先
端が接続された複数のインナ−リ−ドと、各インナ−リ
−ドに連設されたアウタ−リ−ドとを具備したリードフ
レームと、前記半導体チップ搭載部の第１の面および第
２の面にそれぞれ搭載され、前記第１および第２の回路
パターンに電気的接続のなされた第１および第２の半導
体チップとを具備したことにある。なおこの電気的接続
はボンディングワイヤを用いて行うワイヤボンディング
法の他、バンプなどを介して半導体チップのボンディン
グパッドと回路パターンとを直接接続するダイレクトボ
ンディングを用いたものにも適用可能である。
置の特徴は、第１の面および第２の面の周縁部に、その
少なくとも一か所でスルーホールを介して相互に接続さ
れてなる第１および第２の回路パターンを具備した絶縁
性基板からなる半導体チップ搭載部と、前記半導体チッ
プ搭載部の第１または第２の回路パターンの外方端に先
端が接続された複数のインナ−リ−ドと、各インナ−リ
−ドに連設されたアウタ−リ−ドとを具備したリードフ
レームと、前記半導体チップ搭載部の第１の面および第
２の面にそれぞれ搭載され、前記第１および第２の回路
パターンに電気的接続のなされた第１および第２の半導
体チップとを具備したことにある。なおこの電気的接続
はボンディングワイヤを用いて行うワイヤボンディング
法の他、バンプなどを介して半導体チップのボンディン
グパッドと回路パターンとを直接接続するダイレクトボ
ンディングを用いたものにも適用可能である。
【０００９】望ましくは、前記絶縁性基板は、セラミッ
ク板であることを特徴とする。
ク板であることを特徴とする。
【００１０】また望ましくは、前記第１の回路パターン
は前記第２の回路パターンよりも内方端がより内方に位
置しており、前記第１の半導体チップは前記第２の半導
体チップよりも小さいことを特徴とする。
は前記第２の回路パターンよりも内方端がより内方に位
置しており、前記第１の半導体チップは前記第２の半導
体チップよりも小さいことを特徴とする。
【００１１】
【作用】上記構造によれば、インナーリード先端部は絶
縁性基板のいずれかの面に形成された回路パターン上に
重畳して接続されており，確実な接続が可能となる。ま
た、この半導体素子搭載部の回路パターンは固定されて
いるため、位置ずれもなく確実に、先端を第１または第
２の半導体チップの周縁に近接させることができる。ま
た、回路パターンの長さを変化させるのみで、第１およ
び第２の半導体チップのチップサイズが大きく異なる場
合にも、ボンディングワイヤを長くすることなく電気的
接続を達成することが可能となり、したがって短絡や接
続不良のおそれがない。
縁性基板のいずれかの面に形成された回路パターン上に
重畳して接続されており，確実な接続が可能となる。ま
た、この半導体素子搭載部の回路パターンは固定されて
いるため、位置ずれもなく確実に、先端を第１または第
２の半導体チップの周縁に近接させることができる。ま
た、回路パターンの長さを変化させるのみで、第１およ
び第２の半導体チップのチップサイズが大きく異なる場
合にも、ボンディングワイヤを長くすることなく電気的
接続を達成することが可能となり、したがって短絡や接
続不良のおそれがない。
【００１２】そしてまた、ボンディングワイヤを短くす
ることができるため、樹脂封止に際しても、樹脂の重み
で変形したりすることなく信頼性の高い半導体装置を提
供することが可能となる。
ることができるため、樹脂封止に際しても、樹脂の重み
で変形したりすることなく信頼性の高い半導体装置を提
供することが可能となる。
【００１３】また第１および第２の半導体チップの大き
さが異なる場合には、回路パターンの内側端がそれぞれ
の半導体チップにできるだけ近接するように回路パター
ンの長さを調整すればよく、容易に適切な実装を行うこ
とが可能である。
さが異なる場合には、回路パターンの内側端がそれぞれ
の半導体チップにできるだけ近接するように回路パター
ンの長さを調整すればよく、容易に適切な実装を行うこ
とが可能である。
【００１４】さらにダイレクトボンディングによる接続
法を用いる場合には、第１および第２の半導体チップの
ボンディングパッドの直下まで回路パターンの内方端を
伸長させることにより、容易に確実な接続を行うことが
可能である。
法を用いる場合には、第１および第２の半導体チップの
ボンディングパッドの直下まで回路パターンの内方端を
伸長させることにより、容易に確実な接続を行うことが
可能である。
【００１５】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
しつつ詳細に説明する。
【００１６】図１にこの半導体装置の断面図、図２に同
上面説明図（封止樹脂および回路パターンは省略す
る）、図３(a) および(b) に表面側および裏面側の回路
パターンを示す。この半導体装置は、アルミナセラミッ
クからなり、表面および裏面の周縁部に放射状をなすよ
うに第１および第２の回路パターン３ａ，３ｂを形成し
てなるダイパッド１と、この周縁の第１の回路パターン
３ａ上に接続するように伸長する複数のインナーリード
７を具備したリードフレーム６と、このダイパッド１の
表面に搭載された、メモリチップとしての第１の半導体
チップ２ａと、該ダイパッド１の裏面に搭載され、ダイ
パッド１よりも大きく形成されたロジックチップとして
の第２の半導体チップ２ｂとを具備し、第１および第２
の半導体チップは第１および第２の回路パターンの内方
端に第１および第２のボンディングワイヤ４ａ，４ｂを
介して接続され、さらにこの第１の回路パターン３ａは
スルーホール５を介して第２の回路パターン３ｂに接続
され、前記インナーリード７の先端が第２の回路パター
ン３ｂの外方端の近傍にそれぞれ固着され、電気的接続
を達成している。さらにこの封止樹脂８によって、樹脂
封止がなされている。ここで第１の半導体チップ２ａは
裏面側の第２の半導体チップ２ｂよりも小さいが、図３
(a) および(b) に示すように第１の回路パターン３ａ
は、第２の回路パターン３ｂよりも内方まで到達してお
り、第１の半導体チップ２ａにより近接するように形成
されている。
上面説明図（封止樹脂および回路パターンは省略す
る）、図３(a) および(b) に表面側および裏面側の回路
パターンを示す。この半導体装置は、アルミナセラミッ
クからなり、表面および裏面の周縁部に放射状をなすよ
うに第１および第２の回路パターン３ａ，３ｂを形成し
てなるダイパッド１と、この周縁の第１の回路パターン
３ａ上に接続するように伸長する複数のインナーリード
７を具備したリードフレーム６と、このダイパッド１の
表面に搭載された、メモリチップとしての第１の半導体
チップ２ａと、該ダイパッド１の裏面に搭載され、ダイ
パッド１よりも大きく形成されたロジックチップとして
の第２の半導体チップ２ｂとを具備し、第１および第２
の半導体チップは第１および第２の回路パターンの内方
端に第１および第２のボンディングワイヤ４ａ，４ｂを
介して接続され、さらにこの第１の回路パターン３ａは
スルーホール５を介して第２の回路パターン３ｂに接続
され、前記インナーリード７の先端が第２の回路パター
ン３ｂの外方端の近傍にそれぞれ固着され、電気的接続
を達成している。さらにこの封止樹脂８によって、樹脂
封止がなされている。ここで第１の半導体チップ２ａは
裏面側の第２の半導体チップ２ｂよりも小さいが、図３
(a) および(b) に示すように第１の回路パターン３ａ
は、第２の回路パターン３ｂよりも内方まで到達してお
り、第１の半導体チップ２ａにより近接するように形成
されている。
【００１７】ここでインナーリード７はタイバー１０に
よって一体的に支持せしめられている。なおここで、電
源ラインや接地ラインに接続する第１の回路パターンあ
るいは信号線の一部に接続する第１の回路パターンは、
スルーホールを介して第２の回路パターンに接続され、
第１および第２の半導体チップで共通して１本づつイン
ナーリード７に接続されるように構成される。また第２
の回路パターンのうち一部は、第２の半導体チップとの
接続はなく、スルーホールを介して接続される第１の半
導体チップの信号線取り出し用にのみ用いられることも
ある。
よって一体的に支持せしめられている。なおここで、電
源ラインや接地ラインに接続する第１の回路パターンあ
るいは信号線の一部に接続する第１の回路パターンは、
スルーホールを介して第２の回路パターンに接続され、
第１および第２の半導体チップで共通して１本づつイン
ナーリード７に接続されるように構成される。また第２
の回路パターンのうち一部は、第２の半導体チップとの
接続はなく、スルーホールを介して接続される第１の半
導体チップの信号線取り出し用にのみ用いられることも
ある。
【００１８】さらにまた、第１の半導体チップの信号線
はスルーホールを介して、図４に示すように、第２の面
に形成されたボンディングパッドＢＰを介してインナー
リード７のうち該当するものに接続されるようにしても
よい。あるいは、図５に示すように第１の回路パターン
との接続にのみ用いられる補助パターン３Ｑを第２の面
に形成しておくようにしてもよい。
はスルーホールを介して、図４に示すように、第２の面
に形成されたボンディングパッドＢＰを介してインナー
リード７のうち該当するものに接続されるようにしても
よい。あるいは、図５に示すように第１の回路パターン
との接続にのみ用いられる補助パターン３Ｑを第２の面
に形成しておくようにしてもよい。
【００１９】次にこの半導体装置の製造方法について説
明する。
明する。
【００２０】まず、４−２アロイからなる条材等を出発
材料とし、通常のプレス加工法によって形状加工を行っ
た後、必要に応じてメッキ工程を経てリードフレーム６
を形成する。なおこのリードフレーム６のインナーリー
ド先端には金バンプ（図示せず）が形成される。
材料とし、通常のプレス加工法によって形状加工を行っ
た後、必要に応じてメッキ工程を経てリードフレーム６
を形成する。なおこのリードフレーム６のインナーリー
ド先端には金バンプ（図示せず）が形成される。
【００２１】またアルミナセラミック基板１の所定の領
域にスルーホールＨとなる貫通孔を形成するとともに、
表面および裏面にスクリーン印刷または薄膜プロセスを
用いて金パターンからなる第１および第２の回路パター
ン３ａ，３ｂを形成する。
域にスルーホールＨとなる貫通孔を形成するとともに、
表面および裏面にスクリーン印刷または薄膜プロセスを
用いて金パターンからなる第１および第２の回路パター
ン３ａ，３ｂを形成する。
【００２２】そしてリードフレーム６と第２の回路パタ
ーン３ｂとの位置合わせを行い、加熱して固着する。さ
らにダイパッド１の表面および裏面側に、絶縁性ペース
トを介してそれぞれ第１および第２の半導体チップ２
ａ，２ｂを搭載する。
ーン３ｂとの位置合わせを行い、加熱して固着する。さ
らにダイパッド１の表面および裏面側に、絶縁性ペース
トを介してそれぞれ第１および第２の半導体チップ２
ａ，２ｂを搭載する。
【００２３】そして、第１および第２のボンディングワ
イヤ４ａ，４ｂを介してボンディングを行った後、裏面
側および表面側を樹脂８で封止する。
イヤ４ａ，４ｂを介してボンディングを行った後、裏面
側および表面側を樹脂８で封止する。
【００２４】最後に、タイバー１０を切除し、リードフ
レームを成形して本発明の半導体装置が完成する。
レームを成形して本発明の半導体装置が完成する。
【００２５】このようにして高密度実装型の薄型半導体
装置として完成されるが、回路パターンの先端はチップ
に近接しているため、ボンディングワイヤを長くするこ
となく電気的接続が可能となる。従って、短絡や接続不
良のおそれがない。また、第１の半導体チップ２ａは第
２の半導体チップ２ｂに比べて小さいが、第１の回路パ
ターンは極めて近接した位置まで伸長しており、ボンデ
ィングワイヤがより短く形成されるようになっている。
装置として完成されるが、回路パターンの先端はチップ
に近接しているため、ボンディングワイヤを長くするこ
となく電気的接続が可能となる。従って、短絡や接続不
良のおそれがない。また、第１の半導体チップ２ａは第
２の半導体チップ２ｂに比べて小さいが、第１の回路パ
ターンは極めて近接した位置まで伸長しており、ボンデ
ィングワイヤがより短く形成されるようになっている。
【００２６】このように半導体装置の高集積化に対応し
て、リード幅、リード間隔共に微細化が進んでも、変形
を生じることなく良好に保護せしめられる。そして、さ
らにボンディングワイヤを短くすることができ、短絡や
接続不良を生じることもない。また、樹脂封止に際して
も、樹脂の重みで変形したりすることなく信頼性の高い
半導体装置を提供することが可能となる。
て、リード幅、リード間隔共に微細化が進んでも、変形
を生じることなく良好に保護せしめられる。そして、さ
らにボンディングワイヤを短くすることができ、短絡や
接続不良を生じることもない。また、樹脂封止に際して
も、樹脂の重みで変形したりすることなく信頼性の高い
半導体装置を提供することが可能となる。
【００２７】前記実施例では、第１および第２の回路パ
ターンと第１および第２の半導体チップとの接続はワイ
ヤボンディングによって行ったが、図６に示すように、
ダイレクトボンディングによってもよいことはいうまで
もない。この場合は半導体チップのボンディングパッド
の直下まで回路パターンの先端を伸長させ、必要に応じ
てバンプを形成しておくようにしてもよい。
ターンと第１および第２の半導体チップとの接続はワイ
ヤボンディングによって行ったが、図６に示すように、
ダイレクトボンディングによってもよいことはいうまで
もない。この場合は半導体チップのボンディングパッド
の直下まで回路パターンの先端を伸長させ、必要に応じ
てバンプを形成しておくようにしてもよい。
【００２８】さらにまた、図７に示すように、この絶縁
性基板をグリーンシートなどで構成した多層構造基板
（１Ａ，１Ｂ）とし、この多層間に介在する配線層のパ
ターン３Ｓを調整することにより、自由に表裏のパター
ン位置を選択して接続し、インナーリード７から取り出
すようにすることができる。
性基板をグリーンシートなどで構成した多層構造基板
（１Ａ，１Ｂ）とし、この多層間に介在する配線層のパ
ターン３Ｓを調整することにより、自由に表裏のパター
ン位置を選択して接続し、インナーリード７から取り出
すようにすることができる。
【００２９】加えて前記実施例ではメモリと論理回路を
表面および裏面に実装したが、同じ形状のメモリを積層
するようにしてもよい。この場合は半導体チップのパッ
ド位置が表裏反転するため、図７に示したような多層配
線を用いて、接続し、１本のリードで信号の取り出しが
成されるようにしてもよい。また一方側のチップをフェ
ースダウンでダイレクトボンディング法により接続する
ようにすれば、結果的に第１および第２の半導体チップ
は同じ方向を向くように実装されることになり、第１お
よび第２の回路パターンの位置は反転することなく接続
可能である。
表面および裏面に実装したが、同じ形状のメモリを積層
するようにしてもよい。この場合は半導体チップのパッ
ド位置が表裏反転するため、図７に示したような多層配
線を用いて、接続し、１本のリードで信号の取り出しが
成されるようにしてもよい。また一方側のチップをフェ
ースダウンでダイレクトボンディング法により接続する
ようにすれば、結果的に第１および第２の半導体チップ
は同じ方向を向くように実装されることになり、第１お
よび第２の回路パターンの位置は反転することなく接続
可能である。
【００３０】またダイパッドを介して相互に密着してい
るため、放熱性もよくなり、さらに第１および第２の半
導体チップの温度をダイパッドを介して同一に維持する
ことができる。特に、温度特性の異なる半導体チップを
使用するような場合に、特性ばらつきを低減することが
できるため、有効である。
るため、放熱性もよくなり、さらに第１および第２の半
導体チップの温度をダイパッドを介して同一に維持する
ことができる。特に、温度特性の異なる半導体チップを
使用するような場合に、特性ばらつきを低減することが
できるため、有効である。
【００３１】なお、前記実施例では、絶縁性基板として
アルミナセラミック基板を用いたがこれに限定されるこ
となく適宜選択可能である。また、リードフレームの出
発材料として４−２アロイを用いたが、銅材等他の材料
を用いてもよく、また成型方法としてもプレス法に限定
されることなく、エッチング法等他の方法を用いても良
いことはいうまでもない。
アルミナセラミック基板を用いたがこれに限定されるこ
となく適宜選択可能である。また、リードフレームの出
発材料として４−２アロイを用いたが、銅材等他の材料
を用いてもよく、また成型方法としてもプレス法に限定
されることなく、エッチング法等他の方法を用いても良
いことはいうまでもない。
【００３２】
【発明の効果】以上説明してきたように、本発明によれ
ば、多ピンで高速かつ信頼性の信頼性の優れた両面チッ
プ搭載半導体装置を提供することが可能となる。
ば、多ピンで高速かつ信頼性の信頼性の優れた両面チッ
プ搭載半導体装置を提供することが可能となる。
【図１】本発明実施例の半導体装置断面図
【図２】本発明実施例の半導体装置の上面説明図
【図３】本発明実施例の半導体装置の表面および裏面の
回路パターンを示す説明図
回路パターンを示す説明図
【図４】本発明の変形例を示す図
【図５】本発明の変形例を示す図
【図６】本発明の変形例を示す図
【図７】本発明の変形例を示す図
１ ダイパッド １Ａ，１Ｂ 多層構造基板 ２ａ 第１の半導体チップ ２ｂ 第１の半導体チップ ３ａ 第１の回路パターン ３ｂ 第１の回路パターン ４ａ 第１のボンディングワイヤ ４ｂ 第２のボンディングワイヤ ５ スルーホール ６ リードフレーム ７ インナーリード ８ 樹脂 １０ タイバー
Claims (3)
- 【請求項１】 第１の面および第２の面の周縁部に、そ
の少なくとも一か所でスルーホールを介して相互に接続
された第１および第２の回路パターンを有する絶縁性基
板からなる半導体チップ搭載部と、 前記半導体チップ搭載部の第１または第２の回路パター
ンの外方端に先端が接続された複数のインナ−リ−ド
と、各インナ−リ−ドに連設されたアウタ−リ−ドとを
具備したリードフレームと、 前記半導体チップ搭載部の第１の面および第２の面にそ
れぞれ搭載され、前記第１および第２の回路パターンに
電気的接続のなされた第１および第２の半導体チップと
を具備したことを特徴とする半導体装置。 - 【請求項２】 前記絶縁性基板は、セラミック板である
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記第１の回路パターンは前記第２の回
路パターンよりも内方端がより内方に位置しており、前
記第１の半導体チップは前記第２の半導体チップよりも
小さいことを特徴とする請求項１または２のいずれかに
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009970A JPH08204119A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009970A JPH08204119A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204119A true JPH08204119A (ja) | 1996-08-09 |
Family
ID=11734786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009970A Pending JPH08204119A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204119A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066463A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 적층 패키지 및 그 제조 방법 |
| JP2002324393A (ja) * | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
| WO2021063267A1 (zh) * | 2019-09-30 | 2021-04-08 | 华为技术有限公司 | 引线框架、封装集成电路板、电源芯片及电路板封装方法 |
| US12465355B2 (en) | 2019-09-28 | 2025-11-11 | Tas Medical, Inc. | Systems, devices and methods for tissue fixation and approximating tissue defects |
| US12594068B2 (en) | 2020-01-26 | 2026-04-07 | Tas Medical Inc. | Medical systems, devices and methods adapted for tissue fixation and approximating tissue defects |
-
1995
- 1995-01-25 JP JP7009970A patent/JPH08204119A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066463A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 적층 패키지 및 그 제조 방법 |
| JP2002324393A (ja) * | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US12465355B2 (en) | 2019-09-28 | 2025-11-11 | Tas Medical, Inc. | Systems, devices and methods for tissue fixation and approximating tissue defects |
| WO2021063267A1 (zh) * | 2019-09-30 | 2021-04-08 | 华为技术有限公司 | 引线框架、封装集成电路板、电源芯片及电路板封装方法 |
| US11887918B2 (en) | 2019-09-30 | 2024-01-30 | Huawei Technologies Co., Ltd. | Lead frame, packaged integrated circuit board, power chip, and circuit board packaging method |
| US12594068B2 (en) | 2020-01-26 | 2026-04-07 | Tas Medical Inc. | Medical systems, devices and methods adapted for tissue fixation and approximating tissue defects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548911B2 (en) | Multimedia chip package | |
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| US6593169B2 (en) | Method of making hybrid integrated circuit device | |
| KR100508682B1 (ko) | 더미 와이어를 이용한 열방출형 적층 칩 패키지 | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JPH06283650A (ja) | 半導体装置 | |
| JPH06302653A (ja) | 半導体装置 | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH08204119A (ja) | 半導体装置 | |
| USRE36894E (en) | Semiconductor package with high density I/O lead connection | |
| CN113937074B (zh) | 四方扁平无引线封装结构 | |
| JPH08213545A (ja) | 半導体装置 | |
| JPH08204104A (ja) | 半導体装置 | |
| JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JPH09270435A (ja) | 半導体装置の製造方法 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| JPH08191129A (ja) | 半導体装置 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH05211274A (ja) | リードフレーム及び半導体装置 | |
| JP2968704B2 (ja) | 半導体装置 | |
| JPH0547985A (ja) | 半導体装置の製造方法 | |
| KR950000278B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH04359464A (ja) | 半導体装置 |