KR950000278B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR950000278B1
KR950000278B1 KR1019910023895A KR910023895A KR950000278B1 KR 950000278 B1 KR950000278 B1 KR 950000278B1 KR 1019910023895 A KR1019910023895 A KR 1019910023895A KR 910023895 A KR910023895 A KR 910023895A KR 950000278 B1 KR950000278 B1 KR 950000278B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
semiconductor
inner lead
semiconductor chip
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019910023895A
Other languages
English (en)
Other versions
KR930015036A (ko
Inventor
권홍규
송병석
전기영
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910023895A priority Critical patent/KR950000278B1/ko
Publication of KR930015036A publication Critical patent/KR930015036A/ko
Application granted granted Critical
Publication of KR950000278B1 publication Critical patent/KR950000278B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 장치 및 그 제조방법
제 1 도는 칩 패드(chip pad)의 배열과 지지대(support bar) 및 내부 리이드(inner lead)의 구조를 나타낸 도면.
제 2 도는 최초의 지지대까지 내부 리이드를 삭각한 것을 나타낸 도면.
제 3 도는 리이드 프레임(Lead Frame) 뒷면에 폴리이미드(Polymide) 테이프를 붙이고 지지대와 내부 리이드 팁(tip) 사이를 없앤 것을 나타낸 도면.
제 4 도는 칩이 직사각형일 때의 리이드 프레임의 구조를 나타낸 도면.
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로서, 특히 리이드 프레임 설계 및 그 제조방법에 관한 것이다.
종래에 LOC(Lead on chip) 구조의 리이드 프레임은 메모리 제품에만 사용되었는데 사용할 수 있는 리이드 프레임의 내부 리이드의 수가 적어서 디램 분야에만 사용되었다. 앞으로의 팩키지(package)는 혼성(hybrid)화, 고집적, 고밀도로 실장화 되어가는 추세이다. 특히 디램 분야에서는 고집적화에 따른 FAB(Fabrication) 제조 공정상의 한계 때문에 멀티(multi) 칩으로 집적도를 향상시키는 방법이 연구되어 왔다. 비메모리쪽에서도 하나의 팩키지를 제조함으로써 여러개의 칩을 실장하는 효과를 낼 수 있는 팩키지 제조기술이 연구되고 있다. 이러한 종래기술의 특허로는 한국 공개 특허 번호 90-5588호에 실려 있다.
본 발명의 목적은 각각 다른 기능을 갖는 4개의 칩을 한번에 설계하여 FAB 공정을 진행한 다음 4개의 각각 다른 칩을 하나의 칩으로 잘라서 팩키지 하는 것과 아울러 4개의 각각 다른 칩을 하나의 리이드 프레임에 접착하여 어셈블리(Assembly)할 수 있는 반도체 장치 및 그 제조방법을 제공한다.
본 발명의 또 다른 목적은 다(多)핀의 내부 리이드를 갖는 리이드 프레임을 제조함으로써 종래기술의 문제점을 해결할 수 잇는 반도체 장치 및 그 제조방법을 제공한다.
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 본 발명은 주변에 회로와 외부단자가 형성된 사각형상의 반도체 칩, 절연체로 접착된 내부 리이드와 외부 리이드가 윗쪽에 탑재된 반도체 칩의 배열형태에 따라 사각형으로 되는 여러개의 리이드, 반도체 칩과 리이드를 전기적으로 접속하기 위한 금속 와이어, 반도체칩, 절연체, 내부 리이드·금속와이어를 봉하여 막기 위한 봉지재로 이루어지는 반도체 장치에 있어서, 상기 외부단자는 반도체 칩의 네 변에 배치되고, 또한 반도체 칩의 길이방향 및 폭방향의 중앙부위에 길이 방향 및 폭방향으로 본딩패드를 형성하는 것을 특징으로 하는 반도체 장치를 제공한다.
또한 본 발명은 내부 리이드의 형태가 반도체 칩 배열에 따라 십자형으로 배열되는 것을 특징으로 하는 반도체 장치를 제공한다.
또한 본 발명은 내부 리이드의 변형 및 본딩성을 향상하기 위하여 4개 이상의 지지대를 갖는 것을 특징으로 하는 반도체 장치를 제공한다.
또한 본 발명은 주변에 회로와 외부단자가 형성된 사각형상의 반도체 칩, 절연체로 접착된 내부 리이드와 외부 리이드가 윗쪽에 탑재된 반도체 칩의 배열형태에 따라 사각형으로 되는 여러개의 리이드, 반도체 칩과 리이드를 전기적으로 접속하기 위한 금속 와이어, 상기 반도체 칩과 절연체를 접속하기 위한 제1의 접착층, 상기 절연체와 내부 리이드를 접속하기 위한 제2의 접착층, 상기 반도체칩, 제1 및 제2의 접착층·절연체·내부 리이드·금속 와이어를 봉하여 막기 위한 봉지재로 되는 반도체 장치에 있어서, 상기 외부단자는 네 변에 배치되고, 내부 리이드의 앞끝은 반도체 칩 중앙부위까지 근접하여 배치되는 것을 특징으로 하는 반도체 장치를 제공한다.
또한 본 발명은 처음에 지지대까지 내부 리이드를 식각하고 내부 리이드 본딩 부위에 온(Ag) 플레이팅(plating)을 실시한 후, 리이드 프레임 뒷면에 테이프를 부착하고 지지대와 내부 리이드 본딩 부분을 스탬핑(stamping) 또는 식각하여 자르는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면에 따라 상세히 설명한다.
제 1 도는 칩 패드(1)의 배열과 지지대92) 및 내부 리이드(3)의 구조를 나타낸 도면으로서, 외부 리이드(도시되지 않았음)가 내부 리이드(3)로 꺽어지는 부분은 칩의 외곽선(4)을 기준으로 하고 칩 패드 중심의 위치는 내부 리이드의 중앙선(5)에 일치하게 배열된다. 여기서 F는 하나의 디아빙스 특성을 갖는 칩의 한변의 길이를 나타내고 G는 칩 패드 중심에 내부 리이드가 접속된 부분을 나타낸다.
제 2a 도는 최초의 지지대(2)까지 내부 리이드(3)를 식각한 것을 나타낸 도면으로서, 내부 리이드(3)와 칩패드(1) 사이의 간격은 와이어 본딩에 이상이 없을 정도로 최대한 줄인다. 제 2b 도는 리이드 프레임 뒷면에 접착테이프(6)를 붙인 것을 나타낸 도면이다. 여기서 A는 내부 리이드(3) 사이의 피치(pitch)를 나타내고 B는 칩 패드(1) 사이의 피치를 나타낸다.
한편, C는 칩 패드 패턴의 단위로서 스크라이브 중심선(7)과 칩 패드(1) 사이의간격을 나타내과, D는 접착 테이프(6)과 칩 패드(1) 사이의 간격을 나타내며, E는 C와 같은 간격을 나타낸다.
제 3 도는 리이드 프레임 뒷면에 폴리이미드 테이프(6)를 붙이고 지지대92)와 내부 리이드 팁 사이을 없앤 것을 나타낸 도면으로, 여기서 내부 리이드(3)는 뒤틀림(bent)을 방지하고 다이(die) 접착을 위하여 열압착 본딩용 폴리이미드 테이프를 붙인다.
제 4 도는 칩이 직사각형일 때의 리이드 프레임 구조를 나타낸 도면으로 직사각형 형태의 칩을 접착할 때는 꺽어지는 기준선(8)을 짧은 변의 길이로 한다.
리이드 프레임 제조공정이 끝나면 팩키지를 하게 되는데, 우선 접착 플레이트에 리이드 프레임을 얼라인(align)한 뒤, 본딩 플레이트 위에 칩을 로딩하고 나서 플레이트를 리이드 프레임 밑으로 이동하여 정확하게 얼라인한다. 그 다음 열압착 방식으로 칩을 리이드 프레임에 접착하고 와이어 본딩을 한 후, 몰딩(molding)을 하고 어셈블리 공정을 진행시킨다.
그런데, 기존 멀티 칩방식으로는 팩키지의 크기가 커지는 문제점이 발생한다. 본 발명은 기존 리이드 프레임으로 제조할 때 문제가 되는 와이어 본딩 루프(loop) 길이로 인한 팩키지 크기가 커지는 문제와 기존 리이드 프레임 같이 칩 패드를 칩의 외곽에 배치함으로써 생기는 칩 크기 극대화 및 디바이스(device) 작동시 속도저하 문제를 해결할 수 있다. 장비도 기존의 장비를 이용하여 제조할 수 있으며, 고집적, 고기능, 고밀도 실장을 가능하게 하는 효과가 있으며, 그 결과 팩키지를 실장하는 PCB(Print Circuit Poard)나 세트(set) 등의 크기나 부피를 줄일 수 있는 효과가 있다.
또한, QEP(Quad Flat Package) 등에 적용하면 600핀 이상의 하이 핀(high pin) 팩키지 제조도 가능하다.

Claims (7)

  1. 주변에 회로와 외부 단자가 형성된 사각형상의 반도체 칩, 절연체로 접착된 내부 리이드와 외부 리이드가 윗쪽에 탑재된 반도체 칩의 배열 형태에 따라 사각형으로 되는 여러개의 리이드, 반도체 칩과 리이드를 전기적으로 접속하기 위한 금속 와이어, 반도체칩·절연체·내부리이드·금속와이어를 봉하여 막기 위한 봉지재로 이루어지는 반도체 장치에 있어서, 상기 외부 단자는 반도체 칩의 네 변에 배치되고, 또한 반도체 칩의 길이방향 및 폭방향의 중앙부위에 길이 방향 및 폭방향으로 본딩패드를 형성하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 리이드의 변형 및 본딩성을 향상시키기 위하여 4개 이상의 지지를 갖는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 절연체는 폴리이미드계 수지인 반도체 장치
  4. 제 2 항에 있어서, 상기 4개 이상의 지지대는 열경화성 폴리이미드계 수지를 적층한 다음 접착제로 이루어지는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서, 상기 금속 와이어는 금 와이어인 것을 특징으로 하는 반도체 장치.
  6. 주변에 회로와 외부단자가 형성된 사격형상의 반도체 칩, 절연체로 접착된 내부 리이드와 외부 리이드가 윗쪽에 탑재된 반도체 칩의 배열 형태에 따라 사각형으로 되는 여러개의 리이드, 반도체 칩과 리이드를 전기적으로 전속하기 위한 금속 와이어, 상기 반도체 칩과 절연체를 접속하기 위한 제1의 접착층, 상기 절연체와 내부 리이드를 접속하기 위한 제2의 접착층, 상기 반도체칩·제1 및 제2의 접착층·절연체·내부 리이드·금속 와이어를 봉하여 막기 위한 봉지재로 되는 반도체 장치에 있어서, 상기 외부단자는 네 변에 배치되고, 내부 리이드의 앞끝은 반도체 칩 중앙 부근까지 근접하여 배치되는 것을 특징으로 하는 반도체 장치.
  7. 주변에 회로와 외부단자가 형성된 사각형상의 반도체 칩, 절연체로 접착된 내부 리이드와 외부 리이드가 윗족에 탑재된 반도체 칩의 배열형태에 따라 사각형으로 되는 여러개의 리이드, 반도체 칩과 리이드를 전기적으로 접속하기 위한 금속 와이어, 반도체칩·절연체·내부 리이드·금속 와이어를 봉하여 막기 위한 봉지재로 이루어지는 반도체 장치에 잇어서, 처음에 지지대까지 내부 리이드를 식각하고 내부 리이드 본딩 부위에는 플레이팅을 실시한 후, 리이드 프레임 뒷면에 테이프를 부착하고 지지대와 내부 리이드 본딩 부분을 스탬핑 또는 식각하여 자르는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019910023895A 1991-12-23 1991-12-23 반도체 장치 및 그 제조방법 Expired - Fee Related KR950000278B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910023895A KR950000278B1 (ko) 1991-12-23 1991-12-23 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910023895A KR950000278B1 (ko) 1991-12-23 1991-12-23 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930015036A KR930015036A (ko) 1993-07-23
KR950000278B1 true KR950000278B1 (ko) 1995-01-12

Family

ID=19325560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023895A Expired - Fee Related KR950000278B1 (ko) 1991-12-23 1991-12-23 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR950000278B1 (ko)

Also Published As

Publication number Publication date
KR930015036A (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
US6781243B1 (en) Leadless leadframe package substitute and stack package
US7986032B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US6383845B2 (en) Stacked semiconductor device including improved lead frame arrangement
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US6855575B2 (en) Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
US8093694B2 (en) Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
US7339258B2 (en) Dual row leadframe and fabrication method
US6344687B1 (en) Dual-chip packaging
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US6084309A (en) Semiconductor device and semiconductor device mounting structure
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JP2000058578A (ja) 半導体装置
KR950000278B1 (ko) 반도체 장치 및 그 제조방법
US20040262773A1 (en) Chip-stacked package
JP2913858B2 (ja) 混成集積回路
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
JPH0834282B2 (ja) 半導体装置用リードフレーム
KR0161117B1 (ko) 반도체 패키지 디바이스
KR20010026018A (ko) 반도체 칩 패키지
JP2002280493A (ja) 半導体装置および装置の製造方法並びに実装構造体

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

L13-X000 Limitation or reissue of ip right requested

St.27 status event code: A-2-3-L10-L13-lim-X000

U15-X000 Partial renewal or maintenance fee paid modifying the ip right scope

St.27 status event code: A-4-4-U10-U15-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20051206

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20070113

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20070113

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000