JPH08204129A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08204129A JPH08204129A JP7007173A JP717395A JPH08204129A JP H08204129 A JPH08204129 A JP H08204129A JP 7007173 A JP7007173 A JP 7007173A JP 717395 A JP717395 A JP 717395A JP H08204129 A JPH08204129 A JP H08204129A
- Authority
- JP
- Japan
- Prior art keywords
- laser trimming
- trimming step
- silicon substrate
- type well
- damage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000009966 trimming Methods 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 238000005520 cutting process Methods 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Landscapes
- Laser Beam Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 レーザトリミングの再に受けたダメージの影
響を低減することが可能な半導体装置を提供することで
ある。 【構成】 シリコン基板１１の導電型と反対の導電型の
ウエル１２と、ウエル１１上に形成された絶縁層１３
と、絶縁層１３上に形成されたレーザトリミング用配線
層１４とを有する。
響を低減することが可能な半導体装置を提供することで
ある。 【構成】 シリコン基板１１の導電型と反対の導電型の
ウエル１２と、ウエル１１上に形成された絶縁層１３
と、絶縁層１３上に形成されたレーザトリミング用配線
層１４とを有する。
Description
【０００１】
【産業上の利用分野】本願は、半導体装置、特にレーザ
トリミング用配線層を有する半導体装置に関する。
トリミング用配線層を有する半導体装置に関する。
【０００２】
【従来の技術】従来、レーザトリミング用配線層を設け
たＩＣでは、シリコン基板上に絶縁層を設け、この絶縁
層上にレーザトリミング用配線層を設けていた。
たＩＣでは、シリコン基板上に絶縁層を設け、この絶縁
層上にレーザトリミング用配線層を設けていた。
【０００３】
【発明が解決しようとする課題】一般的に、レーザトリ
ミング用配線層をレーザで切断する場合、その影響がシ
リコン基板にまで及ぶため、シリコン基板がダメージを
受ける。従来はレーザトリミング用配線層下部のシリコ
ン基板に何ら対策がほどこされていなかったため、レー
ザトリミングの際に受けたダメージが徐々にシリコン基
板の周囲に拡がり、ＩＣの特性や信頼性に悪影響を及ぼ
すという問題点があった。
ミング用配線層をレーザで切断する場合、その影響がシ
リコン基板にまで及ぶため、シリコン基板がダメージを
受ける。従来はレーザトリミング用配線層下部のシリコ
ン基板に何ら対策がほどこされていなかったため、レー
ザトリミングの際に受けたダメージが徐々にシリコン基
板の周囲に拡がり、ＩＣの特性や信頼性に悪影響を及ぼ
すという問題点があった。
【０００４】本願に係わる発明の目的は、レーザトリミ
ングの際に受けたダメージの影響を低減することが可能
な半導体装置を提供することである。
ングの際に受けたダメージの影響を低減することが可能
な半導体装置を提供することである。
【０００５】
【課題を解決するための手段】本願に係わる半導体装置
は、シリコン基板の導電型と反対の導電型のウエルと、
上記ウエル上に形成された絶縁層と、上記絶縁層上に形
成されたレーザトリミング用配線層とを有する。
は、シリコン基板の導電型と反対の導電型のウエルと、
上記ウエル上に形成された絶縁層と、上記絶縁層上に形
成されたレーザトリミング用配線層とを有する。
【０００６】
【実施例】図１は、実施例を示した図である。Ｎ型シリ
コン基板１１上の所定の領域にはＬＯＣＯＳ構造の酸化
シリコン層１３が形成されており、この酸化シリコン層
１３下にＰ型ウエル１２が形成されている。Ｐ型ウエル
１２はＣＭＯＳのウエル製造工程で形成され、ウエルの
深さや不純物濃度等は通常のＣＭＯＳＩＣに用いられる
ものと同様である。Ｐ型ウエル１２上にはレーザトリミ
ング用配線層１４（金属配線）が形成されている。な
お、図示しない領域にはＭＯＳトランジスタや各種配線
等が形成されている。
コン基板１１上の所定の領域にはＬＯＣＯＳ構造の酸化
シリコン層１３が形成されており、この酸化シリコン層
１３下にＰ型ウエル１２が形成されている。Ｐ型ウエル
１２はＣＭＯＳのウエル製造工程で形成され、ウエルの
深さや不純物濃度等は通常のＣＭＯＳＩＣに用いられる
ものと同様である。Ｐ型ウエル１２上にはレーザトリミ
ング用配線層１４（金属配線）が形成されている。な
お、図示しない領域にはＭＯＳトランジスタや各種配線
等が形成されている。
【０００７】トリミングはレーザトリミング用配線層１
４をレーザで切断することにより行われるが、レーザト
リミングの際のシリコン基板１１へのダメージはＰ型ウ
エル１２内に抑えることができる。また、Ｐ型ウエル１
２内で生じたダメージがＰ型ウエル１２外へと拡がるこ
とを防止することができる。
４をレーザで切断することにより行われるが、レーザト
リミングの際のシリコン基板１１へのダメージはＰ型ウ
エル１２内に抑えることができる。また、Ｐ型ウエル１
２内で生じたダメージがＰ型ウエル１２外へと拡がるこ
とを防止することができる。
【０００８】以上のように、本実施例では酸化シリコン
層１３下にＰ型ウエル１２を設けたので、レーザトリミ
ングの際に受けたダメージの影響を低減することが可能
となる。したがって、予めレーザトリミング用配線層１
４を形成しておき、必要に応じてこのレーザトリミング
用配線層１４を切断するという構成を、ＩＣの特性や信
頼性の低下なしに実現させることができる。
層１３下にＰ型ウエル１２を設けたので、レーザトリミ
ングの際に受けたダメージの影響を低減することが可能
となる。したがって、予めレーザトリミング用配線層１
４を形成しておき、必要に応じてこのレーザトリミング
用配線層１４を切断するという構成を、ＩＣの特性や信
頼性の低下なしに実現させることができる。
【０００９】なお、上記実施例ではＮ型シリコン基板お
よびＰ型ウエルを用いたが、これとは逆にＰ型シリコン
基板およびＮ型ウエルを用いてもよい。
よびＰ型ウエルを用いたが、これとは逆にＰ型シリコン
基板およびＮ型ウエルを用いてもよい。
【００１０】
【発明の効果】本願に係わる発明では、絶縁層下にウエ
ルを設けたので、レーザトリミングの際に受けたダメー
ジの影響を低減することが可能となり、ＩＣの特性や信
頼性の低下を防止することが可能となる。
ルを設けたので、レーザトリミングの際に受けたダメー
ジの影響を低減することが可能となり、ＩＣの特性や信
頼性の低下を防止することが可能となる。
【図１】本願に係わる発明の実施例を示した図である。
１１……シリコン基板 １２……Ｐ型ウエル １３……酸化シリコン層（絶縁層） １４……レーザトリミング用配線層
Claims (1)
- 【請求項１】 シリコン基板の導電型と反対の導電型の
ウエルと、 上記ウエル上に形成された絶縁層と、 上記絶縁層上に形成されたレーザトリミング用配線層と
を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7007173A JPH08204129A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7007173A JPH08204129A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204129A true JPH08204129A (ja) | 1996-08-09 |
Family
ID=11658697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7007173A Pending JPH08204129A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204129A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373120B1 (en) | 1998-02-12 | 2002-04-16 | Nec Corporation | Semiconductor device for simultaneously achieving high reliability to laser light radiation and small occupation region and method of manufacturing it |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541481A (ja) * | 1991-08-06 | 1993-02-19 | Nec Corp | 半導体集積回路 |
-
1995
- 1995-01-20 JP JP7007173A patent/JPH08204129A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541481A (ja) * | 1991-08-06 | 1993-02-19 | Nec Corp | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373120B1 (en) | 1998-02-12 | 2002-04-16 | Nec Corporation | Semiconductor device for simultaneously achieving high reliability to laser light radiation and small occupation region and method of manufacturing it |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812388B2 (ja) | Ｓｏｉ半導体装置の製造方法 | |
| US6670677B2 (en) | SOI substrate having an etch stop layer and an SOI integrated circuit fabricated thereon | |
| US6689648B2 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
| JP3926011B2 (ja) | 半導体装置の設計方法 | |
| JPH1032260A (ja) | 入力保護回路 | |
| JP2900908B2 (ja) | 半導体装置およびその製造方法 | |
| IE822570L (en) | Semiconductor device and method of manufacturing the same | |
| JPH08204129A (ja) | 半導体装置 | |
| EP0789403B1 (en) | Zener zap diode and method of manufacturing the same | |
| JP3196229B2 (ja) | 半導体装置 | |
| JPH08195483A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2509173B2 (ja) | 相補型ｍｉｓｆｅｔを有する半導体集積回路装置の製造方法 | |
| US20030146487A1 (en) | Semiconductor device having a device formation region protected from a counterelectromotive force | |
| JP2000208714A (ja) | 半導体装置及びその製造方法 | |
| JPH02170571A (ja) | 半導体装置とその製造方法 | |
| JPS6131630B2 (ja) | ||
| JPH10178117A (ja) | 半導体装置の製造方法 | |
| KR100265346B1 (ko) | 반도체소자 제조방법 | |
| US6258722B1 (en) | Method of manufacturing CMOS device | |
| JPH1092949A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2738602B2 (ja) | 半導体装置 | |
| KR19990048298A (ko) | 반도체 장치의 중복식각 방지 방법 | |
| JPH11176947A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6081838A (ja) | 半導体集積回路 | |
| JPH0758050A (ja) | 半導体装置の製造方法 |