JPH0758050A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0758050A JPH0758050A JP20415193A JP20415193A JPH0758050A JP H0758050 A JPH0758050 A JP H0758050A JP 20415193 A JP20415193 A JP 20415193A JP 20415193 A JP20415193 A JP 20415193A JP H0758050 A JPH0758050 A JP H0758050A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- semiconductor substrate
- diffusion
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 abstract description 34
- 238000010438 heat treatment Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 9
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 abstract 5
- 239000010409 thin film Substances 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 一度の熱処理工程で深さの異なる不純物拡散
層を形成することにより製造工程における素子に及ぼす
熱ストレスを軽減して、得られる半導体装置の歩留まり
及び信頼性を向上する方法を提供することを目的とす
る。 【構成】 絶縁膜の窓孔が形成された半導体基板の上面
に比較的薄い絶縁膜を形成して絶縁膜の薄い領域と厚い
領域を形成すし、上記絶縁膜の薄い領域の少なくとも一
部を残して絶縁膜に窓孔を形成し、この半導体基板に不
純物を拡散するようにした。
層を形成することにより製造工程における素子に及ぼす
熱ストレスを軽減して、得られる半導体装置の歩留まり
及び信頼性を向上する方法を提供することを目的とす
る。 【構成】 絶縁膜の窓孔が形成された半導体基板の上面
に比較的薄い絶縁膜を形成して絶縁膜の薄い領域と厚い
領域を形成すし、上記絶縁膜の薄い領域の少なくとも一
部を残して絶縁膜に窓孔を形成し、この半導体基板に不
純物を拡散するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳細には、半導体基板に拡散深さの異なる
不純物領域を形成する方法に関する。
に関し、より詳細には、半導体基板に拡散深さの異なる
不純物領域を形成する方法に関する。
【０００２】
【従来の技術】例えば、ダイオード、トランジスタ、サ
イリスタ、ＩＣ等の半導体装置において、単一の半導体
基板に同不純物を用い拡散深さの異なる不純物拡散層を
形成することがしばしば行われている。従来、この種の
半導体装置、例えばツェナーダイオードにおける製造方
法としては、図３（ａ）〜（ｄ）に示すように行われて
いる。
イリスタ、ＩＣ等の半導体装置において、単一の半導体
基板に同不純物を用い拡散深さの異なる不純物拡散層を
形成することがしばしば行われている。従来、この種の
半導体装置、例えばツェナーダイオードにおける製造方
法としては、図３（ａ）〜（ｄ）に示すように行われて
いる。
【０００３】先ず、図３（ａ）に示すように、半導体基
板２１の上面に形成された酸化シリコン、窒化シリコン
等の絶縁膜２２の所定の位置に窓孔２３を形成する。
板２１の上面に形成された酸化シリコン、窒化シリコン
等の絶縁膜２２の所定の位置に窓孔２３を形成する。
【０００４】そして、図３（ｂ）に示すように、上記絶
縁膜２２上に拡散源となる不純物層、例えば硼素含有ポ
リマー（ＰＢＦ）等をスピン−オン法等により塗布し熱
拡散（第１の熱処理工程）して比較的拡散深さの深い第
１拡散層２４を形成する。
縁膜２２上に拡散源となる不純物層、例えば硼素含有ポ
リマー（ＰＢＦ）等をスピン−オン法等により塗布し熱
拡散（第１の熱処理工程）して比較的拡散深さの深い第
１拡散層２４を形成する。
【０００５】次に、図３（ｃ）に示すように、この半導
体基板２１の絶縁膜２２の上記窓孔２３間に窓孔２５を
形成し、上記絶縁膜２２上に不純物層を塗布し熱拡散
（第２の熱処理工程）して、図３（ｄ）に示すように、
上記第１拡散層よりも拡散深さの浅い第２拡散層２６を
形成する。
体基板２１の絶縁膜２２の上記窓孔２３間に窓孔２５を
形成し、上記絶縁膜２２上に不純物層を塗布し熱拡散
（第２の熱処理工程）して、図３（ｄ）に示すように、
上記第１拡散層よりも拡散深さの浅い第２拡散層２６を
形成する。
【０００６】
【発明が解決しようとする課題】このように同不純物を
用いて拡散深さの異なる不純物拡散層を形成するには、
従来の方法では熱処理工程を２度行う必要がある。従っ
て、熱処理工程に要する時間が長くなり、半導体基板は
高温に長時間供されることとなので、熱ストレスが素子
の破壊、特性劣化等を誘引したり、不純物拡散時に拡散
異常を生じさせるという問題がある。
用いて拡散深さの異なる不純物拡散層を形成するには、
従来の方法では熱処理工程を２度行う必要がある。従っ
て、熱処理工程に要する時間が長くなり、半導体基板は
高温に長時間供されることとなので、熱ストレスが素子
の破壊、特性劣化等を誘引したり、不純物拡散時に拡散
異常を生じさせるという問題がある。
【０００７】また、上記第１の熱処理工程と第２の熱処
理工程で拡散深さを変えて拡散層を形成しているため
に、処理温度、不純物濃度等の処理条件を別途調整する
必要があり作業が煩雑になるという問題もある。
理工程で拡散深さを変えて拡散層を形成しているため
に、処理温度、不純物濃度等の処理条件を別途調整する
必要があり作業が煩雑になるという問題もある。
【０００８】本発明は、一度の熱処理工程で深さの異な
る不純物拡散層を形成することにより製造工程における
素子に及ぼす熱ストレスを軽減して、得られる半導体装
置の歩留まり及び信頼性を向上する方法を提供すること
を目的とする。
る不純物拡散層を形成することにより製造工程における
素子に及ぼす熱ストレスを軽減して、得られる半導体装
置の歩留まり及び信頼性を向上する方法を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされたもので、絶縁膜の窓孔が形成され
た半導体基板の上面に比較的薄い絶縁膜を形成して絶縁
膜の薄い領域と厚い領域を形成する工程と、上記絶縁膜
の薄い領域の少なくとも一部を残して絶縁膜に窓孔を形
成する工程と、この半導体基板に不純物を拡散する工程
とを具備することを特徴とする半導体装置の製造方法に
係るものである。
決するためになされたもので、絶縁膜の窓孔が形成され
た半導体基板の上面に比較的薄い絶縁膜を形成して絶縁
膜の薄い領域と厚い領域を形成する工程と、上記絶縁膜
の薄い領域の少なくとも一部を残して絶縁膜に窓孔を形
成する工程と、この半導体基板に不純物を拡散する工程
とを具備することを特徴とする半導体装置の製造方法に
係るものである。
【００１０】
【作用】半導体基板上に絶縁膜を形成し、不純物拡散層
を形成すべき部分に相当する上記絶縁膜を除去し、この
除去した部分に不純物の拡散或いは不純物のイオン打ち
込みが可能な比較的薄い絶縁膜を形成した後、少なくと
も上記比較的薄い絶縁膜を形成した部分の一部を残して
上記絶縁膜に窓孔を設けることにより、半導体基板上に
絶縁膜が薄く形成された部分と絶縁膜が除去され開孔さ
れた部分とが形成された状態となる。この状態で不純物
を拡散させるので、同一熱処理工程において、上記開孔
された部分には深く不純物拡散層が形成され、薄い絶縁
膜が形成された部分には浅い不純物拡散層が形成され
る。
を形成すべき部分に相当する上記絶縁膜を除去し、この
除去した部分に不純物の拡散或いは不純物のイオン打ち
込みが可能な比較的薄い絶縁膜を形成した後、少なくと
も上記比較的薄い絶縁膜を形成した部分の一部を残して
上記絶縁膜に窓孔を設けることにより、半導体基板上に
絶縁膜が薄く形成された部分と絶縁膜が除去され開孔さ
れた部分とが形成された状態となる。この状態で不純物
を拡散させるので、同一熱処理工程において、上記開孔
された部分には深く不純物拡散層が形成され、薄い絶縁
膜が形成された部分には浅い不純物拡散層が形成され
る。
【００１１】
【実施例】以下実施例を示し、本発明の特徴とするとこ
ろをより詳細に説明するが、本発明がこれら実施例に限
定されることはない。
ろをより詳細に説明するが、本発明がこれら実施例に限
定されることはない。
【００１２】図１（ａ）〜（ｅ）に本発明の第１の実施
例であるツェナーダイオードの製造方法を示す。先ず、
図１（ａ）に示すように、半導体基板１上に酸化シリコ
ン、窒化シリコン等の絶縁膜２を熱酸化又はＣＶＤ法に
より形成し、その所定の位置に窓孔３をエッチングによ
り形成する。
例であるツェナーダイオードの製造方法を示す。先ず、
図１（ａ）に示すように、半導体基板１上に酸化シリコ
ン、窒化シリコン等の絶縁膜２を熱酸化又はＣＶＤ法に
より形成し、その所定の位置に窓孔３をエッチングによ
り形成する。
【００１３】次に、図１（ｂ）に示すように、上記半導
体基板１の窓孔３の部分にＣＶＤ法又は熱酸化により、
比較的薄い酸化シリコン、窒化シリコン等の絶縁膜４を
形成した後、図１（ｃ）に示すように、上記絶縁膜４の
両端部をエッチングにより除去して窓孔５を形成する。
体基板１の窓孔３の部分にＣＶＤ法又は熱酸化により、
比較的薄い酸化シリコン、窒化シリコン等の絶縁膜４を
形成した後、図１（ｃ）に示すように、上記絶縁膜４の
両端部をエッチングにより除去して窓孔５を形成する。
【００１４】そして、図１（ｄ）に示すように、例えば
ＰＢＦ等の拡散源となるボロン、リン等の不純物を含有
する不純物層６をスピン−オン法等により塗布し乾燥し
て形成し、熱処理することにより、図１（ｅ）に示すよ
うに、拡散深さの浅い部分７ａ及び深い部分７ｂからな
る不純物拡散層７が形成される。また、上記不純物拡散
層７を、不純物をイオン打ち込みすることにより形成し
てもよい。
ＰＢＦ等の拡散源となるボロン、リン等の不純物を含有
する不純物層６をスピン−オン法等により塗布し乾燥し
て形成し、熱処理することにより、図１（ｅ）に示すよ
うに、拡散深さの浅い部分７ａ及び深い部分７ｂからな
る不純物拡散層７が形成される。また、上記不純物拡散
層７を、不純物をイオン打ち込みすることにより形成し
てもよい。
【００１５】次に、本発明の第２の実施例であるガード
リング層を設けた高耐圧ダイオードについて図２（ａ）
〜（ｅ）により説明する。先ず、図２（ａ）に示すよう
に、半導体基板１１上に絶縁膜１２を形成し、窓孔１３
を形成する。そして、図２（ｂ）に示すように、上記窓
孔１２の部分に比較的薄い酸化シリコン、窒化シリコン
等の絶縁膜１４を形成した後、図２（ｃ）に示すよう
に、半導体基板１１の中央部の絶縁膜１２をエッチング
して除去し、上記窓孔１３と独立した窓孔１５を形成す
る。これに、図２（ｄ）に示すように、不純物層１６を
塗布し熱処理すれば、図２（ｅ）に示すように、深い不
純物拡散層１８とガードリング層となる浅い不純物拡散
層１８とを独立して同時に形成できる。
リング層を設けた高耐圧ダイオードについて図２（ａ）
〜（ｅ）により説明する。先ず、図２（ａ）に示すよう
に、半導体基板１１上に絶縁膜１２を形成し、窓孔１３
を形成する。そして、図２（ｂ）に示すように、上記窓
孔１２の部分に比較的薄い酸化シリコン、窒化シリコン
等の絶縁膜１４を形成した後、図２（ｃ）に示すよう
に、半導体基板１１の中央部の絶縁膜１２をエッチング
して除去し、上記窓孔１３と独立した窓孔１５を形成す
る。これに、図２（ｄ）に示すように、不純物層１６を
塗布し熱処理すれば、図２（ｅ）に示すように、深い不
純物拡散層１８とガードリング層となる浅い不純物拡散
層１８とを独立して同時に形成できる。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
深さの異なる不純物拡散層を一度の熱処理工程において
形成することができる。従って、熱処理工程に要する時
間を従来よりも一段と短縮でき、製造工程の簡略化が図
れるとともに、製造工程において素子に及ぼされる熱ス
トレスを極めて軽減でき、素子の破壊及び特性劣化を低
減でき、更に拡散異常を減少できるので、得られる半導
体装置の不良発生率を低減でき、歩留まり及び信頼性を
向上し得る。
深さの異なる不純物拡散層を一度の熱処理工程において
形成することができる。従って、熱処理工程に要する時
間を従来よりも一段と短縮でき、製造工程の簡略化が図
れるとともに、製造工程において素子に及ぼされる熱ス
トレスを極めて軽減でき、素子の破壊及び特性劣化を低
減でき、更に拡散異常を減少できるので、得られる半導
体装置の不良発生率を低減でき、歩留まり及び信頼性を
向上し得る。
【００１７】また、浅い不純物拡散層を形成すべき部分
に相当する絶縁膜の膜厚の調整により拡散深さを調整で
きるので、作業を容易にして設計精度の向上を図ること
ができる。
に相当する絶縁膜の膜厚の調整により拡散深さを調整で
きるので、作業を容易にして設計精度の向上を図ること
ができる。
【図１】第１の実施例である製造工程の説明図である。
【図２】第２の実施例である製造工程の説明図である。
【図３】従来の製造工程の説明図である。
１，１１ 半導体基板 ２，４，１２，１４ 絶縁膜 ３，５，１３，１５ 窓孔 ６，１６ 不純物層 ７ａ，７ｂ，１７，１８ 不純物拡散層
Claims (1)
- 【請求項１】 絶縁膜の窓孔が形成された半導体基板の
上面に比較的薄い絶縁膜を形成して絶縁膜の薄い領域と
厚い領域を形成する工程と、上記絶縁膜の薄い領域の少
なくとも一部を残して絶縁膜に窓孔を形成する工程と、
この半導体基板に不純物を拡散する工程とを具備するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20415193A JPH0758050A (ja) | 1993-08-18 | 1993-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20415193A JPH0758050A (ja) | 1993-08-18 | 1993-08-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758050A true JPH0758050A (ja) | 1995-03-03 |
Family
ID=16485688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20415193A Pending JPH0758050A (ja) | 1993-08-18 | 1993-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016189411A (ja) * | 2015-03-30 | 2016-11-04 | 新電元工業株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-08-18 JP JP20415193A patent/JPH0758050A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016189411A (ja) * | 2015-03-30 | 2016-11-04 | 新電元工業株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684971A (en) | Ion implanted CMOS devices | |
| US4875085A (en) | Semiconductor device with shallow n-type region with arsenic or antimony and phosphorus | |
| JPH0228902B2 (ja) | ||
| KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
| JPH04323851A (ja) | 半導体装置 | |
| US5869372A (en) | Method of manufacturing a power semiconductor device | |
| JPH0653492A (ja) | 半導体装置及びその製造方法 | |
| US3969165A (en) | Simplified method of transistor manufacture | |
| JPH0127589B2 (ja) | ||
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH0579184B2 (ja) | ||
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPS61182254A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPS6238857B2 (ja) | ||
| JPS60226166A (ja) | 半導体集積回路装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH0314241A (ja) | 半導体装置の製造方法 | |
| JPS6118348B2 (ja) | ||
| JPS60219770A (ja) | 半導体装置の製造方法 | |
| JPH0336751A (ja) | 半導体装置の製造方法 | |
| JPS633462A (ja) | 半導体装置の製造方法 | |
| JPS60263454A (ja) | 半導体装置の製造方法 |