JPH08204205A

JPH08204205A - ボトムゲート型薄膜トランジスタの作製方法

Info

Publication number: JPH08204205A
Application number: JP7024814A
Authority: JP
Inventors: Toshiyuki Samejima; 俊之鮫島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-01-19
Filing date: 1995-01-19
Publication date: 1996-08-09

Abstract

(57)【要約】【目的】ゲート電極とソース・ドレイン領域とが垂直方
向に重なり合うことがなく、これらの領域をセルフアラ
イン方式で形成し得るボトムゲート型薄膜トランジスタ
（ＴＦＴ）の作製方法を提供する。【構成】ボトムゲート型ＴＦＴの作製方法は、（イ）基
体１０の表面上にゲート電極１２を形成した後、全面に
ゲート絶縁膜１４を成膜し、（ロ）その上に半導体層１
６を成膜し、（ハ）その上に不純物含有層１８を成膜
し、（ニ）基体１０の裏面側からエネルギービームを照
射して不純物含有層中の不純物を活性化しそして半導体
層１６内に拡散させて半導体層１６にソース・ドレイン
領域２０及びチャネル領域２２を形成し、（ホ）ゲート
電極１２の上方の少なくとも不純物含有層１６を、ゲー
ト長よりも広くエッチングする各工程から成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ゲート電極とソース・
ドレイン領域とが垂直方向に重なり合っておらず、ソー
ス・ドレイン領域及びチャネル領域を所謂セルフアライ
ン方式で形成し得るボトムゲート型（逆スタガ構造）薄
膜トランジスタの作製方法に関する。

【０００２】

【従来の技術】ボトムゲート型薄膜トランジスタは、図
７の（Ｃ）に模式的な一部断面図を示すように、例えば
ガラス基板から成る基体２００、基体２００上に形成さ
れたゲート電極２１２、ゲート電極２１２上及び基体２
００上に成膜されたゲート絶縁膜２１４、ゲート絶縁膜
２１４上に形成されたソース・ドレイン領域２２０及び
チャネル領域２２２、並びにソース・ドレイン領域２２
０の上に形成されたソース・ドレイン電極２２６から構
成されている。そして、ボトムゲート型薄膜トランジス
タは、液晶ディスプレイのスイッチング素子等に盛んに
応用されている。

【０００３】図７の（Ｃ）に示したボトムゲート型薄膜
トランジスタの作製方法の概要を、図７の（Ａ）及び
（Ｂ）を参照して、以下、説明する。

【０００４】先ず、ガラス基板等から成る基体２００上
にゲート電極２１２を形成した後、例えばＳｉＮから成
るゲート絶縁膜２１４を例えばプラズマＣＶＤ法にて全
面に成膜する。次いで、ゲート絶縁膜２１４の上に、例
えば水素化アモルファスシリコンから成る半導体層２１
６、不純物がドープされた不純物含有層２１８を、順
次、例えばプラズマＣＶＤ法で成膜する（図７の（Ａ）
参照）。

【０００５】その後、フォトリソグラフィ技術及びエッ
チング技術を用いて、ゲート電極２１２の上方の不純物
含有層２１８を除去し、更に、半導体層２１６の一部分
を除去する（図７の（Ｂ）参照）。ゲート電極２１２の
上方に残された半導体層２１６がチャネル領域２２２に
相当し、半導体層２１６上に残された不純物含有層２１
８がソース・ドレイン領域２２０に相当する。

【０００６】次に、不純物含有層２１８、半導体層２１
６、ゲート絶縁膜２１４をパターニングし、全面に層間
絶縁層２２４を成膜する。その後、ソース・ドレイン領
域２２０の上方の層間絶縁層２２４に開口部を形成し、
かかる開口部内を含む層間絶縁層２２４の上に、例えば
アルミニウムから成る金属配線材料層を成膜する。次い
で、金属配線材料層を所望の形状にパターニングしてソ
ース・ドレイン電極２２６を形成する。こうして、ボト
ムゲート型薄膜トランジスタが完成する。

【０００７】

【発明が解決しようとする課題】このような従来のボト
ムゲート型薄膜トランジスタの作製方法においては、フ
ォトリソグラフィ技術及びエッチング技術を用いて、ゲ
ート電極２１２の上方の不純物含有層２１８及び半導体
層２１６の一部分を除去する際、フォトマスクの位置合
わせ精度を確保しようとすると、エッチング幅をゲート
長より短くしなければならなくなる。その結果、ゲート
電極２１２とソース・ドレイン領域２２０との間の垂直
方向の重なりが避けられなくなる（図７の（Ｂ）参
照）。ソース・ドレイン領域２２０及びチャネル領域２
２２がゲート電極２１２に対して所謂セルフアライン方
式で形成されないため、このような状態が発生する。こ
の重なりはトランジスタ素子の浮遊容量を生ぜしめ、ボ
トムゲート型薄膜トランジスタの動作速度が遅くなると
いう問題が生じる。

【０００８】本出願人は、ゲート電極とソース・ドレイ
ン領域との間のこのような垂直方向の重なりを避ける薄
膜トランジスタの作製方法を、特開昭６２−２５３１号
公報にて提案した。この薄膜トランジスタの作製方法
は、所謂トップゲート型薄膜トランジスタの作製方法に
関する。即ち、ガラス基板の表面上に半導体層及びゲー
ト絶縁膜を順次成膜し、その上にゲート電極を形成した
後、全面にＰＳＧから成る不純物含有絶縁層を成膜す
る。次に、ガラス基板の裏面からエネルギービームを半
導体層に照射する。その結果、半導体層が結晶化される
と共に不純物含有絶縁層から不純物が半導体層内へ拡散
する。ゲート電極が存在しているので、ゲート電極の上
に成膜された不純物含有絶縁層にはエネルギービームが
照射されない。しかもゲート電極が存在するので、ゲー
ト電極上の不純物含有絶縁層から半導体層に不純物が拡
散することはない。従って、ゲート電極の下の半導体層
はノンドープのチャネル領域となる。このようにゲート
電極が一種のマスク層となり、所謂セルフアライン方式
でソース・ドレイン領域及びチャネル領域が形成され、
ゲート電極とソース・ドレイン領域との間の垂直方向の
重なりを避けることができる。

【０００９】しかしながら、かかる特開昭６２−２５３
１号公報に開示された薄膜トランジスタの作製方法は所
謂トップゲート型薄膜トランジスタの作製方法に関する
ものであり、ボトムゲート型薄膜トランジスタの作製方
法に関するものではない。また、図７に示した従来のボ
トムゲート型薄膜トランジスタの作製方法に対して特開
昭６２−２５３１号公報に開示された技術を適用した場
合、図７の（Ａ）に示した状態で基体２００の裏面から
エネルギービームを照射したとき、ソース・ドレイン領
域及びチャネル領域を形成する際に、ゲート電極１１２
の上方の不純物含有層２１８及び不純物が拡散した半導
体層２１６をどの程度除去すべきかに関しては、特開昭
６２−２５３１号公報からは全く不明である。

【００１０】一般に、絶縁材料の融点は半導体材料の融
点よりも高く、半導体材料を加熱しても絶縁材料は溶融
しない。そして、絶縁材料中の不純物拡散係数は非常に
小さい（＜１０^-11ｃｍ^-2／ｓ）。従って、特開昭６２
−２５３１号公報に開示された薄膜トランジスタの作製
方法をボトムゲート型薄膜トランジスタの作製方法に適
用した場合、絶縁材料から成る不純物含有層２１８から
不純物を半導体層２１６に拡散させるためには、半導体
層２１６及び不純物含有層２１８を強く加熱しなければ
ならない。このためには、大きなエネルギーを有するビ
ームの照射が必要とされる。然るに、このような強い加
熱を行った場合、半導体層２１６にラフネス等の欠陥が
生じ易くなる。

【００１１】従って、本発明の目的は、ゲート電極とソ
ース・ドレイン領域とが垂直方向に重なり合うことがな
く、ソース・ドレイン領域及びチャネル領域を所謂セル
フアライン方式で形成することができるボトムゲート型
薄膜トランジスタの作製方法を提供することにある。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の第１の態様に係るボトムゲート型薄膜トラ
ンジスタの作製方法は、（イ）基体の表面上にゲート電
極を形成した後、ゲート電極上を含む基体の表面上にゲ
ート絶縁膜を成膜する工程と、（ロ）該ゲート絶縁膜上
に、半導体層を成膜する工程と、（ハ）該半導体層上に
不純物を含む不純物含有半導体層を成膜する工程と、
（ニ）基体の裏面側からエネルギービームを照射し、エ
ネルギービームが照射された不純物含有半導体層中の不
純物を活性化すると共に該不純物を該半導体層内に拡散
させてゲート電極を挟んで該半導体層にソース・ドレイ
ン領域を形成し、且つソース・ドレイン領域に挟まれた
チャネル領域をゲート電極の上方の該半導体層に形成す
る工程と、（ホ）ゲート電極の上方の少なくとも該不純
物含有半導体層を、ゲート長よりも広くエッチングする
工程、から成ることを特徴とする。

【００１３】ここで、ゲート電極の上方の不純物含有半
導体層をゲート長よりも広くエッチングするとは、ゲー
ト電極の上方の不純物含有半導体層の全てをエッチング
し、更に、ゲート長の方向に沿って一層幅広く不純物含
有半導体層をエッチングすることを意味する。

【００１４】本発明の第１の態様に係るボトムゲート型
薄膜トランジスタの作製方法においては、前記工程
（ホ）において、不純物含有半導体層のエッチングに引
き続き、ゲート電極の上方の半導体層を、所定の深さま
で且つゲート長よりも広くエッチングすることが好まし
い。ここで、ゲート電極の上方の半導体層を所定の深さ
まで且つゲート長よりも広くエッチングするとは、ゲー
ト電極の上方の半導体層の全てを所定の深さまでエッチ
ングし、更に、ゲート長の方向に沿って一層幅広く半導
体層を所定の深さまでエッチングする（即ち、ソース・
ドレイン領域の一部分も所定の深さまでエッチングす
る）ことを意味する。所定の深さは、不純物の半導体層
への拡散深さよりも浅い深さであることが好ましい。

【００１５】上記の目的を達成するための本発明の第２
の態様に係るボトムゲート型薄膜トランジスタの作製方
法は、（イ）基体の表面上にゲート電極を形成した後、
ゲート電極上を含む基体の表面上にゲート絶縁膜を成膜
する工程と、（ロ）該ゲート絶縁膜上に、半導体層を成
膜する工程と、（ハ）該半導体層の表層に不純物を含む
不純物含有半導体層を形成する工程と、（ニ）基体の裏
面側からエネルギービームを照射し、エネルギービーム
が照射された不純物含有半導体層中の不純物を活性化す
ると共に該不純物を該半導体層内に拡散させてゲート電
極を挟んで該半導体層にソース・ドレイン領域を形成
し、且つソース・ドレイン領域に挟まれたチャネル領域
をゲート電極の上方の該半導体層に形成する工程と、
（ホ）ゲート電極の上方の少なくとも該不純物含有半導
体層を、ゲート長よりも広くエッチングする工程、から
成ることを特徴とする。

【００１６】ここで、ゲート電極の上方の不純物含有半
導体層をゲート長よりも広くエッチングするとは、ゲー
ト電極の上方の不純物含有半導体層の全てをエッチング
し、更に、ゲート長の方向に沿って一層幅広く不純物含
有半導体層をエッチングすることを意味する。

【００１７】本発明の第２の態様に係るボトムゲート型
薄膜トランジスタの作製方法においては、前記工程
（ホ）において、不純物含有半導体層のエッチングに引
き続き、ゲート電極の上方の半導体層を、所定の深さま
で且つゲート長よりも広くエッチングすることが好まし
い。ここで、ゲート電極の上方の半導体層を所定の深さ
まで且つゲート長よりも広くエッチングするとは、ゲー
ト電極の上方の半導体層の全てを所定の深さまでエッチ
ングし、更に、ゲート長の方向に沿って一層幅広く半導
体層を所定の深さまでエッチングする（即ち、ソース・
ドレイン領域の一部分も所定の深さまでエッチングす
る）ことを意味する。所定の深さは、不純物の半導体層
への拡散深さよりも浅いことが好ましい。また、半導体
層の表層に不純物含有半導体層を形成する前記工程
（ハ）は、イオン化された高エネルギー不純物原子を成
膜された半導体層に照射する工程から成ることが好まし
く、その方法として、イオン注入法やイオンシャワード
ーピング法を挙げることができる。

【００１８】本発明の第１あるいは第２の態様に係るボ
トムゲート型薄膜トランジスタの作製方法においては、
基体の光吸収係数が１ｃｍ^-1以下であり、且つ、ゲート
電極の光吸収係数が１×１０²ｃｍ^-1以上であるところ
の波長を有する光をエネルギービームとして用いること
が望ましい。基体の光吸収係数の下限値は特に限定され
ないが、例えば１０^-17ｃｍ^-1とすることができる。ま
た、ゲート電極の光吸収係数の上限値も特に限定されな
いが、例えば１×１０⁸ｃｍ^-1とすることができる。エ
ネルギービームに対する基体の光吸収係数が上述の範囲
より大きくなると、基体にエネルギービームが大きく吸
収され、エネルギービームによる不純物含有半導体層中
の不純物の活性化や不純物の半導体層への拡散を効果的
に行えなくなる。一方、エネルギービームに対するゲー
ト電極の光吸収係数が上述の範囲より小さくなると、エ
ネルギービームがゲート電極を通過し、その結果、エネ
ルギービームによって加熱された不純物含有半導体層中
の不純物が半導体層へ拡散し、チャネル領域を形成でき
なくなる。即ち、セルフアライン方式でソース・ドレイ
ン領域やチャネル領域が形成できなくなる。光吸収係数
は、ランベルトの法則で定義され、３００゜Ｋでの値と
する。この場合、エネルギービームは、パルス幅が１μ
秒以下のパルスレーザビームであることが好ましい。パ
ルス幅が１μ秒を越えると、加熱時間が長くなり過ぎ、
基体への熱損傷が生じ易い。同時に、チャネル領域への
横方向への加熱も大きくなるので、チャネル領域に水素
脱離等の欠陥が生じ易くなる。基体垂直方向への熱拡散
のために、加熱に必要なエネルギー密度は、概ねパルス
幅の平方根に比例する。上記の条件の場合、好ましいエ
ネルギー密度の範囲は、１×１０²〜２×１０³ｍＪ／ｃ
ｍ²である。

【００１９】更には、本発明の第１あるいは第２の態様
に係るボトムゲート型薄膜トランジスタの作製方法にお
いては、半導体層を、水素化アモルファスシリコン、多
結晶シリコン若しくは単結晶シリコンから構成すること
ができる。多結晶シリコンには、水素化多結晶シリコ
ン、微結晶シリコン（μｃ−Ｓｉ）が含まれる。あるい
は又、半導体層を、アモルファスＳｉＧｅ、多結晶Ｓｉ
Ｇｅ、単結晶ＳｉＧｅから構成することもできる。

【００２０】ゲート電極の上方の不純物含有半導体層
（場合によっては、更にゲート電極の上方の半導体層）
のエッチング幅とゲート長との差は、０μｍを越えそし
て５０μｍ以下、より好ましくは０．２μｍ以上１０μ
ｍ以下であることが好ましい。

【００２１】ゲート電極を構成する材料は、低抵抗であ
り、且つ、後の工程で照射されるエネルギービームを吸
収し得る材料であれば、如何なる材料をも用いることが
でき、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）や
タンタル（Ｔａ）、Ｍｏ／Ｔａ、チタン（Ｔｉ）、銅
（Ｃｕ）、アルミニウム（Ａｌ）等を例示することがで
きる。また、ゲート絶縁膜は、例えば、ＳｉＮ、ＳｉＯ
₂、Ａｌ₂Ｏ₃、ゲート電極の表面を陽極酸化することに
よって形成される陽極酸化膜と各種絶縁膜の２層構造
（例えばＡｌ₂Ｏ₃／ＳｉＮ、Ｔａ₂Ｏ₅／ＳｉＮ）等から
構成することができる。２種類の絶縁膜を用いることに
よって、薄膜トランジスタの各素子の電極間短絡を低減
することができ、しかも薄膜トランジスタの相互コンダ
クタンスの増大を図ることができる。基体を構成する材
料として、ガラス基板や石英基板等を挙げることができ
る。

【００２２】

【作用】本発明のボトムゲート型薄膜トランジスタの作
製方法においては、基体の裏面側からエネルギービーム
を照射することによって、ゲート電極を挟んで半導体層
にソース・ドレイン領域を形成し、且つソース・ドレイ
ン領域に挟まれたチャネル領域をゲート電極の上方の半
導体層に形成し、次いで、ゲート電極の上方の少なくと
も不純物含有半導体層を、ゲート長よりも広くエッチン
グする。基体の裏面側からエネルギービームを照射する
際、エネルギービームはゲート電極によって遮蔽され、
ゲート電極の上方の不純物含有半導体層には到達しな
い。従って、ゲート電極の上方の半導体層に不純物が拡
散することはなく、ゲート電極の上方の半導体層にはセ
ルフアライン方式でチャネル領域及びソース・ドレイン
領域が形成される。更には、ゲート電極の上方の不純物
含有半導体層（好ましくは、加えてゲート電極の上方の
半導体層）を、ゲート長よりも広くエッチングする。こ
れによって、ゲート電極とソース・ドレイン領域とが垂
直方向に重なり合うことがない。従って、トランジスタ
素子の浮遊容量が生じることを抑制することができ、薄
膜トランジスタの動作速度が低下することを防止し得
る。

【００２３】

【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。

【００２４】（実施例１）実施例１は、本発明の第１の
態様に係るボトムゲート型薄膜トランジスタの作製方法
に関する。実施例１においては、基体１０はガラス基板
から成り、ゲート絶縁膜１４はＳｉＮから成り、半導体
層１６は水素化アモルファスシリコンから成る。また、
エネルギービームは、パルス幅が１μ秒以下のパルスレ
ーザビーム（具体的には、波長３０８ｎｍ、エネルギー
密度２×１０²ｍＪ／ｃｍ²のＸｅＣｌエキシマレーザビ
ーム）から成る。以下、図１及び図２を参照して実施例
１のボトムゲート型薄膜トランジスタの作製方法を説明
する。

【００２５】［工程−１００］先ず、ガラス基板から成
る基体１０の表面上にゲート電極１２を形成する。ゲー
ト電極１２は、例えばＣｒ、ＭｏやＴａ等から成る。即
ち、これらの金属膜を例えばスパッタ法にて基体１０の
表面上に成膜した後、フォトリソグラフィ技術及びエッ
チング技術を用いて所望の形状にパターニングすること
で、ゲート電極１２を形成することができる。その後、
ゲート電極１２上を含む基体１０の表面上に、例えばＳ
ｉＮ（より具体的には、ａ−ＳｉＮ_X：Ｈ）から成るゲ
ート絶縁膜１４をプラズマＣＶＤ法にて成膜する（図１
の（Ａ）参照）。尚、ゲート電極１２を構成する材料に
よっては、ゲート電極の形成後、ゲート電極の表面を陽
極酸化して、ゲート電極の表面に陽極酸化膜を形成して
もよい。この場合には、かかる陽極酸化膜もゲート絶縁
膜を構成する。

【００２６】［工程−１１０］次に、ゲート絶縁膜１４
上に、ノンドープの水素化アモルファスシリコン（ａ−
Ｓｉ：Ｈ）から成る半導体層１６をプラズマＣＶＤ法に
て成膜する。

【００２７】［工程−１２０］その後、半導体層１６上
に不純物を含む不純物含有半導体層１８を例えばプラズ
マＣＶＤ法にて成膜する。不純物含有半導体層１８は、
作製すべきボトムゲート型薄膜トランジスタの導電型
（ｎ型，ｐ型）に依存して、リン若しくはボロンといっ
た不純物をドープした水素化アモルファスシリコンから
成る（図１の（Ｂ）参照）。

【００２８】［工程−１３０］次に、基体１０の裏面側
からエネルギービームを照射し、エネルギービームが照
射された不純物含有半導体層１８中の不純物（例えばリ
ンやボロン）を活性化すると共に不純物を半導体層１６
内に拡散させる。これによって、ゲート電極１２を挟ん
で半導体層１６にソース・ドレイン領域２０が形成さ
れ、且つソース・ドレイン領域２０に挟まれたチャネル
領域２２がゲート電極１２の上方の半導体層１６に形成
される（図１の（Ｃ）参照）。エネルギービームとして
は、基体１０を透過し且つゲート電極１２によって吸収
される紫外線のパルスレーザビーム（具体的には、パル
ス幅が３０ｎ秒、波長が３０８ｎｍ、エネルギー密度が
２×１０²ｍＪ／ｃｍ²のＸｅＣｌエキシマレーザビー
ム）を用いた。

【００２９】基体１０の裏面側から見て、ゲート電極１
２によって覆われていない半導体層１６の領域及び不純
物含有半導体層１８の領域はエネルギービームによって
強く加熱される結果、結晶化する。更には、不純物含有
半導体層１８も加熱されるので、かかる領域に含まれる
不純物（例えばリンやボロン）は活性化され、且つ、半
導体層１６内に拡散する。こうして、ソース・ドレイン
領域２０が形成される。以上のように、ソース・ドレイ
ン領域２０は、エネルギービームが照射されそして結晶
化された不純物含有半導体層、及び不純物が拡散した半
導体層から構成される。尚、半導体層の厚さが厚い場合
には、半導体層１６の下方の領域１６Ａには不純物が拡
散しない。一方、半導体層の厚さが薄い場合には、この
領域１６Ａには不純物が拡散する。尚、図１の（Ｃ）参
照において、不純物含有半導体層１８と半導体層１６と
の境界（図１の（Ｂ）参照）を基準として、不純物が拡
散した半導体層の深さをＤ₀で示した。

【００３０】［工程−１４０］その後、ゲート電極１２
の上方の少なくとも不純物含有半導体層１８を、ゲート
長よりも広くエッチングする。実施例１においては、更
に、ゲート電極１２の上方の半導体層１６を、所定の深
さまで且つゲート長よりも広くエッチングした（図１の
（Ｄ）参照）。ここで、不純物含有半導体層１８と半導
体層１６との境界を基準とした所定の深さＤ₁を、エネ
ルギービームの照射によって不純物が拡散した半導体層
の深さＤ₀よりも浅くなるように選んだ。尚、ゲート電
極１２の上方の不純物含有半導体層１８及び半導体層１
６のエッチング幅とゲート長との差は、０μｍを越え、
５０μｍ以下とした。より具体的には、ゲート電極１２
の上方の不純物含有半導体層１８の全てをエッチング
し、更にそれ以上の幅に亙って不純物含有半導体層１８
をエッチングした。また、半導体層１６のエッチングも
同様とした。これによって、不純物含有半導体層１８及
び半導体層１６は、ゲート長の幅を越え、且つ（ゲート
長＋５０μｍ）以内の幅だけ除去された。

【００３１】［工程−１５０］次に、不純物含有半導体
層１８、ソース・ドレイン領域２０、結晶化された半導
体層１６Ａ及びゲート絶縁膜１４をパターニングして素
子領域を形成し、全面に層間絶縁層２４を例えばＣＶＤ
法で成膜する。その後、ソース・ドレイン領域２０の上
方の層間絶縁層２４に開口部を形成し、かかる開口部内
を含む層間絶縁層２４の上に、例えばアルミニウムある
いはクロム／アルミニウムの２層構成から成る金属配線
材料層を成膜する。次いで、金属配線材料層を所望の形
状にパターニングしてソース・ドレイン電極２６を形成
する。こうして、図２に模式的な一部断面図を示すボト
ムゲート型薄膜トランジスタが完成する。

【００３２】パルス幅３０ｎ秒、波長３０８ｎｍのＸｅ
Ｃｌエキシマレーザビームを用いて、不純物含有半導体
層に含まれた不純物が半導体層にどの程度拡散するかの
試験を行った。図３に示すように、試験用の試料とし
て、ガラス基板１００の表面上に不純物（リン）が２％
ドーピングされた水素化アモルファスシリコンから成る
不純物含有半導体層１１８（厚さ５０ｎｍ）をプラズマ
ＣＶＤ法で成膜した後、その上にノンドープの水素化ア
モルファスシリコンから成る半導体層１１６をプラズマ
ＣＶＤ法で成膜した（図３の（Ａ）参照）。そして、Ｘ
ｅＣｌエキシマレーザビームから成るエネルギービーム
をガラス基板１００の表面側から照射した（図３の
（Ｂ）参照）。エネルギービームが照射された結果、不
純物含有半導体層１１８に含まれていた不純物が半導体
層１１６中に拡散した。図３の（Ｂ）において、不純物
が含まれる領域を参照番号１２０で示した。最後に、半
導体層１１６上にアルミニウムから成る電極を形成し
（図３の（Ｃ）参照）、抵抗値を測定した。半導体層１
１６の厚さをパラメータとした抵抗値測定結果を、図４
に示す。

【００３３】図４からも明らかなように、半導体層１１
６の厚さが２５ｎｍ以下では抵抗値が十分に低下してい
る。このことは、不純物含有半導体層１１８中の不純物
が、不純物含有半導体層１１８／半導体層１１６の界面
から２５ｎｍの距離までは確実に半導体層１１６中を拡
散していることを示している。不純物の拡散距離は、加
熱時間、即ちエネルギービームのパルス幅の平方根に比
例するが、パルス幅が短いときは拡散距離が２５ｎｍで
あることが判明したので、少なくとも所定の深さＤ₁を
２５ｎｍ以下とすればよい。このような所定の深さＤ₁
まで半導体層１６をエッチングすれば、セルフアライン
方式でチャネル領域２２及びソース・ドレイン領域２０
を確実に形成することができる。

【００３４】（実施例２）実施例２は、本発明の第２の
態様に係るボトムゲート型薄膜トランジスタの作製方法
に関する。実施例１においては、半導体層１６上に不純
物を含む不純物含有半導体層１８を成膜した。一方、実
施例２においては、半導体層を成膜した後、かかる半導
体層の表層に不純物を含む不純物含有半導体層を形成す
る。

【００３５】実施例２においても、基体１０はガラス基
板から成り、ゲート絶縁膜１４はＳｉＮから成り、半導
体層１６は水素化アモルファスシリコンから成る。ま
た、エネルギービームは、パルス幅が１μ秒以下のパル
スレーザビーム（具体的には、波長３０８ｎｍのＸｅＣ
ｌエキシマレーザビーム）から成る。以下、図５及び図
６を参照して実施例２のボトムゲート型薄膜トランジス
タの作製方法を説明する。

【００３６】［工程−２００］先ず、実施例１の［工程
−１００］と同様に、ガラス基板から成る基体１０の表
面上にゲート電極１２を形成し、次いで、ゲート電極１
２上を含む基体１０の表面上に、例えばＳｉＮから成る
ゲート絶縁膜１４をプラズマＣＶＤ法にて成膜する（図
５の（Ａ）参照）。

【００３７】［工程−２１０］次に、ゲート絶縁膜１４
上に、ノンドープの水素化アモルファスシリコンから成
る半導体層１６をプラズマＣＶＤ法にて成膜する（図５
の（Ｂ）参照）。

【００３８】［工程−２２０］その後、半導体層１６の
表層に不純物を含む不純物含有半導体層１８Ａを形成す
る（図５の（Ｃ）参照）。具体的には、イオン注入法あ
るいはイオンシャワードーピング法を用いて、イオン化
された高エネルギー不純物原子を半導体層１６に照射す
ることにより、不純物含有半導体層１８Ａを半導体層１
６の表層に形成する。不純物原子は、作製すべきボトム
ゲート型薄膜トランジスタの導電型（ｎ型，ｐ型）に依
存して、リン若しくはボロンとすればよい。

【００３９】［工程−２３０］次に、実施例１の［工程
−１３０］と同様に、基体１０の裏面側からエネルギー
ビームを照射し、エネルギービームが照射された不純物
含有半導体層１８Ａ中の不純物（例えばリンやボロン）
を活性化すると共に不純物を半導体層１６内に拡散させ
る。これによって、ゲート電極１２を挟んで半導体層１
６にソース・ドレイン領域２０が形成され、且つソース
・ドレイン領域２０に挟まれたチャネル領域２２がゲー
ト電極１２の上方の半導体層１６に形成される（図７の
（Ａ）参照）。エネルギービームとしては、実施例１と
同様のＸｅＣｌエキシマレーザビームを用いた。尚、図
６の（Ａ）参照において、不純物含有半導体層１８Ａと
半導体層１６との境界（図５の（Ｂ）参照）を基準とし
て、不純物が拡散した半導体層の深さをＤ₀で示した。

【００４０】［工程−２４０］その後、ゲート電極１２
の上方の少なくとも不純物含有半導体層１８Ａを、ゲー
ト長よりも広くエッチングする。実施例２においても、
実施例１の［工程−１４０］と同様に、ゲート電極１２
の上方の半導体層１６を、所定の深さまで且つゲート長
よりも広くエッチングした（図６の（Ｂ）参照）。ここ
で、不純物含有半導体層１８と半導体層１６との境界を
基準とした所定の深さＤ₁を、エネルギービームの照射
によって不純物が拡散した半導体層の深さＤ₀よりも浅
くなるように選んだ。

【００４１】［工程−２５０］次に、不純物含有半導体
層１８、ソース・ドレイン領域２０、結晶化された半導
体層１６Ａ及びゲート絶縁膜１４をパターニングして素
子領域を形成し、全面に層間絶縁層２４を例えばＣＶＤ
法で成膜する。その後、ソース・ドレイン領域２０の上
方の層間絶縁層２４に開口部を形成し、かかる開口部内
を含む層間絶縁層２４の上に、例えばアルミニウム等か
ら成る金属配線材料層を成膜する。次いで、金属配線材
料層を所望の形状にパターニングしてソース・ドレイン
電極２６を形成する。こうして、図２に模式的な一部断
面図を示すボトムゲート型薄膜トランジスタが完成す
る。

【００４２】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこの実施例に限定されるものではな
い。実施例にて説明した各種条件は適宜変更することが
できる。実施例においては、半導体層１６を水素化アモ
ルファスシリコンから構成したが、その代わりに、多結
晶シリコン（水素化多結晶シリコンあるいはμｃ−Ｓｉ
を含む）若しくは単結晶シリコン、又は、アモルファス
ＳｉＧｅ、多結晶ＳｉＧｅ、単結晶ＳｉＧｅから構成す
ることができる。例えば多結晶シリコンから半導体層を
構成する場合には、ゲート絶縁膜上に多結晶シリコン膜
を成膜してもよいし、ゲート絶縁膜上にアモルファスシ
リコン膜を形成し、次いでかかるアモルファスシリコン
膜に熱処理を施して多結晶化してもよい。

【００４３】

【発明の効果】本発明のボトムゲート型薄膜トランジス
タの作製方法においては、ゲート電極の上方の半導体層
にセルフアライン方式でチャネル領域及びソース・ドレ
イン領域を容易に形成することができる。更には、ゲー
ト電極の上方の不純物含有半導体層（好ましくは、加え
てゲート電極の上方の半導体層）を、ゲート長よりも広
くエッチングすることによって、ゲート電極とソース・
ドレイン領域とが垂直方向に重なり合うことがない。そ
の結果、トランジスタ素子の浮遊容量が生じることを抑
制することができ、薄膜トランジスタの動作速度が低下
することを防止し得る。

【図面の簡単な説明】

【図１】実施例１のボトムゲート型薄膜トランジスタの
作製方法を説明するための基体等の模式的な一部断面図
である。

【図２】完成したボトムゲート型薄膜トランジスタの模
式的な一部断面図である。

【図３】エネルギービームを用いて、不純物含有半導体
層に含まれた不純物が半導体層にどの程度拡散するかの
試験のための試料の作製方法を説明するための図であ
る。

【図４】半導体層の厚さをパラメータとした抵抗値測定
結果を示す図である。

【図５】実施例２のボトムゲート型薄膜トランジスタの
作製方法を説明するための基体等の模式的な一部断面図
である。

【図６】図５に引き続き、実施例２のボトムゲート型薄
膜トランジスタの作製方法を説明するための基体等の模
式的な一部断面図である。

【図７】従来のボトムゲート型薄膜トランジスタの作製
方法を説明するための基体等の模式的な一部断面図であ
る。

【符号の説明】

１０基体１２ゲート電極１４ゲート絶縁膜１６半導体層１８，１８Ａ不純物含有半導体層２０ソース・ドレイン領域２２チャネル領域２４層間絶縁層２６ソース・ドレイン電極

Claims

【特許請求の範囲】

【請求項１】（イ）基体の表面上にゲート電極を形成し
た後、ゲート電極上を含む基体の表面上にゲート絶縁膜
を成膜する工程と、（ロ）該ゲート絶縁膜上に、半導体層を成膜する工程
と、（ハ）該半導体層上に不純物を含む不純物含有半導体層
を成膜する工程と、（ニ）基体の裏面側からエネルギービームを照射し、エ
ネルギービームが照射された不純物含有半導体層中の不
純物を活性化すると共に該不純物を該半導体層内に拡散
させてゲート電極を挟んで該半導体層にソース・ドレイ
ン領域を形成し、且つソース・ドレイン領域に挟まれた
チャネル領域をゲート電極の上方の該半導体層に形成す
る工程と、（ホ）ゲート電極の上方の少なくとも該不純物含有半導
体層を、ゲート長よりも広くエッチングする工程、から
成ることを特徴とするボトムゲート型薄膜トランジスタ
の作製方法。
【請求項２】前記工程（ホ）において、不純物含有半導
体層のエッチングに引き続き、ゲート電極の上方の半導
体層を、所定の深さまで且つゲート長よりも広くエッチ
ングすることを特徴とする請求項１に記載のボトムゲー
ト型薄膜トランジスタの作製方法。
【請求項３】前記所定の深さは、不純物の半導体層への
拡散深さよりも浅い深さであることを特徴とする請求項
１又は請求項２に記載のボトムゲート型薄膜トランジス
タの作製方法。
【請求項４】基体の光吸収係数が１０^-17ｃｍ^-1以上１
ｃｍ^-1以下であり、且つ、ゲート電極の光吸収係数が１
×１０²ｃｍ^-1以上１×１０⁸ｃｍ^-1以下であるところの
波長を有する光をエネルギービームとして用いることを
特徴とする請求項１乃至請求項３のいずれか１項に記載
のボトムゲート型薄膜トランジスタの作製方法。
【請求項５】エネルギービームは、パルス幅が１μ秒以
下のパルスレーザビームであることを特徴とする請求項
４に記載のボトムゲート型薄膜トランジスタの作製方
法。
【請求項６】成膜された半導体層は水素化アモルファス
シリコンから成ることを特徴とする請求項１乃至請求項
５に記載のボトムゲート型薄膜トランジスタの作製方
法。
【請求項７】成膜された半導体層は多結晶シリコンから
成ることを特徴とする請求項１乃至請求項５に記載のボ
トムゲート型薄膜トランジスタの作製方法。
【請求項８】成膜された半導体層は単結晶シリコンから
成ることを特徴とする請求項１乃至請求項５に記載のボ
トムゲート型薄膜トランジスタの作製方法。
【請求項９】（イ）基体の表面上にゲート電極を形成し
た後、ゲート電極上を含む基体の表面上にゲート絶縁膜
を成膜する工程と、（ロ）該ゲート絶縁膜上に、半導体層を成膜する工程
と、（ハ）該半導体層の表層に不純物を含む不純物含有半導
体層を形成する工程と、（ニ）基体の裏面側からエネルギービームを照射し、エ
ネルギービームが照射された不純物含有半導体層中の不
純物を活性化すると共に該不純物を該半導体層内に拡散
させてゲート電極を挟んで該半導体層にソース・ドレイ
ン領域を形成し、且つソース・ドレイン領域に挟まれた
チャネル領域をゲート電極の上方の該半導体層に形成す
る工程と、（ホ）ゲート電極の上方の少なくとも該不純物含有半導
体層を、ゲート長よりも広くエッチングする工程、から
成ることを特徴とするボトムゲート型薄膜トランジスタ
の作製方法。
【請求項１０】前記工程（ホ）において、不純物含有半
導体層のエッチングに引き続き、ゲート電極の上方の半
導体層を、所定の深さまで且つゲート長よりも広くエッ
チングすることを特徴とする請求項９に記載のボトムゲ
ート型薄膜トランジスタの作製方法。
【請求項１１】前記所定の深さは、不純物の半導体層へ
の拡散深さよりも浅い深さであることを特徴とする請求
項１０に記載のボトムゲート型薄膜トランジスタの作製
方法。
【請求項１２】半導体層の表層に不純物含有半導体層を
形成する前記工程（ハ）は、イオン化された高エネルギ
ー不純物原子を該半導体層に照射する工程から成ること
を特徴とする請求項９乃至請求項１１のいずれか１項に
記載のボトムゲート型薄膜トランジスタの作製方法。
【請求項１３】基体の光吸収係数が１０^-17ｃｍ^-1以上
１ｃｍ^-1以下であり、且つ、ゲート電極の光吸収係数が
１×１０²ｃｍ^-1以上１×１０⁸ｃｍ^-1以下であるところ
の波長を有する光をエネルギービームとして用いること
を特徴とする請求項９乃至請求項１２のいずれか１項に
記載のボトムゲート型薄膜トランジスタの作製方法。
【請求項１４】エネルギービームは、パルス幅が１μ秒
以下のパルスレーザビームであることを特徴とする請求
項１３に記載のボトムゲート型薄膜トランジスタの作製
方法。
【請求項１５】成膜された半導体層は水素化アモルファ
スシリコンから成ることを特徴とする請求項９乃至請求
項１４に記載のボトムゲート型薄膜トランジスタの作製
方法。
【請求項１６】成膜された半導体層は多結晶シリコンか
ら成ることを特徴とする請求項９乃至請求項１４に記載
のボトムゲート型薄膜トランジスタの作製方法。
【請求項１７】成膜された半導体層は単結晶シリコンか
ら成ることを特徴とする請求項９乃至請求項１４に記載
のボトムゲート型薄膜トランジスタの作製方法。