JPH08204520A - デューティ調整装置 - Google Patents
デューティ調整装置Info
- Publication number
- JPH08204520A JPH08204520A JP1216795A JP1216795A JPH08204520A JP H08204520 A JPH08204520 A JP H08204520A JP 1216795 A JP1216795 A JP 1216795A JP 1216795 A JP1216795 A JP 1216795A JP H08204520 A JPH08204520 A JP H08204520A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- duty ratio
- microcomputer
- duty
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000002596 correlated effect Effects 0.000 claims description 3
- 238000003708 edge detection Methods 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【構成】 モータ１２から出力されかつアンプ１６で増
幅されたＦＧ正弦波が、コンパレータ１８でマイコン２
０から出力されたオフセット電圧と比較され、コンパレ
ータ１８からＦＧパルスが出力される。このＦＧパルス
はマイコン２０およびエッジ検出回路２２に与えられ
る。また、エッジ検出回路２２で検出されたエッジ検出
パルスはマイコン２０に与えられる。そして、マイコン
２０でＦＧパルスおよびエッジ検出パルスに基づいてＦ
Ｇパルスのデューティ比が検出され、このデューティ比
に応じてオフセット電圧のレベルが調整される。これに
よって、コンパレータ１８から出力されるＦＧパルスの
デューティ比が所定値に設定される。 【効果】 所望のデューティ比を有するＦＧパルスを安
定して得ることができる。
幅されたＦＧ正弦波が、コンパレータ１８でマイコン２
０から出力されたオフセット電圧と比較され、コンパレ
ータ１８からＦＧパルスが出力される。このＦＧパルス
はマイコン２０およびエッジ検出回路２２に与えられ
る。また、エッジ検出回路２２で検出されたエッジ検出
パルスはマイコン２０に与えられる。そして、マイコン
２０でＦＧパルスおよびエッジ検出パルスに基づいてＦ
Ｇパルスのデューティ比が検出され、このデューティ比
に応じてオフセット電圧のレベルが調整される。これに
よって、コンパレータ１８から出力されるＦＧパルスの
デューティ比が所定値に設定される。 【効果】 所望のデューティ比を有するＦＧパルスを安
定して得ることができる。
Description
【０００１】
【産業上の利用分野】この発明はデューティ調整装置に
関し、特にたとえばモータの回転速度に応じた周波数を
有する回転信号（ＦＧ信号）に相関する回転検出パルス
のデューティ比を調整する、デューティ調整装置に関す
る。
関し、特にたとえばモータの回転速度に応じた周波数を
有する回転信号（ＦＧ信号）に相関する回転検出パルス
のデューティ比を調整する、デューティ調整装置に関す
る。
【０００２】
【従来の技術】この種の従来のデューティ調整装置の一
例が、昭和６３年６月１０日に出願公開された特開昭６
３−１３８８１１号〔Ｈ０３Ｋ ５／００，Ｈ０３Ｋ１
２／００〕に開示されている。この従来技術は、絶対値
アンプによって検出されたＦＧ正弦波の絶対値とレベル
設定用アンプの設定レベルとを電圧比較器で比較するこ
とによって、ＦＧ正弦波のレベルが変動したときでも所
定のデューティ比のＦＧパルスを得ようとするものであ
る。
例が、昭和６３年６月１０日に出願公開された特開昭６
３−１３８８１１号〔Ｈ０３Ｋ ５／００，Ｈ０３Ｋ１
２／００〕に開示されている。この従来技術は、絶対値
アンプによって検出されたＦＧ正弦波の絶対値とレベル
設定用アンプの設定レベルとを電圧比較器で比較するこ
とによって、ＦＧ正弦波のレベルが変動したときでも所
定のデューティ比のＦＧパルスを得ようとするものであ
る。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来技術では、レベル設定用アンプに含まれる抵抗のばら
つき、経時変化や電源電圧ＶD の変動によって設定レベ
ルが変動する恐れがあり、これによって所定のデューテ
ィ比のＦＧパルスを安定して得ることができないという
問題点があった。また、絶対値アンプおよびレベル設定
用アンプに含まれる部品点数が多く、回路構成が複雑と
なるという問題点もあった。
来技術では、レベル設定用アンプに含まれる抵抗のばら
つき、経時変化や電源電圧ＶD の変動によって設定レベ
ルが変動する恐れがあり、これによって所定のデューテ
ィ比のＦＧパルスを安定して得ることができないという
問題点があった。また、絶対値アンプおよびレベル設定
用アンプに含まれる部品点数が多く、回路構成が複雑と
なるという問題点もあった。
【０００４】それゆえに、この発明の主たる目的は、所
望のデューティ比を有するパルスを安定して得ることが
できる、デューティ調整装置を提供することである。
望のデューティ比を有するパルスを安定して得ることが
できる、デューティ調整装置を提供することである。
【０００５】
【課題を解決するための手段】この発明は、モータの回
転速度に応じた回転信号に相関する回転検出パルスのデ
ューティ比を調整するデューティ調整装置において、基
準電圧を発生する基準電圧発生手段、回転信号と基準電
圧とを比較して回転検出パルスを出力する比較手段、回
転検出パルスのデューティ比を検出する検出手段、およ
びデューティ比に応じて基準電圧のレベルを調整するレ
ベル調整手段を備える、デューティ調整装置である。
転速度に応じた回転信号に相関する回転検出パルスのデ
ューティ比を調整するデューティ調整装置において、基
準電圧を発生する基準電圧発生手段、回転信号と基準電
圧とを比較して回転検出パルスを出力する比較手段、回
転検出パルスのデューティ比を検出する検出手段、およ
びデューティ比に応じて基準電圧のレベルを調整するレ
ベル調整手段を備える、デューティ調整装置である。
【０００６】
【作用】たとえばコンパレータのような比較手段で、モ
ータから出力されたたとえばＦＧ正弦波（回転信号）と
たとえばマイコンから出力されたたとえばオフセット電
圧のような基準電圧とが比較され、コンパレータから回
転検出パルスであるＦＧパルスが出力される。このＦＧ
パルスはたとえばマイコンに与えられ、マイコンによっ
てＦＧパルスのデューティ比が検出される。そして、こ
のデューティ比に応じて、マイコンによってオフセット
電圧のレベルが調整される。これによって、コンパレー
タから出力されるＦＧパルスのデューティ比が所望の値
に設定される。
ータから出力されたたとえばＦＧ正弦波（回転信号）と
たとえばマイコンから出力されたたとえばオフセット電
圧のような基準電圧とが比較され、コンパレータから回
転検出パルスであるＦＧパルスが出力される。このＦＧ
パルスはたとえばマイコンに与えられ、マイコンによっ
てＦＧパルスのデューティ比が検出される。そして、こ
のデューティ比に応じて、マイコンによってオフセット
電圧のレベルが調整される。これによって、コンパレー
タから出力されるＦＧパルスのデューティ比が所望の値
に設定される。
【０００７】
【発明の効果】この発明によれば、回転検出パルスのデ
ューティ比に応じて調整された基準電圧のレベルによっ
て回転検出パルスのデューティ比が調整されるので、所
望のデューティ比を有する回転検出パルスを安定して得
ることができる。この発明の上述の目的，その他の目
的，特徴および利点は、図面を参照して行う以下の実施
例の詳細な説明から一層明らかとなろう。
ューティ比に応じて調整された基準電圧のレベルによっ
て回転検出パルスのデューティ比が調整されるので、所
望のデューティ比を有する回転検出パルスを安定して得
ることができる。この発明の上述の目的，その他の目
的，特徴および利点は、図面を参照して行う以下の実施
例の詳細な説明から一層明らかとなろう。
【０００８】
【実施例】図１を参照して、この実施例のデューティ調
整装置１０は、モータ（図示せず）の回転速度に応じて
周波数が変化する回転信号（ＦＧ正弦波）を出力するＦ
Ｇ正弦波出力回路１２を含む。具体的には、モータの回
転に応じてホール素子１４ａ〜１４ｃの磁界が変化し、
これによってＡ点およびＢ点の電位が変化する。したが
って、ＦＧ正弦波出力回路１２から２つのＦＧ正弦波が
出力される。それぞれのＦＧ正弦波はアンプ１６に与え
られ、これによって、レベルが増幅された図５（Ａ）に
示すようなＦＧ正弦波がコンパレータ１８のプラス入力
端子に与えられる。なお、このＦＧ正弦波の最大値は５
Ｖである。コンパレータ１８のマイナス入力端子には、
マイコン２０から出力されたたとえば図５（Ａ）に示す
レベルのオフセット電圧が与えられ、これによってＦＧ
正弦波とオフセット電圧とが比較される。したがって、
コンパレータ１８からは、図５（Ｂ）に示すようにＦＧ
正弦波＞オフセット電圧となったときハイレベルとな
り、ＦＧ正弦波＜オフセット電圧となったときローレベ
ルとなるＦＧパルスが出力される。このＦＧパルスはマ
イコン２０に与えられるとともにエッジ検出回路２２に
与えられる。エッジ検出回路２２はＦＧパルスのエッジ
を検出し、エッジ検出パルスをマイコン２０に与える。
マイコン２０は、ＦＧパルスおよびエッジ検出パルスに
基づいて所定の処理をし、所定レベルのオフセット電圧
を出力する。
整装置１０は、モータ（図示せず）の回転速度に応じて
周波数が変化する回転信号（ＦＧ正弦波）を出力するＦ
Ｇ正弦波出力回路１２を含む。具体的には、モータの回
転に応じてホール素子１４ａ〜１４ｃの磁界が変化し、
これによってＡ点およびＢ点の電位が変化する。したが
って、ＦＧ正弦波出力回路１２から２つのＦＧ正弦波が
出力される。それぞれのＦＧ正弦波はアンプ１６に与え
られ、これによって、レベルが増幅された図５（Ａ）に
示すようなＦＧ正弦波がコンパレータ１８のプラス入力
端子に与えられる。なお、このＦＧ正弦波の最大値は５
Ｖである。コンパレータ１８のマイナス入力端子には、
マイコン２０から出力されたたとえば図５（Ａ）に示す
レベルのオフセット電圧が与えられ、これによってＦＧ
正弦波とオフセット電圧とが比較される。したがって、
コンパレータ１８からは、図５（Ｂ）に示すようにＦＧ
正弦波＞オフセット電圧となったときハイレベルとな
り、ＦＧ正弦波＜オフセット電圧となったときローレベ
ルとなるＦＧパルスが出力される。このＦＧパルスはマ
イコン２０に与えられるとともにエッジ検出回路２２に
与えられる。エッジ検出回路２２はＦＧパルスのエッジ
を検出し、エッジ検出パルスをマイコン２０に与える。
マイコン２０は、ＦＧパルスおよびエッジ検出パルスに
基づいて所定の処理をし、所定レベルのオフセット電圧
を出力する。
【０００９】エッジ検出回路２２について詳しく説明す
ると、ＦＧパルスは、一方端が接地されたＥＸＯＲ回路
２４ａの他方端と、一方端が抵抗Ｒを介してＥＸＯＲ回
路２４ａの出力端子と接続されたＥＸＯＲ回路２４ｂの
他方端とに与えられる。ＥＸＯＲ回路２４ａからは入力
されたＦＧパルスと同じ形のパルスが出力されるが、Ｅ
ＸＯＲ回路２４ａの処理に伴う遅延時間ｔによって、当
該出力パルスの位相はＦＧパルスより時間ｔだけ遅れ
る。したがって、ＥＸＯＲ回路２４ｂからは、図５
（Ｃ）に示すようにＦＧパルスのエッジから時間ｔだけ
ハイレベルとなったエッジ検出パルスが出力される。
ると、ＦＧパルスは、一方端が接地されたＥＸＯＲ回路
２４ａの他方端と、一方端が抵抗Ｒを介してＥＸＯＲ回
路２４ａの出力端子と接続されたＥＸＯＲ回路２４ｂの
他方端とに与えられる。ＥＸＯＲ回路２４ａからは入力
されたＦＧパルスと同じ形のパルスが出力されるが、Ｅ
ＸＯＲ回路２４ａの処理に伴う遅延時間ｔによって、当
該出力パルスの位相はＦＧパルスより時間ｔだけ遅れ
る。したがって、ＥＸＯＲ回路２４ｂからは、図５
（Ｃ）に示すようにＦＧパルスのエッジから時間ｔだけ
ハイレベルとなったエッジ検出パルスが出力される。
【００１０】マイコン２０はエッジ検出パルスが入力さ
れる毎に図２に示す割込処理をする。すなわち、まずス
テップＳ１においてＦＧパルスがハイレベルであるか否
か判断し、“ＮＯ”であれば、当該エッジは立ち下がり
エッジであるとして、ステップＳ３において、このとき
のフリーランカウンタ２６のカウント値Ｔ2 から前回の
割込処理の際ステップＳ１５においてＲＡＭ２８にメモ
リされたカウント値Ｔ 1 を減算し、減算結果をＦＧパル
スのハイレベル期間Ｔd としてＲＡＭ２８にメモリす
る。そして、リターンする。一方、ステップＳ１におい
て“ＹＥＳ”であれば、当該エッジは立ち上がりエッジ
として、ステップＳ５においてこのときのフリーランカ
ウンタ２６のカウント値Ｔ3 から前回ステップＳ１５に
おいてメモリされたカウント値Ｔ1 を減算し、減算結果
をＦＧパルス周期Ｔw としてＲＡＭ２８にメモリする。
れる毎に図２に示す割込処理をする。すなわち、まずス
テップＳ１においてＦＧパルスがハイレベルであるか否
か判断し、“ＮＯ”であれば、当該エッジは立ち下がり
エッジであるとして、ステップＳ３において、このとき
のフリーランカウンタ２６のカウント値Ｔ2 から前回の
割込処理の際ステップＳ１５においてＲＡＭ２８にメモ
リされたカウント値Ｔ 1 を減算し、減算結果をＦＧパル
スのハイレベル期間Ｔd としてＲＡＭ２８にメモリす
る。そして、リターンする。一方、ステップＳ１におい
て“ＹＥＳ”であれば、当該エッジは立ち上がりエッジ
として、ステップＳ５においてこのときのフリーランカ
ウンタ２６のカウント値Ｔ3 から前回ステップＳ１５に
おいてメモリされたカウント値Ｔ1 を減算し、減算結果
をＦＧパルス周期Ｔw としてＲＡＭ２８にメモリする。
【００１１】続いて、ステップＳ７においてＴd ／Ｔw
＞５０％であるか否か判断し、“ＹＥＳ”であれば、ス
テップＳ９においてオフセット電圧を１００ｍＶアップ
させ、その後ステップＳ１５においてカウント値Ｔ3 を
カウント値Ｔ1 としてＲＡＭ２８に書き込んでリターン
する。一方、ステップＳ７において“ＮＯ”であれば、
ステップＳ１１においてＴd ／Ｔw ＜５０％であるか否
か判断する。そして、“ＹＥＳ”であれば、ステップＳ
１３においてオフセット電圧を１００ｍＶダウンさせス
テップＳ１５に移行するが、ステップＳ１１において
“ＮＯ”であれば、直接ステップＳ１５に移行する。
＞５０％であるか否か判断し、“ＹＥＳ”であれば、ス
テップＳ９においてオフセット電圧を１００ｍＶアップ
させ、その後ステップＳ１５においてカウント値Ｔ3 を
カウント値Ｔ1 としてＲＡＭ２８に書き込んでリターン
する。一方、ステップＳ７において“ＮＯ”であれば、
ステップＳ１１においてＴd ／Ｔw ＜５０％であるか否
か判断する。そして、“ＹＥＳ”であれば、ステップＳ
１３においてオフセット電圧を１００ｍＶダウンさせス
テップＳ１５に移行するが、ステップＳ１１において
“ＮＯ”であれば、直接ステップＳ１５に移行する。
【００１２】コンパレータ１８に与えられるＦＧ正弦波
およびオフセット電圧が図３（Ａ）に示すレベルである
とき、マイコン２０には図３（Ｂ）および（Ｃ）に示す
ＦＧパルスおよびエッジ検出パルスが与えられ、マイコ
ン２０はエッジ検出パルスが入力される毎に上述の割込
処理を行う。すなわち、フリーランカウンタ２６のカウ
ント値Ｔ1 〜Ｔ3 を図３（Ｄ）に示す時点で検出し、こ
れらのカウント値Ｔ1〜Ｔ3 よりＦＧパルスのデューテ
ィ比を算出する。そして、このときはデューティ比＜５
０％であるため、マイコン２０はオフセット電圧をダウ
ンさせる。
およびオフセット電圧が図３（Ａ）に示すレベルである
とき、マイコン２０には図３（Ｂ）および（Ｃ）に示す
ＦＧパルスおよびエッジ検出パルスが与えられ、マイコ
ン２０はエッジ検出パルスが入力される毎に上述の割込
処理を行う。すなわち、フリーランカウンタ２６のカウ
ント値Ｔ1 〜Ｔ3 を図３（Ｄ）に示す時点で検出し、こ
れらのカウント値Ｔ1〜Ｔ3 よりＦＧパルスのデューテ
ィ比を算出する。そして、このときはデューティ比＜５
０％であるため、マイコン２０はオフセット電圧をダウ
ンさせる。
【００１３】一方、ＦＧ正弦波およびオフセット電圧が
図４（Ａ）に示すレベルであるときは、図４（Ｄ）に示
す時点のカウント値Ｔ1 〜Ｔ3 がマイコン２０によって
検出され、これらのカウント値Ｔ1 〜Ｔ3 に基づいてＦ
Ｇパルスのデューティ比が検出される。図４（Ｂ）に示
すＦＧパルスの場合、デューティ比＞５０％であるた
め、マイコン２０はオフセット電圧をアップさせる。
図４（Ａ）に示すレベルであるときは、図４（Ｄ）に示
す時点のカウント値Ｔ1 〜Ｔ3 がマイコン２０によって
検出され、これらのカウント値Ｔ1 〜Ｔ3 に基づいてＦ
Ｇパルスのデューティ比が検出される。図４（Ｂ）に示
すＦＧパルスの場合、デューティ比＞５０％であるた
め、マイコン２０はオフセット電圧をアップさせる。
【００１４】このようにしてマイコン２０がオフセット
電圧を調整することによって、ＦＧ正弦波およびオフセ
ット電圧が図５（Ａ）に示すレベルとなると、ＦＧパル
スの波形は図５（Ｂ）に示すようになり、すなわちデュ
ーティ比＝５０％となり、マイコン２０は引き続きＦＧ
パルスのデューティ比＝５０％を維持するように処理し
続ける。
電圧を調整することによって、ＦＧ正弦波およびオフセ
ット電圧が図５（Ａ）に示すレベルとなると、ＦＧパル
スの波形は図５（Ｂ）に示すようになり、すなわちデュ
ーティ比＝５０％となり、マイコン２０は引き続きＦＧ
パルスのデューティ比＝５０％を維持するように処理し
続ける。
【００１５】この実施例によれば、マイコン２０がＦＧ
パルスおよびエッジ検出パルスに基づいてＦＧパルスの
デューティ比を検出し、当該デューティ比に応じてオフ
セット電圧を調整するため、５０％のデューティ比を有
するＦＧパルスを安定して得ることができる。なお、こ
の実施例ではＦＧパルスのデューティ比を５０％とする
場合について説明したが、図２のステップＳ７およびＳ
１１における判断基準を変更することによってＦＧパル
スを任意のデューティ比に調整することができることは
もちろんである。また、この実施例では、１００ｍＶず
つオフセット電圧をアップ／ダウンさせるようにした
が、調整速度または調整精度に応じて、アップ／ダウン
幅を変えてもよいことはもちろんである。
パルスおよびエッジ検出パルスに基づいてＦＧパルスの
デューティ比を検出し、当該デューティ比に応じてオフ
セット電圧を調整するため、５０％のデューティ比を有
するＦＧパルスを安定して得ることができる。なお、こ
の実施例ではＦＧパルスのデューティ比を５０％とする
場合について説明したが、図２のステップＳ７およびＳ
１１における判断基準を変更することによってＦＧパル
スを任意のデューティ比に調整することができることは
もちろんである。また、この実施例では、１００ｍＶず
つオフセット電圧をアップ／ダウンさせるようにした
が、調整速度または調整精度に応じて、アップ／ダウン
幅を変えてもよいことはもちろんである。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１実施例の動作の一部を示すフロー図であ
る。
る。
【図３】（Ａ）はＦＧ正弦波およびオフセット電圧を示
す波形図であり、（Ｂ）はＦＧパルスを示す波形図であ
り、（Ｃ）はエッジ検出パルスを示す波形図であり、
（Ｄ）はフリーランカウンタのカウント値がインクリメ
ントされる状態を示す図解図である。
す波形図であり、（Ｂ）はＦＧパルスを示す波形図であ
り、（Ｃ）はエッジ検出パルスを示す波形図であり、
（Ｄ）はフリーランカウンタのカウント値がインクリメ
ントされる状態を示す図解図である。
【図４】（Ａ）はＦＧ正弦波およびオフセット電圧を示
す波形図であり、（Ｂ）はＦＧパルスを示す波形図であ
り、（Ｃ）はエッジ検出パルスを示す波形図であり、
（Ｄ）はフリーランカウンタのカウント値がインクリメ
ントされる状態を示す図解図である。
す波形図であり、（Ｂ）はＦＧパルスを示す波形図であ
り、（Ｃ）はエッジ検出パルスを示す波形図であり、
（Ｄ）はフリーランカウンタのカウント値がインクリメ
ントされる状態を示す図解図である。
【図５】（Ａ）はＦＧ正弦波およびオフセット電圧を示
す波形図であり、（Ｂ）はＦＧパルスを示す波形図であ
り、（Ｃ）はエッジ検出パルスを示す波形図であり、
（Ｄ）はフリーランカウンタのカウント値がインクリメ
ントされる状態を示す図解図である。
す波形図であり、（Ｂ）はＦＧパルスを示す波形図であ
り、（Ｃ）はエッジ検出パルスを示す波形図であり、
（Ｄ）はフリーランカウンタのカウント値がインクリメ
ントされる状態を示す図解図である。
１０ …デューティ調整装置 １２ …モータ １６ …アンプ １８ …コンパレータ ２０ …マイコン ２２ …エッジ検出回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 12/00
Claims (2)
- 【請求項１】モータの回転速度に応じた回転信号に相関
する回転検出パルスのデューティ比を調整するデューテ
ィ調整装置において、 基準電圧を発生する基準電圧発生手段、 前記回転信号と前記基準電圧とを比較して前記回転検出
パルスを出力する比較手段、 前記回転検出パルスの前記デューティ比を検出する検出
手段、および前記デューティ比に応じて前記基準電圧の
レベルを調整するレベル調整手段を備える、デューティ
調整装置。 - 【請求項２】前記検出手段は、前記回転検出パルスのエ
ッジを検出してエッジ検出パルスを出力するエッジ検出
手段、および前記エッジ検出パルスおよび前記回転検出
パルスに基づいて前記デューティ比を算出するデューテ
ィ比算出手段を含む、請求項１記載のデューティ調整装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01216795A JP3332634B2 (ja) | 1995-01-30 | 1995-01-30 | デューティ調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01216795A JP3332634B2 (ja) | 1995-01-30 | 1995-01-30 | デューティ調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204520A true JPH08204520A (ja) | 1996-08-09 |
| JP3332634B2 JP3332634B2 (ja) | 2002-10-07 |
Family
ID=11797887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01216795A Expired - Fee Related JP3332634B2 (ja) | 1995-01-30 | 1995-01-30 | デューティ調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332634B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156709A (ja) * | 2011-01-25 | 2012-08-16 | Advantest Corp | 信号発生装置および試験装置 |
| JP2013195429A (ja) * | 2012-03-20 | 2013-09-30 | Samsung Electro-Mechanics Co Ltd | ホール素子の出力デューティ補正回路、ホールセンサ、及びホール素子の出力デューティ補正方法 |
| JP2018504020A (ja) * | 2014-12-09 | 2018-02-08 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | シングルエンドクリスタル発振器から４倍の基準クロックを生成するための装置および方法 |
| DE102023211899A1 (de) * | 2023-11-29 | 2025-06-05 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zum Ermitteln einer Drehzahl und/oder einer von einer Drehzahl abgeleiteten Bewegungsgröße, Computerprogrammprodukt, Computereinrichtung |
-
1995
- 1995-01-30 JP JP01216795A patent/JP3332634B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156709A (ja) * | 2011-01-25 | 2012-08-16 | Advantest Corp | 信号発生装置および試験装置 |
| JP2013195429A (ja) * | 2012-03-20 | 2013-09-30 | Samsung Electro-Mechanics Co Ltd | ホール素子の出力デューティ補正回路、ホールセンサ、及びホール素子の出力デューティ補正方法 |
| JP2018504020A (ja) * | 2014-12-09 | 2018-02-08 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | シングルエンドクリスタル発振器から４倍の基準クロックを生成するための装置および方法 |
| DE102023211899A1 (de) * | 2023-11-29 | 2025-06-05 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zum Ermitteln einer Drehzahl und/oder einer von einer Drehzahl abgeleiteten Bewegungsgröße, Computerprogrammprodukt, Computereinrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3332634B2 (ja) | 2002-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08204520A (ja) | デューティ調整装置 | |
| US5818265A (en) | Digital phase detector | |
| CN101378453A (zh) | 水平同步检测装置 | |
| JP2000009409A (ja) | インダクタンス変化検出回路 | |
| EP0144143A2 (en) | Circuit arrangement for adjusting sound volume | |
| US7120839B2 (en) | High-accuracy continuous duty-cycle correction circuit | |
| KR100905098B1 (ko) | 왜곡 검출기 | |
| JP2000134078A (ja) | 静電容量センサ回路 | |
| JP3387306B2 (ja) | センサ信号処理装置 | |
| JPS62289012A (ja) | デユ−テイ制御パルス発生回路 | |
| KR100253398B1 (ko) | 슬류 레이트 제어 회로 | |
| JPH06232699A (ja) | パルス発生装置 | |
| JP3256253B2 (ja) | パルス密度変調形ｄ／ａ変換回路 | |
| TWI655839B (zh) | 積體電路以及驅動信號產生電路 | |
| JP4890233B2 (ja) | 信号変換回路 | |
| JPH01157286A (ja) | 直流電動機の駆動装置 | |
| JPH087462Y2 (ja) | 規準電源回路 | |
| JPH08242153A (ja) | ラッチ回路 | |
| JP2658527B2 (ja) | 停電検出回路 | |
| JPS6232718A (ja) | アナログ信号の２値化方法 | |
| JP3047417B2 (ja) | 三値信号作成回路 | |
| JPH04265012A (ja) | パワー・オン・リセット回路 | |
| JP2507965B2 (ja) | サンプルホ―ルド回路 | |
| JP2735032B2 (ja) | 位相検出回路 | |
| JPH0119296B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |