JPH08204760A - バイポーラクロック擾乱検出回路 - Google Patents
バイポーラクロック擾乱検出回路Info
- Publication number
- JPH08204760A JPH08204760A JP7011601A JP1160195A JPH08204760A JP H08204760 A JPH08204760 A JP H08204760A JP 7011601 A JP7011601 A JP 7011601A JP 1160195 A JP1160195 A JP 1160195A JP H08204760 A JPH08204760 A JP H08204760A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- bipolar
- pulse
- polarity pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 バイポーラクロックの擾乱の確実に検出でき
るバイポーラクロック擾乱検出回路を実現する。 【構成】 バイポーラクロック擾乱検出回路は、ユニポ
ール信号抽出手段１と、第１の異常判定手段３と、第２
の異常判定手段５と、論理和回路７とからなる。抽出手
段１では、バイポーラクロックＢＣＬからパルス検出回
路１１により正極性パルスＳ１を抽出し、パルス検出回
路１２により負極性パルスＳ２を抽出する。異常判定手
段３は、分周回路３１によるパルスＳ１の分周データＳ
３を、パルスＳ２をクロックとしてレジスタ３２でシフ
トし、その結果が予め定めたものと異なるときにエラー
とする。異常判定手段５では分周回路５１によるパルス
Ｓ２の分周データＳ４を、パルスＳ１をクロックとして
レジスタ５２でシフトし、その結果が予め定めた信号と
異なるときにエラーとする。
るバイポーラクロック擾乱検出回路を実現する。 【構成】 バイポーラクロック擾乱検出回路は、ユニポ
ール信号抽出手段１と、第１の異常判定手段３と、第２
の異常判定手段５と、論理和回路７とからなる。抽出手
段１では、バイポーラクロックＢＣＬからパルス検出回
路１１により正極性パルスＳ１を抽出し、パルス検出回
路１２により負極性パルスＳ２を抽出する。異常判定手
段３は、分周回路３１によるパルスＳ１の分周データＳ
３を、パルスＳ２をクロックとしてレジスタ３２でシフ
トし、その結果が予め定めたものと異なるときにエラー
とする。異常判定手段５では分周回路５１によるパルス
Ｓ２の分周データＳ４を、パルスＳ１をクロックとして
レジスタ５２でシフトし、その結果が予め定めた信号と
異なるときにエラーとする。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラクロック擾
乱検出回路に係わり、特にバイポーラクロックの同極性
側に同様なパルスが混入あるいは欠落することによって
発生するバイポーラクロックの擾乱を検出することので
きるバイポーラクロック擾乱検出回路に関する。
乱検出回路に係わり、特にバイポーラクロックの同極性
側に同様なパルスが混入あるいは欠落することによって
発生するバイポーラクロックの擾乱を検出することので
きるバイポーラクロック擾乱検出回路に関する。
【０００２】
【従来の技術】この種のバイポーラクロックは、例えば
＋１，０，−１，０，＋１，…というように極性を交互
に反転したパルスを送出するようしたものが一般的であ
る。しかしながら、例えば＋１，０，＋１，０，−１，
０，…というように、＋１あるいは−１を所定期間連続
して送出し、あえてバイポーラ則を乱したクロックとす
ることがある。このようにバイポーラ則を乱したクロッ
クを送出することをバイポーラバイオレーションと呼ん
でいることは周知のとおりである。
＋１，０，−１，０，＋１，…というように極性を交互
に反転したパルスを送出するようしたものが一般的であ
る。しかしながら、例えば＋１，０，＋１，０，−１，
０，…というように、＋１あるいは−１を所定期間連続
して送出し、あえてバイポーラ則を乱したクロックとす
ることがある。このようにバイポーラ則を乱したクロッ
クを送出することをバイポーラバイオレーションと呼ん
でいることは周知のとおりである。
【０００３】図４は前述したバイポーラクロックの一例
を示したものである。この図の横軸には時間がとってあ
り、縦軸（ａ）にはバイポーラクロックが、同（ｂ）に
はバイポーラクロックから検出した正極性のパルスが、
同（ｃ）にはバイポーラクロックから検出した正極性の
パルスが示されている。
を示したものである。この図の横軸には時間がとってあ
り、縦軸（ａ）にはバイポーラクロックが、同（ｂ）に
はバイポーラクロックから検出した正極性のパルスが、
同（ｃ）にはバイポーラクロックから検出した正極性の
パルスが示されている。
【０００４】同図に示すように、時間間隔Ｔの主クロッ
クに対して、主クロックの偶数分周となる副クロック
（図４（ａ）のＦa ，Ｆb ，Ｆc ，…で示される部分）
をバイポーラバイオレーションによって重畳し、装置内
の基準位相として用いられるようにしてある。
クに対して、主クロックの偶数分周となる副クロック
（図４（ａ）のＦa ，Ｆb ，Ｆc ，…で示される部分）
をバイポーラバイオレーションによって重畳し、装置内
の基準位相として用いられるようにしてある。
【０００５】ところで、バイポーラバイオレーションを
用いる装置では、バイポーラクロックにパルスの混入や
パルスの欠落などのバイポーラクロックの擾乱が発生す
ると、バイポーラバイオレーションと誤って判定されて
しまうことがある。このため、バイポーラクロックの擾
乱を検出するバイポーラクロック擾乱検出回路が提案さ
れている。
用いる装置では、バイポーラクロックにパルスの混入や
パルスの欠落などのバイポーラクロックの擾乱が発生す
ると、バイポーラバイオレーションと誤って判定されて
しまうことがある。このため、バイポーラクロックの擾
乱を検出するバイポーラクロック擾乱検出回路が提案さ
れている。
【０００６】図３は、従来のバイポーラクロック擾乱検
出回路を備えた基準位相指示信号抽出回路を示すもので
ある。この基準位相指示信号抽出回路は、バイポーラク
ロックＢＣＬから正極性パルスＳ２０１のみを検出し
て、バイポーラ／ユニポーラ変換する正極性パルス検出
回路１０１と、バイポーラクロックＢＣＬから負極性パ
ルスＳ２０２を検出してバイポーラ／ユニポーラ変換す
る負極性パルス検出回路１０２と、正極性パルス検出回
路１０１からの正極性パルスＳ２０１と負極性パルス検
出回路１０２からの負極性パルスＳ２０２とを取込み、
これらパルスから基準位相指示信号を抽出するバイポー
ラバイオレーション検出回路１０３とを備えている。な
お、正極性パルス検出回路１０１には、バイポーラクロ
ックの内、正極性側の一定のレベル以上のパルスを検出
するための基準電圧１０５が印加されている。また、正
極性パルス検出回路１０２には、バイポーラクロックの
内、負極性側の一定のレベル以上のパルスを検出するた
めの基準電圧１０６が印加されている。このような抽出
回路の従来例としては、例えば特開平３−２７２２４５
号公報に記載されたものがある。
出回路を備えた基準位相指示信号抽出回路を示すもので
ある。この基準位相指示信号抽出回路は、バイポーラク
ロックＢＣＬから正極性パルスＳ２０１のみを検出し
て、バイポーラ／ユニポーラ変換する正極性パルス検出
回路１０１と、バイポーラクロックＢＣＬから負極性パ
ルスＳ２０２を検出してバイポーラ／ユニポーラ変換す
る負極性パルス検出回路１０２と、正極性パルス検出回
路１０１からの正極性パルスＳ２０１と負極性パルス検
出回路１０２からの負極性パルスＳ２０２とを取込み、
これらパルスから基準位相指示信号を抽出するバイポー
ラバイオレーション検出回路１０３とを備えている。な
お、正極性パルス検出回路１０１には、バイポーラクロ
ックの内、正極性側の一定のレベル以上のパルスを検出
するための基準電圧１０５が印加されている。また、正
極性パルス検出回路１０２には、バイポーラクロックの
内、負極性側の一定のレベル以上のパルスを検出するた
めの基準電圧１０６が印加されている。このような抽出
回路の従来例としては、例えば特開平３−２７２２４５
号公報に記載されたものがある。
【０００７】また、バイポーラクロック擾乱検出回路
は、正極性パルス検出回路１０１からの正極性パルスＳ
２０１をカウントするカウンタ１１１と、負極性パルス
検出回路１０２からの負極性パルスＳ２０２をカウント
するカウンタ１１２と、両カウンタ１１１、１１２の計
数結果を比較して両者の差が予め定めた閾値を超えた場
合に警報を発出する比較回路１１３とを備えている。
は、正極性パルス検出回路１０１からの正極性パルスＳ
２０１をカウントするカウンタ１１１と、負極性パルス
検出回路１０２からの負極性パルスＳ２０２をカウント
するカウンタ１１２と、両カウンタ１１１、１１２の計
数結果を比較して両者の差が予め定めた閾値を超えた場
合に警報を発出する比較回路１１３とを備えている。
【０００８】図４（ａ）示すバイポーラクロックＢＣＬ
が正極性パルス検出回路１０１に入力されると、正極性
パルス検出回路１０１からは正極性パルスＳ２０１のみ
が出力される（同図（ｂ）参照）。同様に、バイポーラ
クロックＢＣＬは負極性パルス検出回路１０２に入力さ
れると、負極性パルス検出回路１０２からは負極性パル
スＳ２０２のみが出力される（同図（ｃ）参照）。これ
らパルスＳ２０１，Ｓ２０２は、バイポーラバイオレー
ション検出回路１０３に与えられる。すると、バイポー
ラバイオレーション検出回路１０３は、図４のＦa ，Ｆ
b ，Ｆc ，…で示される部分が“１”または“０”とな
る基準位相指示信号を抽出する。
が正極性パルス検出回路１０１に入力されると、正極性
パルス検出回路１０１からは正極性パルスＳ２０１のみ
が出力される（同図（ｂ）参照）。同様に、バイポーラ
クロックＢＣＬは負極性パルス検出回路１０２に入力さ
れると、負極性パルス検出回路１０２からは負極性パル
スＳ２０２のみが出力される（同図（ｃ）参照）。これ
らパルスＳ２０１，Ｓ２０２は、バイポーラバイオレー
ション検出回路１０３に与えられる。すると、バイポー
ラバイオレーション検出回路１０３は、図４のＦa ，Ｆ
b ，Ｆc ，…で示される部分が“１”または“０”とな
る基準位相指示信号を抽出する。
【０００９】また、正極性パルスＳ２０１は第１のカウ
ンタ１１１でカウントアップされる。同様に、、負極性
パルスＳ２０２は第２のカウンタ１１２でカウントアッ
プされる。カウンタ１１１とカウンタ１１２は所定のタ
イミングで同時にリセットされる。したがって、比較回
路１１３は、カウンタ１１１、１１２からの計数結果を
比較して予め定めた値以上のずれがあった場合に警報を
発していた。
ンタ１１１でカウントアップされる。同様に、、負極性
パルスＳ２０２は第２のカウンタ１１２でカウントアッ
プされる。カウンタ１１１とカウンタ１１２は所定のタ
イミングで同時にリセットされる。したがって、比較回
路１１３は、カウンタ１１１、１１２からの計数結果を
比較して予め定めた値以上のずれがあった場合に警報を
発していた。
【００１０】
【発明が解決しようとする課題】上述した従来のバイポ
ーラクロック擾乱検出回路では、正極性パルスと負極性
パルスとをそれぞれ独立にカウントして両者の差によっ
てバイポーラクロック擾乱を検出していたため、正極性
パルス側と負極性パルス側の双方に同様なパルスの混入
あるいは欠落が生じた場合に、両極性パルスの差が同一
あるいは予め定めた差以内になってしまい、バイポーラ
クロックの擾乱を検出できないという問題があった。
ーラクロック擾乱検出回路では、正極性パルスと負極性
パルスとをそれぞれ独立にカウントして両者の差によっ
てバイポーラクロック擾乱を検出していたため、正極性
パルス側と負極性パルス側の双方に同様なパルスの混入
あるいは欠落が生じた場合に、両極性パルスの差が同一
あるいは予め定めた差以内になってしまい、バイポーラ
クロックの擾乱を検出できないという問題があった。
【００１１】そこで、本発明の目的は、パルスの混入、
欠落があっても確実にバイポーラクロックの擾乱を検出
できるバイポーラクロック擾乱検出回路を提供すること
にある。
欠落があっても確実にバイポーラクロックの擾乱を検出
できるバイポーラクロック擾乱検出回路を提供すること
にある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明に係るバイポーラクロック擾乱
検出回路は、正極性パルスおよび負極性パルスをそれぞ
れ抽出するユニポール信号抽出手段と、正極性パルスを
データとして用い、負極性パルスをクロック信号として
用いて処理した結果が、バイポーラ信号の主クロックと
副クロックの比から予め定めた値と異なるときにエラー
とする第１の異常判定手段と、負極性パルスをデータと
して用い、正極性パルスをクロック信号として用いて処
理した結果が、バイポーラ信号の主クロックと副クロッ
クの比から予め定めた値と異なるときにエラーとする第
２の異常判定手段とを備え、各判定手段からのエラー信
号をバイポーラクロックの擾乱警報とするようにしたも
のである。
に、請求項１記載の発明に係るバイポーラクロック擾乱
検出回路は、正極性パルスおよび負極性パルスをそれぞ
れ抽出するユニポール信号抽出手段と、正極性パルスを
データとして用い、負極性パルスをクロック信号として
用いて処理した結果が、バイポーラ信号の主クロックと
副クロックの比から予め定めた値と異なるときにエラー
とする第１の異常判定手段と、負極性パルスをデータと
して用い、正極性パルスをクロック信号として用いて処
理した結果が、バイポーラ信号の主クロックと副クロッ
クの比から予め定めた値と異なるときにエラーとする第
２の異常判定手段とを備え、各判定手段からのエラー信
号をバイポーラクロックの擾乱警報とするようにしたも
のである。
【００１３】この請求項１記載の発明は、バイポーラク
ロックに含まれる主クロックと、バイポーラバイオレー
ションでバイポーラクロックに重畳した副クロックとの
間には次のような関係があることに着目してなされたも
のである。すなわち、副クロックは、主クロックを一定
の偶数分周したものであることから、周期的に副クロッ
クが現れることになる（バイポーラバイオレーションが
周期的に発生することになる）。そこで、この周期を各
異常判定手段で監視しておき、この周期と異なった場合
にバイポーラクロック擾乱が発生したとしている。
ロックに含まれる主クロックと、バイポーラバイオレー
ションでバイポーラクロックに重畳した副クロックとの
間には次のような関係があることに着目してなされたも
のである。すなわち、副クロックは、主クロックを一定
の偶数分周したものであることから、周期的に副クロッ
クが現れることになる（バイポーラバイオレーションが
周期的に発生することになる）。そこで、この周期を各
異常判定手段で監視しておき、この周期と異なった場合
にバイポーラクロック擾乱が発生したとしている。
【００１４】請求項２記載の発明に係るバイポーラクロ
ック擾乱検出回路は、バイポーラ信号から正極性パルス
のみを検出する正極性パルス検出回路およびバイポーラ
信号から負極性パルスのみを検出する負極性パルス検出
回路からなるユニポール信号抽出手段と、正極性パルス
をデータとして用い、負極性パルスをクロック信号とし
て用いて処理した結果が、バイポーラ信号の主クロック
と副クロックの比から予め定めた値と異なるときにエラ
ーとする第１の異常判定手段と、負極性パルスをデータ
として用い、正極性パルスをクロック信号として用いて
処理した結果が、バイポーラ信号の主クロックと副クロ
ックの比から予め定めた値と異なるときにエラーとする
第２の異常判定手段と、各判定手段のいずれか一方から
エラー信号が出力されたときにバイポーラクロックの擾
乱警報として出力する論理和手段とを備えたことを特徴
とするものである。
ック擾乱検出回路は、バイポーラ信号から正極性パルス
のみを検出する正極性パルス検出回路およびバイポーラ
信号から負極性パルスのみを検出する負極性パルス検出
回路からなるユニポール信号抽出手段と、正極性パルス
をデータとして用い、負極性パルスをクロック信号とし
て用いて処理した結果が、バイポーラ信号の主クロック
と副クロックの比から予め定めた値と異なるときにエラ
ーとする第１の異常判定手段と、負極性パルスをデータ
として用い、正極性パルスをクロック信号として用いて
処理した結果が、バイポーラ信号の主クロックと副クロ
ックの比から予め定めた値と異なるときにエラーとする
第２の異常判定手段と、各判定手段のいずれか一方から
エラー信号が出力されたときにバイポーラクロックの擾
乱警報として出力する論理和手段とを備えたことを特徴
とするものである。
【００１５】この請求項２記載の発明では、請求項１記
載の発明におけるユニポール信号抽出手段を具体的に説
明し、かつ両異常判定手段からのエラー信号のいずれが
発生しても警報を発することができるように、エラー信
号を論理和したものである。
載の発明におけるユニポール信号抽出手段を具体的に説
明し、かつ両異常判定手段からのエラー信号のいずれが
発生しても警報を発することができるように、エラー信
号を論理和したものである。
【００１６】請求項３記載の発明に係る第１の異常判定
回路は、正極性パルスを分周する第１の分周回路と、負
極性パルスをクロックとして用いて第１の分周回路の出
力信号をシフトして予め定めたビット数ずらした２つの
信号を出力する第１のシフトレジスタと、第１のシフト
レジスタの２つの出力信号を比較し、両者が不一致の場
合エラー信号を発する第１の不一致検出回路とを、備え
たものである。
回路は、正極性パルスを分周する第１の分周回路と、負
極性パルスをクロックとして用いて第１の分周回路の出
力信号をシフトして予め定めたビット数ずらした２つの
信号を出力する第１のシフトレジスタと、第１のシフト
レジスタの２つの出力信号を比較し、両者が不一致の場
合エラー信号を発する第１の不一致検出回路とを、備え
たものである。
【００１７】請求項３記載の発明では、請求項１または
２記載の発明において用いている第１の異常判定回路の
構成を具体的に説明したものであり、バイポーラバイオ
レーションの周期の変動を、分周回路、シフトレジス
タ、および不一致検出回路で検出できるようにしたもの
である。
２記載の発明において用いている第１の異常判定回路の
構成を具体的に説明したものであり、バイポーラバイオ
レーションの周期の変動を、分周回路、シフトレジス
タ、および不一致検出回路で検出できるようにしたもの
である。
【００１８】請求項４記載の発明に係る第２の異常判定
回路は、負極性パルスを分周する第２の分周回路と、正
極性パルスをクロックとして用いて第２の分周回路の出
力信号をシフトして予め定めたビット数ずらした２つの
信号を出力する第２のシフトレジスタと、第２のシフト
レジスタの２つの出力信号を比較し、両者が不一致の場
合エラー信号を発する第２の不一致検出回路とを、備え
たものである。
回路は、負極性パルスを分周する第２の分周回路と、正
極性パルスをクロックとして用いて第２の分周回路の出
力信号をシフトして予め定めたビット数ずらした２つの
信号を出力する第２のシフトレジスタと、第２のシフト
レジスタの２つの出力信号を比較し、両者が不一致の場
合エラー信号を発する第２の不一致検出回路とを、備え
たものである。
【００１９】この請求項４記載の発明では、請求項１ま
たは２記載の発明において用いている第２の異常判定回
路の構成を具体的に説明したものであり、バイポーラバ
イオレーションの周期の変動を、分周回路、シフトレジ
スタ、および不一致検出回路で検出できるようにしたも
のである。
たは２記載の発明において用いている第２の異常判定回
路の構成を具体的に説明したものであり、バイポーラバ
イオレーションの周期の変動を、分周回路、シフトレジ
スタ、および不一致検出回路で検出できるようにしたも
のである。
【００２０】請求項５記載の発明に係るバイポーラクロ
ック擾乱検出回路は、バイポーラ信号から正極性パルス
のみを検出する正極性パルス検出回路と、バイポーラ信
号から負極性パルスのみを検出する負極性パルス検出回
路と、正極性パルスを分周する第１の分周回路と、負極
性パルスを分周する第２の分周回路と、負極性パルスを
クロックとして第１の分周回路の出力をシフトし予め定
めたビット数ずらした２つの信号を出力する第１のシフ
トレジスタと、正極性パルスをクロックとして第２の分
周回路の出力をシフトし予め定めたビット数ずらした２
つの信号を出力する第２のシフトレジスタと、第１のシ
フトレジスタの２つの出力信号を比較し、両者が不一致
の場合エラー信号を発する第１の不一致検出回路と、第
２のシフトレジスタの２つの出力信号を比較し、両者が
不一致の場合エラー信号を発する第２の不一致検出回路
と、第１および第２の不一致検出回路のどちらかでもエ
ラー信号を発していた場合にクロック擾乱警報を発する
論理和回路とを備えたことを特徴とするものである。
ック擾乱検出回路は、バイポーラ信号から正極性パルス
のみを検出する正極性パルス検出回路と、バイポーラ信
号から負極性パルスのみを検出する負極性パルス検出回
路と、正極性パルスを分周する第１の分周回路と、負極
性パルスを分周する第２の分周回路と、負極性パルスを
クロックとして第１の分周回路の出力をシフトし予め定
めたビット数ずらした２つの信号を出力する第１のシフ
トレジスタと、正極性パルスをクロックとして第２の分
周回路の出力をシフトし予め定めたビット数ずらした２
つの信号を出力する第２のシフトレジスタと、第１のシ
フトレジスタの２つの出力信号を比較し、両者が不一致
の場合エラー信号を発する第１の不一致検出回路と、第
２のシフトレジスタの２つの出力信号を比較し、両者が
不一致の場合エラー信号を発する第２の不一致検出回路
と、第１および第２の不一致検出回路のどちらかでもエ
ラー信号を発していた場合にクロック擾乱警報を発する
論理和回路とを備えたことを特徴とするものである。
【００２１】この請求項５記載の発明では、バイポーラ
／ユニポーラ変換後の正極性パルス、負極性パルスを両
分周回路で各々分周し、正極性パルスの分周信号を負極
性パルスによってシフトレジスタでシフトし、シフトレ
ジスタのｉビットシフト信号とｊビットシフト信号
（ｉ、ｊはバイポーラクロックの主クロックと副クロッ
クの比から予め定めた値）を不一致判定回路で比較し両
者が不一致の時にエラー信号を発する。また同様に負極
性パルスの分周信号を正極性パルスによってシフトレジ
スタでシフトし、シフトレジスタのｋビットシフト信号
とｌビットシフト信号（ｋ、ｌもｉ、ｊ同様に予め定め
た値）を不一致判定回路で比較し両者が不一致の時にエ
ラー信号を発する。うにしている。さらに、２つの不一
致判定回路からのエラー信号を論理和回路で論理和をと
り、両不一致回路のうちどちらか一方でもエラー信号を
発していたときに警報を発するようにしている。
／ユニポーラ変換後の正極性パルス、負極性パルスを両
分周回路で各々分周し、正極性パルスの分周信号を負極
性パルスによってシフトレジスタでシフトし、シフトレ
ジスタのｉビットシフト信号とｊビットシフト信号
（ｉ、ｊはバイポーラクロックの主クロックと副クロッ
クの比から予め定めた値）を不一致判定回路で比較し両
者が不一致の時にエラー信号を発する。また同様に負極
性パルスの分周信号を正極性パルスによってシフトレジ
スタでシフトし、シフトレジスタのｋビットシフト信号
とｌビットシフト信号（ｋ、ｌもｉ、ｊ同様に予め定め
た値）を不一致判定回路で比較し両者が不一致の時にエ
ラー信号を発する。うにしている。さらに、２つの不一
致判定回路からのエラー信号を論理和回路で論理和をと
り、両不一致回路のうちどちらか一方でもエラー信号を
発していたときに警報を発するようにしている。
【００２２】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２３】図１は本発明に係るバイポーラクロック擾
乱検出回路の実施例を備えた基準位相指示信号抽出回路
を示すものである。
乱検出回路の実施例を備えた基準位相指示信号抽出回路
を示すものである。
【００２４】同図において、バイポーラクロック擾乱検
出回路は、バイポーラ信号ＢＣＬから正極性パルスＳ1
および負極性パルスＳ2 をそれぞれ抽出するユニポール
信号抽出手段１と、正極性パルスＳ1 をデータとして用
い、負極性パルスＳ2 をクロック信号として用いて処理
した結果が、バイポーラ信号ＢＣＬの主クロックと副ク
ロックの比から予め定めた値と異なるときにエラーとす
る第１の異常判定手段３と、負極性パルスＳ2 をデータ
として用い、正極性パルスＳ1 をクロック信号として用
いて処理した結果が、バイポーラ信号ＢＣＬの主クロッ
クと副クロックの比から予め定めた値と異なるときにエ
ラーとする第２の異常判定手段５と、第１の異常判定手
段３および第２の異常判定手段５からのエラー信号の論
理和をとる論理和回路７とからなる。
出回路は、バイポーラ信号ＢＣＬから正極性パルスＳ1
および負極性パルスＳ2 をそれぞれ抽出するユニポール
信号抽出手段１と、正極性パルスＳ1 をデータとして用
い、負極性パルスＳ2 をクロック信号として用いて処理
した結果が、バイポーラ信号ＢＣＬの主クロックと副ク
ロックの比から予め定めた値と異なるときにエラーとす
る第１の異常判定手段３と、負極性パルスＳ2 をデータ
として用い、正極性パルスＳ1 をクロック信号として用
いて処理した結果が、バイポーラ信号ＢＣＬの主クロッ
クと副クロックの比から予め定めた値と異なるときにエ
ラーとする第２の異常判定手段５と、第１の異常判定手
段３および第２の異常判定手段５からのエラー信号の論
理和をとる論理和回路７とからなる。
【００２５】また、基準位相指示信号抽出回路は、ユニ
ポール信号抽出手段１と、ユニポール信号抽出手段１か
らの正極性パルスＳ1 および負極性パルスＳ2 からバイ
ポーラバイオレーションを検出して基準位相指示信号を
抽出するバイポーラバイオレーション検出回路９とから
なる。
ポール信号抽出手段１と、ユニポール信号抽出手段１か
らの正極性パルスＳ1 および負極性パルスＳ2 からバイ
ポーラバイオレーションを検出して基準位相指示信号を
抽出するバイポーラバイオレーション検出回路９とから
なる。
【００２６】ユニポール信号抽出手段１は、バイポーラ
クロックＢＣＬを取込み前述のクロックＢＣＬから正極
性パルスＳ1 のみを検出する正極性パルス検出回路１１
と、バイポーラクロックＢＣＬを取込み前述のクロック
ＢＣＬから負極性パルスＳ2のみを検出する負極性パル
ス検出回路１２とを備えている。正極性パルス検出回路
１１は、バイポーラクロックＢＣＬと基準電圧１３とを
比較して、バイポーラクロックＢＣＬのうちの基準電圧
１３以上のものを正極性パルスＳ1 として出力するよう
になっている。同様に、負極性パルス検出回路１２は、
バイポーラクロックＢＣＬと基準電圧１４とを比較し
て、バイポーラクロックＢＣＬのうちの基準電圧１４以
上のものを負極性パルスＳ2 として出力するようになっ
ている。
クロックＢＣＬを取込み前述のクロックＢＣＬから正極
性パルスＳ1 のみを検出する正極性パルス検出回路１１
と、バイポーラクロックＢＣＬを取込み前述のクロック
ＢＣＬから負極性パルスＳ2のみを検出する負極性パル
ス検出回路１２とを備えている。正極性パルス検出回路
１１は、バイポーラクロックＢＣＬと基準電圧１３とを
比較して、バイポーラクロックＢＣＬのうちの基準電圧
１３以上のものを正極性パルスＳ1 として出力するよう
になっている。同様に、負極性パルス検出回路１２は、
バイポーラクロックＢＣＬと基準電圧１４とを比較し
て、バイポーラクロックＢＣＬのうちの基準電圧１４以
上のものを負極性パルスＳ2 として出力するようになっ
ている。
【００２７】第１の異常判定手段３は、正極性パルス検
出回路１１からの正極性パルスＳ1を分周する第１の分
周回路３１と、負極性パルス検出回路１２からの負極性
パルスＳ2 をクロックとして第１の分周回路３１からの
分周出力をシフトする第１のシフトレジスタ３２と、第
１のシフトレジスタ３２のｉビットシフト出力信号とｊ
ビットシフト出力信号（ｉ、ｊはバイポーラクロックの
主クロックと副クロックの比から予め定めた値）を比較
し、両者が不一致の場合にエラー信号を発する第１の不
一致検出回路３３とを備えている。
出回路１１からの正極性パルスＳ1を分周する第１の分
周回路３１と、負極性パルス検出回路１２からの負極性
パルスＳ2 をクロックとして第１の分周回路３１からの
分周出力をシフトする第１のシフトレジスタ３２と、第
１のシフトレジスタ３２のｉビットシフト出力信号とｊ
ビットシフト出力信号（ｉ、ｊはバイポーラクロックの
主クロックと副クロックの比から予め定めた値）を比較
し、両者が不一致の場合にエラー信号を発する第１の不
一致検出回路３３とを備えている。
【００２８】第２の異常判定手段５は、負極性パルス検
出回路１２からの負極性パルスＳ2を分周する第２の分
周回路５１と、正極性パルス検出回路１１からの正極性
パルスＳ1 をクロックとして第２の分周回路５１からの
分周出力をシフトする第２のシフトレジスタ５２と、第
２のシフトレジスタ５２のｋビットシフト出力信号とｌ
ビットシフト出力信号（ｋ、ｌはバイポーラクロックの
主クロックと副クロックの比から予め定めた値）を比較
し、両者が不一致の場合にエラー信号を発する第２の不
一致検出回路５３とを備えている。
出回路１２からの負極性パルスＳ2を分周する第２の分
周回路５１と、正極性パルス検出回路１１からの正極性
パルスＳ1 をクロックとして第２の分周回路５１からの
分周出力をシフトする第２のシフトレジスタ５２と、第
２のシフトレジスタ５２のｋビットシフト出力信号とｌ
ビットシフト出力信号（ｋ、ｌはバイポーラクロックの
主クロックと副クロックの比から予め定めた値）を比較
し、両者が不一致の場合にエラー信号を発する第２の不
一致検出回路５３とを備えている。
【００２９】なお、第１の不一致検出回路３３からのエ
ラー信号出力端子と、第２の不一致検出回路５３からの
エラー信号出力端子とは論理和回路７の入力端子に接続
されており、かつ論理和回路７の出力端子からは警報信
号が出力されるようになっている。
ラー信号出力端子と、第２の不一致検出回路５３からの
エラー信号出力端子とは論理和回路７の入力端子に接続
されており、かつ論理和回路７の出力端子からは警報信
号が出力されるようになっている。
【００３０】次に、本実施例の動作について図１を基に
図２を参照しながら説明する。図２は、同実施例の各部
の信号状態を示したものであり、同図の横軸には時刻が
とられており、縦軸（ａ）にはバイポーラクロック、
（ｂ）には正極性パルスＳ1 、（ｃ）には負極性パルス
Ｓ2 、（ｄ）には第１の分周回路３１の分周出力信号
が、（ｅ）には第２の分周回路５１の分周出力が、
（ｆ）には第２のシフトレジスタ５２の１ビットシフト
出力が、それぞれ示されている。
図２を参照しながら説明する。図２は、同実施例の各部
の信号状態を示したものであり、同図の横軸には時刻が
とられており、縦軸（ａ）にはバイポーラクロック、
（ｂ）には正極性パルスＳ1 、（ｃ）には負極性パルス
Ｓ2 、（ｄ）には第１の分周回路３１の分周出力信号
が、（ｅ）には第２の分周回路５１の分周出力が、
（ｆ）には第２のシフトレジスタ５２の１ビットシフト
出力が、それぞれ示されている。
【００３１】バイポーラクロックＢＣＬ（図２（ａ）参
照）は、ユニポール信号抽出手段１の正極性パルス検出
回路１１と負極性パルス検出回路１２の各一方の入力端
子に供給される。正極性パルス検出回路１１の他方の入
力端子には基準電圧１３が、負極性パルス検出回路１２
の他方の入力端子には基準電圧１４が、それぞれ供給さ
れている。ここで、正極性パルス検出回路１１は、基準
電圧１３を基準にしてバイポーラクロックＢＣＬから正
極性パルスＳ1 のみを抽出する（図２（ｂ）参照）。同
様に、負極性パルス検出回路１２は、基準電圧１４を基
準にしてバイポーラクロックＢＣＬから負極性パルスＳ
2 のみを抽出する（図２（ｃ）参照）。
照）は、ユニポール信号抽出手段１の正極性パルス検出
回路１１と負極性パルス検出回路１２の各一方の入力端
子に供給される。正極性パルス検出回路１１の他方の入
力端子には基準電圧１３が、負極性パルス検出回路１２
の他方の入力端子には基準電圧１４が、それぞれ供給さ
れている。ここで、正極性パルス検出回路１１は、基準
電圧１３を基準にしてバイポーラクロックＢＣＬから正
極性パルスＳ1 のみを抽出する（図２（ｂ）参照）。同
様に、負極性パルス検出回路１２は、基準電圧１４を基
準にしてバイポーラクロックＢＣＬから負極性パルスＳ
2 のみを抽出する（図２（ｃ）参照）。
【００３２】正極性パルスＳ1 （図２（ｂ））は第１の
異常判定手段３にデータとして供給されるとともに、第
２の異常判定手段５にクロックとして供給される。負極
性パルスＳ2 （図２（ｃ））は第２の異常判定手段５に
データとして供給されるとともに、第１の異常判定手段
３にクロックとして供給される。なお、これら正極性パ
ルスＳ1 と負極性パルスＳ2 は、バイポーラバイオレー
ション検出回路９にも供給される。
異常判定手段３にデータとして供給されるとともに、第
２の異常判定手段５にクロックとして供給される。負極
性パルスＳ2 （図２（ｃ））は第２の異常判定手段５に
データとして供給されるとともに、第１の異常判定手段
３にクロックとして供給される。なお、これら正極性パ
ルスＳ1 と負極性パルスＳ2 は、バイポーラバイオレー
ション検出回路９にも供給される。
【００３３】第１の異常判定手段３では、正極性パルス
Ｓ1 は第１の分周回路３１に入力される。第１の分周回
路３１は、正極性パルスＳ1 を分周し、その分周結果を
データＳ3 として第１のシフトレジスタ３２に与える。
第１のシフトレジスタ３２は、負極性パルスＳ2 をクロ
ックとして第１の分周回路３１からの分周出力データＳ
3 をシフトし、ｉビットシフトおよびｊビットシフト信
号を出力する。ｉビットシフトおよびｊビットシフト信
号は、第１の不一致検出回路３３に与えられる。第１の
不一致検出回路３３では、第１のシフトレジスタ３２の
ｉビットシフト出力信号およびｊビットシフト信号をを
比較する。ここで、バイポーラクロックＢＣＬは、図２
（ａ）に示すように、バイポーラバイオレーションが周
期的に生じているので（同図（ａ）のＦa ，Ｆb ，
Ｆc ，…）、第１のシフトレジスタ３２の出力パタンに
も周期性が存在し、ｉビットシフト出力と、ｉ＋８ｍ
（ｍは自然数）ビットシフト出力は正常時には常に一致
することになる。したがって、第１のシフトレジスタ３
２をｊ＝ｉ＋８ｍとすれば、クロックの割れあるいは余
剰パルスの混入が生じた場合、ｉビットシフト信号とｊ
ビットシフト信号は不一致となり、第１のシフトレジス
タ３２はエラー信号を発することになる。
Ｓ1 は第１の分周回路３１に入力される。第１の分周回
路３１は、正極性パルスＳ1 を分周し、その分周結果を
データＳ3 として第１のシフトレジスタ３２に与える。
第１のシフトレジスタ３２は、負極性パルスＳ2 をクロ
ックとして第１の分周回路３１からの分周出力データＳ
3 をシフトし、ｉビットシフトおよびｊビットシフト信
号を出力する。ｉビットシフトおよびｊビットシフト信
号は、第１の不一致検出回路３３に与えられる。第１の
不一致検出回路３３では、第１のシフトレジスタ３２の
ｉビットシフト出力信号およびｊビットシフト信号をを
比較する。ここで、バイポーラクロックＢＣＬは、図２
（ａ）に示すように、バイポーラバイオレーションが周
期的に生じているので（同図（ａ）のＦa ，Ｆb ，
Ｆc ，…）、第１のシフトレジスタ３２の出力パタンに
も周期性が存在し、ｉビットシフト出力と、ｉ＋８ｍ
（ｍは自然数）ビットシフト出力は正常時には常に一致
することになる。したがって、第１のシフトレジスタ３
２をｊ＝ｉ＋８ｍとすれば、クロックの割れあるいは余
剰パルスの混入が生じた場合、ｉビットシフト信号とｊ
ビットシフト信号は不一致となり、第１のシフトレジス
タ３２はエラー信号を発することになる。
【００３４】同様に、第２の分周回路５１は、負極性パ
ルスＳ2 を分周した分周結果データＳ4 を出力する。こ
の分周結果データＳ4 は、第２のシフトレジスタ５２に
データとして与えられる。第２のシフトレジスタ５２
は、正極性パルスＳ1 をクロックとし、第２の分周回路
５１からの分周結果データＳ4 をシフトし、ｋビットシ
フトおよびｌビットシフト信号を出力する。第２の不一
致検出回路５３は、第２のシフトレジスタ５２のｋビッ
トシフト信号とｌビットシフト信号を比較する。第２の
不一致検出回路５３において、ｌ＝ｋ＋８ｎ（ｎは自然
数）とすれば、クロックの割れあるいは余剰パルスの混
入が生じた場合、ｋビットシフト信号とｌビットシフト
信号は不一致となり、第２の不一致検出回路５３はエラ
ー信号を発する。
ルスＳ2 を分周した分周結果データＳ4 を出力する。こ
の分周結果データＳ4 は、第２のシフトレジスタ５２に
データとして与えられる。第２のシフトレジスタ５２
は、正極性パルスＳ1 をクロックとし、第２の分周回路
５１からの分周結果データＳ4 をシフトし、ｋビットシ
フトおよびｌビットシフト信号を出力する。第２の不一
致検出回路５３は、第２のシフトレジスタ５２のｋビッ
トシフト信号とｌビットシフト信号を比較する。第２の
不一致検出回路５３において、ｌ＝ｋ＋８ｎ（ｎは自然
数）とすれば、クロックの割れあるいは余剰パルスの混
入が生じた場合、ｋビットシフト信号とｌビットシフト
信号は不一致となり、第２の不一致検出回路５３はエラ
ー信号を発する。
【００３５】このようにバイポーラクロックＢＣＬの擾
乱により、正極性パルス検出回路１１からの正極性パル
スＳ1 あるいは負極性パルス検出回路１２からの負極性
パルスＳ2 にパルスの欠落、割れ、あるいは余剰パルス
の混入が生じた場合、各第１の不一致検出回路３３、第
２の不一致検出回路５３はエラー信号を発することにな
る。論理和回路７は、第１の不一致検出回路３３あるい
は第２の不一致検出回路５３のいずれからエラー信号が
出力されているときには、クロックに擾乱があったとし
て警報を発することになる。
乱により、正極性パルス検出回路１１からの正極性パル
スＳ1 あるいは負極性パルス検出回路１２からの負極性
パルスＳ2 にパルスの欠落、割れ、あるいは余剰パルス
の混入が生じた場合、各第１の不一致検出回路３３、第
２の不一致検出回路５３はエラー信号を発することにな
る。論理和回路７は、第１の不一致検出回路３３あるい
は第２の不一致検出回路５３のいずれからエラー信号が
出力されているときには、クロックに擾乱があったとし
て警報を発することになる。
【００３６】このように実施例は、バイポーラクロック
の正極性パルスを第１の分周回路３１で分周し、負極性
パルスを第２の分周回路５１で分周し、第１の分周回路
３１からの分周信号をデータとし負極性パルスをクロッ
クとして第１のシフトレジスタ３２でシフトし、第２の
分周回路５１からの分周信号をデータとし正極性パルス
をクロックとして第２のシフトレジスタ５２でシフト
し、各々バイポーラバイオレーションの周期より予め定
めたビット数分シフトした信号を第１の不一致検出回路
３３および第２の不一致検出回路５３でそれぞれ比較し
て不一致を検出した場合にエラーとし、各々のエラー信
号の論理和をバイポーラクロックの擾乱警報とすること
により、正極性パルスと負極性パルスに同じように擾乱
が生じた場合でもバイポーラクロックの擾乱が検出可能
となり、後段の回路に擾乱の影響がおよび前に基準クロ
ックの切替等を行うことができる。
の正極性パルスを第１の分周回路３１で分周し、負極性
パルスを第２の分周回路５１で分周し、第１の分周回路
３１からの分周信号をデータとし負極性パルスをクロッ
クとして第１のシフトレジスタ３２でシフトし、第２の
分周回路５１からの分周信号をデータとし正極性パルス
をクロックとして第２のシフトレジスタ５２でシフト
し、各々バイポーラバイオレーションの周期より予め定
めたビット数分シフトした信号を第１の不一致検出回路
３３および第２の不一致検出回路５３でそれぞれ比較し
て不一致を検出した場合にエラーとし、各々のエラー信
号の論理和をバイポーラクロックの擾乱警報とすること
により、正極性パルスと負極性パルスに同じように擾乱
が生じた場合でもバイポーラクロックの擾乱が検出可能
となり、後段の回路に擾乱の影響がおよび前に基準クロ
ックの切替等を行うことができる。
【００３７】
【発明の効果】以上説明したように請求項１記載の発明
によれば、バイポーラ信号から正極性パルスおよび負極
性パルスをそれぞれ抽出し、正極性パルスをデータとし
て用い、負極性パルスをクロック信号として用いて処理
した結果がバイポーラ信号の主クロックと副クロックの
比から予め定めた値と異なるときにエラーとし、負極性
パルスをデータとして用い、正極性パルスをクロック信
号として用いて処理した結果がバイポーラ信号の主クロ
ックと副クロックの比から予め定めた値と異なるときに
エラーとしているので、正極性パルス側あるいは負極性
パルス側に同様なパルスの混入、欠落があったも、確実
にバイポーラクロックの擾乱を検出することができる。
によれば、バイポーラ信号から正極性パルスおよび負極
性パルスをそれぞれ抽出し、正極性パルスをデータとし
て用い、負極性パルスをクロック信号として用いて処理
した結果がバイポーラ信号の主クロックと副クロックの
比から予め定めた値と異なるときにエラーとし、負極性
パルスをデータとして用い、正極性パルスをクロック信
号として用いて処理した結果がバイポーラ信号の主クロ
ックと副クロックの比から予め定めた値と異なるときに
エラーとしているので、正極性パルス側あるいは負極性
パルス側に同様なパルスの混入、欠落があったも、確実
にバイポーラクロックの擾乱を検出することができる。
【００３８】また、請求項２記載の発明によれば、バイ
ポーラ信号から正極性パルスおよび負極性パルスをそれ
ぞれ抽出し、正極性パルスをデータとして用い、負極性
パルスをクロック信号として用いて処理した結果がバイ
ポーラ信号の主クロックと副クロックの比から予め定め
た値と異なるときにエラーとし、負極性パルスをデータ
として用い、正極性パルスをクロック信号として用いて
処理した結果がバイポーラ信号の主クロックと副クロッ
クの比から予め定めた値と異なるときにエラーとし、こ
れらエラーのいずれか一つがあっても警報を発生できる
ようにしたので、正極性パルス側あるいは負極性パルス
側に同様なパルスの混入、欠落があったも、確実にバイ
ポーラクロックの擾乱を検出することができる。
ポーラ信号から正極性パルスおよび負極性パルスをそれ
ぞれ抽出し、正極性パルスをデータとして用い、負極性
パルスをクロック信号として用いて処理した結果がバイ
ポーラ信号の主クロックと副クロックの比から予め定め
た値と異なるときにエラーとし、負極性パルスをデータ
として用い、正極性パルスをクロック信号として用いて
処理した結果がバイポーラ信号の主クロックと副クロッ
クの比から予め定めた値と異なるときにエラーとし、こ
れらエラーのいずれか一つがあっても警報を発生できる
ようにしたので、正極性パルス側あるいは負極性パルス
側に同様なパルスの混入、欠落があったも、確実にバイ
ポーラクロックの擾乱を検出することができる。
【００３９】更に、請求項３記載の発明によれば、第１
の異常判定回路が、第１の分周回路と、負極性パルスを
クロックとして用いて第１の分周回路の出力信号をシフ
トして予め定めたビット数ずらした２つの信号を出力す
る第１のシフトレジスタと、第１のシフトレジスタの２
つの出力信号を比較し、両者が不一致の場合エラー信号
を発する第１の不一致検出回路とから構成したので、正
極性パルス側のバイポーラバイオレーションの周期性を
確実に検出して正確にバイポーラクロックの擾乱を検出
することができる。
の異常判定回路が、第１の分周回路と、負極性パルスを
クロックとして用いて第１の分周回路の出力信号をシフ
トして予め定めたビット数ずらした２つの信号を出力す
る第１のシフトレジスタと、第１のシフトレジスタの２
つの出力信号を比較し、両者が不一致の場合エラー信号
を発する第１の不一致検出回路とから構成したので、正
極性パルス側のバイポーラバイオレーションの周期性を
確実に検出して正確にバイポーラクロックの擾乱を検出
することができる。
【００４０】また、請求項４記載の発明によれば、第２
の異常判定回路が、第２の分周回路と、正極性パルスを
クロックとして用いて第２の分周回路の出力信号をシフ
トして予め定めたビット数ずらした２つの信号を出力す
る第２のシフトレジスタと、第２のシフトレジスタの２
つの出力信号を比較し、両者が不一致の場合エラー信号
を発する第２の不一致検出回路とから構成したので、負
極性パルス側のバイポーラバイオレーションを確実に検
出して正確にバイポーラクロックの擾乱を検出すること
ができる。
の異常判定回路が、第２の分周回路と、正極性パルスを
クロックとして用いて第２の分周回路の出力信号をシフ
トして予め定めたビット数ずらした２つの信号を出力す
る第２のシフトレジスタと、第２のシフトレジスタの２
つの出力信号を比較し、両者が不一致の場合エラー信号
を発する第２の不一致検出回路とから構成したので、負
極性パルス側のバイポーラバイオレーションを確実に検
出して正確にバイポーラクロックの擾乱を検出すること
ができる。
【００４１】更に、請求項５記載の発明では、バイポー
ラクロックの正極性パルスを第１の分周回路で分周し、
負極性パルスを第２の分周回路で分周し、第１の分周回
路からの分周信号をデータとし負極性パルスをクロック
として第１のシフトレジスタでシフトし、第２の分周回
路からの分周信号をデータとし正極性パルスをクロック
として第２のシフトレジスタでシフトし、各々バイポー
ラバイオレーションの周期より予め定めたビット数分シ
フトした信号を第１の不一致検出回路および第２の不一
致検出回路でそれぞれ比較して不一致を検出した場合に
エラーとし、各々のエラー信号の論理和をバイポーラク
ロックの擾乱警報とすることにより、正極性パルスと負
極性パルスに同じように擾乱が生じた場合でもバイポー
ラクロックの擾乱が検出可能となり、後段の回路に擾乱
の影響がおよび前に基準クロックの切替等を行うことが
できる。
ラクロックの正極性パルスを第１の分周回路で分周し、
負極性パルスを第２の分周回路で分周し、第１の分周回
路からの分周信号をデータとし負極性パルスをクロック
として第１のシフトレジスタでシフトし、第２の分周回
路からの分周信号をデータとし正極性パルスをクロック
として第２のシフトレジスタでシフトし、各々バイポー
ラバイオレーションの周期より予め定めたビット数分シ
フトした信号を第１の不一致検出回路および第２の不一
致検出回路でそれぞれ比較して不一致を検出した場合に
エラーとし、各々のエラー信号の論理和をバイポーラク
ロックの擾乱警報とすることにより、正極性パルスと負
極性パルスに同じように擾乱が生じた場合でもバイポー
ラクロックの擾乱が検出可能となり、後段の回路に擾乱
の影響がおよび前に基準クロックの切替等を行うことが
できる。
【図１】本発明のバイポーラクロック擾乱検出回路の実
施例を示すブロック図である。
施例を示すブロック図である。
【図２】同実施例の動作を説明するためのタイミングチ
ャートである。
ャートである。
【図３】従来のバイポーラクロック擾乱検出回路を示す
ブロック図である。
ブロック図である。
【図４】従来のバイポーラクロック擾乱検出回路の動作
を説明するためのタイミングチャートである。
を説明するためのタイミングチャートである。
１ ユニポール信号抽出手段 ３ 第１の異常判定手段 ５ 第２の異常判定手段 ７ 論理和回路 １１ 正極性パルス検出回路 １２ 負極性パルス検出回路 ３１ 第１の分周回路 ３２ 第１のシフトレジスタ ３３ 第１の不一致検出回路 ５１ 第２の分周回路 ５２ 第２のシフトレジスタ ５３ 第２の不一致検出回路
Claims (5)
- 【請求項１】 バイポーラ信号から正極性パルスおよび
負極性パルスをそれぞれ抽出するユニポール信号抽出手
段と、 前記正極性パルスをデータとして用い、前記負極性パル
スをクロック信号として用いて処理した結果が、前記バ
イポーラ信号の主クロックと副クロックの比から予め定
めた値と異なるときにエラーとする第１の異常判定手段
と、 前記負極性パルスをデータとして用い、前記正極性パル
スをクロック信号として用いて処理した結果が、前記バ
イポーラ信号の主クロックと副クロックの比から予め定
めた値と異なるときにエラーとする第２の異常判定手段
とこれら各判定手段のいずれかがエラーと判定したとき
バイポーラクロックの擾乱を検出する検出手段とを具備
することを特徴とするバイポーラクロック擾乱検出回
路。 - 【請求項２】 バイポーラ信号から正極性パルスのみを
検出する正極性パルス検出回路および前記バイポーラ信
号から負極性パルスのみを検出する負極性パルス検出回
路からなるユニポール信号抽出手段と、 前記正極性パルスをデータとして用い、前記負極性パル
スをクロック信号として用いて処理した結果が、前記バ
イポーラ信号の主クロックと副クロックの比から予め定
めた値と異なるときにエラーとする第１の異常判定手段
と、 前記負極性パルスをデータとして用い、前記正極性パル
スをクロック信号として用いて処理した結果が、前記バ
イポーラ信号の主クロックと副クロックの比から予め定
めた値と異なるときにエラーとする第２の異常判定手段
と、 前記各判定手段のいずれか一方からエラー信号が出力さ
れたときにバイポーラクロックの擾乱警報として出力す
る論理和手段とを具備することを特徴とするバイポーラ
クロック擾乱検出回路。 - 【請求項３】 前記第１の異常判定回路は、 正極性パルスを分周する第１の分周回路と、 前記負極性パルスをクロックとして用いて前記第１の分
周回路の出力信号をシフトして予め定めたビット数ずら
した２つの信号を出力する第１のシフトレジスタと、 前記第１のシフトレジスタの２つの出力信号を比較し、
両者が不一致の場合エラー信号を発する第１の不一致検
出回路とを具備することを特徴とする請求項１または２
記載のバイポーラクロック擾乱検出回路。 - 【請求項４】 前記第２の異常判定回路は、 負極性パルスを分周する第２の分周回路と、 前記正極性パルスをクロックとして用いて前記第２の分
周回路の出力信号をシフトして予め定めたビット数ずら
した２つの信号を出力する第２のシフトレジスタと、 前記第２のシフトレジスタの２つの出力信号を比較し、
両者が不一致の場合エラー信号を発する第２の不一致検
出回路とを具備することを特徴とする請求項１または２
記載のバイポーラクロック擾乱検出回路。 - 【請求項５】 バイポーラ信号から正極性パルスのみを
検出する正極性パルス検出回路と、 前記バイポーラ信号から負極性パルスのみを検出する負
極性パルス検出回路と、 正極性パルスを分周する第１の分周回路と、 負極性パルスを分周する第２の分周回路と、 負極性パルスをクロックとして第１の分周回路の出力を
シフトし予め定めたビット数ずらした２つの信号を出力
する第１のシフトレジスタと、 正極性パルスをクロックとして第２の分周回路の出力を
シフトし予め定めたビット数ずらした２つの信号を出力
する第２のシフトレジスタと、 第１のシフトレジスタの２つの出力信号を比較し、両者
が不一致の場合エラー信号を発する第１の不一致検出回
路と、 第２のシフトレジスタの２つの出力信号を比較し、両者
が不一致の場合エラー信号を発する第２の不一致検出回
路と、 第１および第２の不一致検出回路のどちらかでもエラー
信号を発していた場合にクロック擾乱警報を発する論理
和回路とを具備することを特徴とするバイポーラクロッ
ク擾乱検出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011601A JP2988300B2 (ja) | 1995-01-27 | 1995-01-27 | バイポーラクロック擾乱検出回路 |
| EP96101114A EP0724207A3 (en) | 1995-01-27 | 1996-01-26 | Clock disturbance detection based on ratio of main clock and subclock periods |
| US08/593,212 US5832033A (en) | 1995-01-27 | 1996-01-29 | Clock disturbance detection based on ratio of main clock and subclock periods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011601A JP2988300B2 (ja) | 1995-01-27 | 1995-01-27 | バイポーラクロック擾乱検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204760A true JPH08204760A (ja) | 1996-08-09 |
| JP2988300B2 JP2988300B2 (ja) | 1999-12-13 |
Family
ID=11782431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7011601A Expired - Lifetime JP2988300B2 (ja) | 1995-01-27 | 1995-01-27 | バイポーラクロック擾乱検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5832033A (ja) |
| EP (1) | EP0724207A3 (ja) |
| JP (1) | JP2988300B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3489560B2 (ja) * | 2000-11-10 | 2004-01-19 | 日本電気株式会社 | クロック断検出回路 |
| US7454645B2 (en) * | 2005-03-31 | 2008-11-18 | Cypress Semiconductor Corp. | Circuit and method for monitoring the status of a clock signal |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3938082A (en) * | 1974-09-19 | 1976-02-10 | General Electric Company | Receiver for bi-polar coded data with bit time interval detection used as the data validation discriminant |
| US4001578A (en) * | 1975-08-01 | 1977-01-04 | Bell Telephone Laboratories, Incorporated | Optical communication system with bipolar input signal |
| US4006304A (en) * | 1975-12-10 | 1977-02-01 | Bell Telephone Laboratories, Incorporated | Apparatus for word synchronization in an optical communication system |
| US4086566A (en) * | 1976-11-15 | 1978-04-25 | Gte Automatic Electric Laboratories Incorporated | Error detector for modified duobinary signals |
| JPS59223038A (ja) * | 1983-06-01 | 1984-12-14 | Nec Corp | デ−タ伝送方式 |
| US4750179A (en) * | 1986-05-02 | 1988-06-07 | Lynch Communications Systems, Inc. | Selective prevention of bipolar violation detection |
| JPS63222519A (ja) * | 1987-03-12 | 1988-09-16 | Fujitsu Ltd | Ｂ８ｚｓ／ｂ６ｚｓ符号回路 |
| JPH03187647A (ja) * | 1989-12-18 | 1991-08-15 | Matsushita Electric Ind Co Ltd | 平衡伝送用受信装置 |
| JPH03272245A (ja) * | 1990-03-20 | 1991-12-03 | Fujitsu Ltd | バイポーラバイオレーション検出回路 |
| JP2947003B2 (ja) * | 1993-05-26 | 1999-09-13 | 日本電気株式会社 | バイポーラクロック擾乱検出回路 |
| JP2616395B2 (ja) * | 1993-07-28 | 1997-06-04 | 日本電気株式会社 | バイポーラクロック擾乱検出回路 |
-
1995
- 1995-01-27 JP JP7011601A patent/JP2988300B2/ja not_active Expired - Lifetime
-
1996
- 1996-01-26 EP EP96101114A patent/EP0724207A3/en not_active Withdrawn
- 1996-01-29 US US08/593,212 patent/US5832033A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2988300B2 (ja) | 1999-12-13 |
| US5832033A (en) | 1998-11-03 |
| EP0724207A2 (en) | 1996-07-31 |
| EP0724207A3 (en) | 1999-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6411130B1 (en) | Method and system for reliably providing a lock indication | |
| US6333646B1 (en) | Abnormal clock detector and abnormal clock detecting apparatus | |
| US4929916A (en) | Circuit for detecting a lock of a phase locked loop | |
| CN100488082C (zh) | 时钟源频率偏移检测方法 | |
| US6023771A (en) | Clock redundancy system | |
| JP2988300B2 (ja) | バイポーラクロック擾乱検出回路 | |
| US5977837A (en) | Phase selector for external frequency divider and phase locked loop | |
| US4500852A (en) | Wide range phase detector utilizing a plurality of stacked detector modules | |
| US5734273A (en) | Phase lock detector | |
| JP2616395B2 (ja) | バイポーラクロック擾乱検出回路 | |
| US5119380A (en) | Zero string error detection circuit | |
| JPS5895447A (ja) | クロツク再生回路 | |
| JP2947003B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JPS59174042A (ja) | Ｐｃｍ符号誤り率検出回路 | |
| JP3164904B2 (ja) | 入力信号断検出方式 | |
| JP2827904B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| CN116125847B (zh) | 一种嵌入式系统高完整性时钟电路监控系统及方法 | |
| JP2776325B2 (ja) | デューティ計測回路 | |
| JPH05211488A (ja) | データ信号異常検出方式 | |
| JP2606569B2 (ja) | フレームパルス出力監視回路 | |
| JPS61107811A (ja) | 状態監視回路 | |
| JPS58114652A (ja) | Ｆｓｋ復調方式 | |
| JPH04156145A (ja) | バイポーラ信号の信号断検出回路 | |
| KR930010918B1 (ko) | 분산형 프레임 구조의 병렬 프레임 검출회로 |