JPH03272245A - バイポーラバイオレーション検出回路 - Google Patents
バイポーラバイオレーション検出回路Info
- Publication number
- JPH03272245A JPH03272245A JP7239690A JP7239690A JPH03272245A JP H03272245 A JPH03272245 A JP H03272245A JP 7239690 A JP7239690 A JP 7239690A JP 7239690 A JP7239690 A JP 7239690A JP H03272245 A JPH03272245 A JP H03272245A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- signal
- positive
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＡＭＩ信号等のバイポーラ符号におけるバイポーラ則違
反を検出するためのバイポーラバイオレーション検出回
路に関し、 ＦＦの個数を削減し、回路の簡単化を計ることを目的と
し、 バイポーラ信号を正極側と負極側のユニポーラ信号に変
換して、バイポーラバイオレーションを検出する回路に
おいて、 正極側ユニポーラ信号のマークが入力された時と負極側
ユニポーラ信号のマークが入力された時とで出力信号論
理を反転させる保持回路と、正極側及び負極側ユニポー
ラ信号がともに非マークを示す時、該保持回路の出力を
維持し、正極側及び負極側ユニポーラ信号のいずれかが
マークを示す時、マークを示すユニポーラ信号を該保持
回路への入力信号とするように制御する第一のゲート回
路と、 該保持回路の出力と正極側及び負極側ユニポーラ信号入
力とを比較してバイポーラバイオレーションを検出する
第二のゲート回路とにより構成したものである。
反を検出するためのバイポーラバイオレーション検出回
路に関し、 ＦＦの個数を削減し、回路の簡単化を計ることを目的と
し、 バイポーラ信号を正極側と負極側のユニポーラ信号に変
換して、バイポーラバイオレーションを検出する回路に
おいて、 正極側ユニポーラ信号のマークが入力された時と負極側
ユニポーラ信号のマークが入力された時とで出力信号論
理を反転させる保持回路と、正極側及び負極側ユニポー
ラ信号がともに非マークを示す時、該保持回路の出力を
維持し、正極側及び負極側ユニポーラ信号のいずれかが
マークを示す時、マークを示すユニポーラ信号を該保持
回路への入力信号とするように制御する第一のゲート回
路と、 該保持回路の出力と正極側及び負極側ユニポーラ信号入
力とを比較してバイポーラバイオレーションを検出する
第二のゲート回路とにより構成したものである。
〔産業上の利用分野］
本発明は、ＡＭＩ信号等のバイポーラ符号におけるバイ
ポーラ則違反を検出するためのバイポーラバイオレーシ
ョン検出回路の関する。
ポーラ則違反を検出するためのバイポーラバイオレーシ
ョン検出回路の関する。
バイポーラ信号は、第３図（ａ）に示す如く、データ“
１”が生起するごとに、極性を反転して、交互に ＋１
．−１を送出するものである。データが′″０′″の場
合は、０レベルである。ただし、データ“′ビをバイポ
ーラ信号の＋１．−１に対応させるか、データ” ｏ
”をバイポーラ信号の＋１１に対応させるかは、システ
ム設計仕様等により任意であるため、以後バイポーラ信
号の＋１゜１に対応する部分をマークと呼ぶことにする
。
１”が生起するごとに、極性を反転して、交互に ＋１
．−１を送出するものである。データが′″０′″の場
合は、０レベルである。ただし、データ“′ビをバイポ
ーラ信号の＋１．−１に対応させるか、データ” ｏ
”をバイポーラ信号の＋１１に対応させるかは、システ
ム設計仕様等により任意であるため、以後バイポーラ信
号の＋１゜１に対応する部分をマークと呼ぶことにする
。
このようなバイポーラ信号は、第１図からも明らかなよ
うに、直流成分が無いので、受信側でのクロック成分の
抽出を容易にし、且つ符号量干渉を起きにくくするとい
う特徴があり、同軸ケーブル及びｌ５ＤＮ加入者線等の
伝送路符号として広く用いられている。
うに、直流成分が無いので、受信側でのクロック成分の
抽出を容易にし、且つ符号量干渉を起きにくくするとい
う特徴があり、同軸ケーブル及びｌ５ＤＮ加入者線等の
伝送路符号として広く用いられている。
バイポーラ信号では、データ” １ ”またはデータ“
′Ｏパが生起するごとに極性を反転させるバイポーラ則
に基づいて符号変換が行なわれているが、第３図ら）に
示すように、このバイポーラ則を乱した符号を用いる場
合がある。これは、バイポーラバイオレーションと呼ば
れるが、これにより、フレームビットの伝送や、障害通
知等の情報伝送が行なわれる。そして、受信側では、こ
のバイポーラバイオレーションを検出することにより、
フレームビットの検出等を行なう。
′Ｏパが生起するごとに極性を反転させるバイポーラ則
に基づいて符号変換が行なわれているが、第３図ら）に
示すように、このバイポーラ則を乱した符号を用いる場
合がある。これは、バイポーラバイオレーションと呼ば
れるが、これにより、フレームビットの伝送や、障害通
知等の情報伝送が行なわれる。そして、受信側では、こ
のバイポーラバイオレーションを検出することにより、
フレームビットの検出等を行なう。
第３図（ｂ）に示すように、バイポーラバイオレーショ
ンは、バイポーラ信号を、正極側のユニポーラ信号（Ｎ
ＲＺ信号等）及び負極側のユニポーラ信号に変換し、ユ
ニポーラ信号を監視することで検出する。つまり、第３
図（ｂ）に示すように、同極性のユニポーラ信号に連続
してマークが発生することを検出してバイポーラバイオ
レーションを検出する。（第３図（ｂ）では、正極側ユ
ニポーラ信号でバイポーラバイオレーションが検出され
る。）正極側または負極側ユニポーラ信号に連続してマ
ークが発生することを検出する回路構成として、第５図
（ａ）に示すものが公知である。同図（ｂ）は、動作タ
イムチャートである。なお、以下の説明では、バイポー
ラ信号のマークがデータ“１゛を示す場合を例に説明す
る。
ンは、バイポーラ信号を、正極側のユニポーラ信号（Ｎ
ＲＺ信号等）及び負極側のユニポーラ信号に変換し、ユ
ニポーラ信号を監視することで検出する。つまり、第３
図（ｂ）に示すように、同極性のユニポーラ信号に連続
してマークが発生することを検出してバイポーラバイオ
レーションを検出する。（第３図（ｂ）では、正極側ユ
ニポーラ信号でバイポーラバイオレーションが検出され
る。）正極側または負極側ユニポーラ信号に連続してマ
ークが発生することを検出する回路構成として、第５図
（ａ）に示すものが公知である。同図（ｂ）は、動作タ
イムチャートである。なお、以下の説明では、バイポー
ラ信号のマークがデータ“１゛を示す場合を例に説明す
る。
正極側ユニポーラ信号は、セット・リセットＦＦ５１の
セット端子及びアンドゲート５３に入力れ、負極側ユニ
ポーラ信号は、セット・リセットＦＦ５１のリセット端
子及びアンドゲート５４に入力される。正極側ユニポー
ラ信号のマークがＦＦ５１に入力されると、ＦＦ５１は
その出力を論理“′１”にする。逆に負極側ユニポーラ
信号のマークがＦＦ５１に入力されると、ＦＦ５１はリ
セットされ、その出力を論理“′０”とする。さらに、
ＦＦ５１の出力は、Ｄ−ＦＦ５２に入力される。Ｄ−Ｆ
Ｆ５２は、バイポーラ信号より抽出したクロック信号に
同期して動作している。
セット端子及びアンドゲート５３に入力れ、負極側ユニ
ポーラ信号は、セット・リセットＦＦ５１のリセット端
子及びアンドゲート５４に入力される。正極側ユニポー
ラ信号のマークがＦＦ５１に入力されると、ＦＦ５１は
その出力を論理“′１”にする。逆に負極側ユニポーラ
信号のマークがＦＦ５１に入力されると、ＦＦ５１はリ
セットされ、その出力を論理“′０”とする。さらに、
ＦＦ５１の出力は、Ｄ−ＦＦ５２に入力される。Ｄ−Ｆ
Ｆ５２は、バイポーラ信号より抽出したクロック信号に
同期して動作している。
従って、第５（ト））のタイムチャートに示すように、
正極性ユニポーラ信号のマークと負極性ユニポーラ信号
のマークとが、ＤＩ、Ｄ２．Ｄ３のように交互に発生す
る場合、ＦＦ５１はマークの入力に応じて出力論理を反
転する。また、Ｄ３．Ｄ４のように、同極性のユニポー
ラ信号に連続してマークが発生した場合（この場合はバ
イポーラバイオレーション）、ＦＦ５１は同一の論理を
出力し続ける。
正極性ユニポーラ信号のマークと負極性ユニポーラ信号
のマークとが、ＤＩ、Ｄ２．Ｄ３のように交互に発生す
る場合、ＦＦ５１はマークの入力に応じて出力論理を反
転する。また、Ｄ３．Ｄ４のように、同極性のユニポー
ラ信号に連続してマークが発生した場合（この場合はバ
イポーラバイオレーション）、ＦＦ５１は同一の論理を
出力し続ける。
ＦＦ５２は、バイポーラ信号から抽出されたクロック信
号に同期して動作しているため、ＦＦ５２の出力は、Ｆ
Ｆ５１の出力を１クロック分遅延したものとなる。即ち
、ＦＦ５２の出力Ｑが論理１の時は、前に入力されたマ
ークが正極性ユニポーラ信号のものであることを示し、
論理Ｏの時は、負極性ユニポーラ信号のものであること
を示しζ ている。
号に同期して動作しているため、ＦＦ５２の出力は、Ｆ
Ｆ５１の出力を１クロック分遅延したものとなる。即ち
、ＦＦ５２の出力Ｑが論理１の時は、前に入力されたマ
ークが正極性ユニポーラ信号のものであることを示し、
論理Ｏの時は、負極性ユニポーラ信号のものであること
を示しζ ている。
Ｄｉ、Ｄ２．Ｄ３のようにマークが正極性と負極性のユ
ニポーラ信号に交互に発生する場合には、今回入力され
るマークと前回入力されたマークとは、別の極性のユニ
ポーラ信号に発生したものであるため、ＦＦ５２の出力
Ｑと正極性ユニポーラ信号とがともに論理１となること
はない。同様に、ＦＦ５２の出力Ｑと負極性ユニポーラ
信号とがともに論理１となることはない。このため、ア
ンドゲート５３および５４の出力論理はＯであり、オア
ゲート５５からバイポーラバイオレーション検出信号が
出力されることはない。
ニポーラ信号に交互に発生する場合には、今回入力され
るマークと前回入力されたマークとは、別の極性のユニ
ポーラ信号に発生したものであるため、ＦＦ５２の出力
Ｑと正極性ユニポーラ信号とがともに論理１となること
はない。同様に、ＦＦ５２の出力Ｑと負極性ユニポーラ
信号とがともに論理１となることはない。このため、ア
ンドゲート５３および５４の出力論理はＯであり、オア
ゲート５５からバイポーラバイオレーション検出信号が
出力されることはない。
次に、Ｄ３．Ｄ４のように、同一極性にマークが連続し
て発生した場合（第５図ら）の例では正極性側にマーク
が連続して発生している。）ＦＦ５２の出力Ｑと正極性
ユニポーラ信号またはＦＦ５２の出力Ｑと負極性ユニポ
ーラ信号とがともに論理１となる。従って、アンドゲー
ト５３または５４のいずれかから、論理１が出力され、
オアゲート５５からバイポーラバイオレーション検出信
号が出力される。第５図（ｂ）の例では、正極性ユニポ
ーラ信号側で、バイオレーションが検出されるので、ア
ンドゲート５３の出力が論理１となる。
て発生した場合（第５図ら）の例では正極性側にマーク
が連続して発生している。）ＦＦ５２の出力Ｑと正極性
ユニポーラ信号またはＦＦ５２の出力Ｑと負極性ユニポ
ーラ信号とがともに論理１となる。従って、アンドゲー
ト５３または５４のいずれかから、論理１が出力され、
オアゲート５５からバイポーラバイオレーション検出信
号が出力される。第５図（ｂ）の例では、正極性ユニポ
ーラ信号側で、バイオレーションが検出されるので、ア
ンドゲート５３の出力が論理１となる。
（発明が解決すべき問題点〕
第４図（ａ）に示す如く、従来のバイポーラバイオレー
ション検出回路では、同極性に連続してマークが発生し
たかどうかを検出すセット・リセットＦＦ５１と、前回
入力されたマークが何れの極性のものであるかを示すＤ
−ＦＦ５２の少なくとも２つのＦＦを必要としていた。
ション検出回路では、同極性に連続してマークが発生し
たかどうかを検出すセット・リセットＦＦ５１と、前回
入力されたマークが何れの極性のものであるかを示すＤ
−ＦＦ５２の少なくとも２つのＦＦを必要としていた。
本発明は、このＦＦの個数を削減し、回路の簡単化を計
ることを目的とする。
ることを目的とする。
〔問題点を解決するための手段］
本発明の原理構成図を第１図（ａ）に示す。
本発明は、従来、セット・リセットＦＦで構成されてい
た部分を簡単な第一のゲート回路で置き換えている。
た部分を簡単な第一のゲート回路で置き換えている。
第１図（ａ）において、受信したバイポーラ信号は正極
側と負極側のユニポーラ信号に変換され、クロック信号
とともにバイポーラバイオレーシゴン８ 検出回路に入力される。
側と負極側のユニポーラ信号に変換され、クロック信号
とともにバイポーラバイオレーシゴン８ 検出回路に入力される。
保持回路１は、正極側ユニポーラ信号のマークが入力さ
れた時と負極側ユニポーラ信号のマークが入力された時
とで出力信号論理を反転させる。
れた時と負極側ユニポーラ信号のマークが入力された時
とで出力信号論理を反転させる。
第一のゲート回路２は、正極側及び負極側ユニポーラ信
号がともに非マークを示す時、該保持回路の出力を維持
し、正極側及び負極側ユニポーラ信号のいずれかがマー
クを示す時、マークを示すユニポーラ信号を該保持回路
への入力信号とするように制御する。
号がともに非マークを示す時、該保持回路の出力を維持
し、正極側及び負極側ユニポーラ信号のいずれかがマー
クを示す時、マークを示すユニポーラ信号を該保持回路
への入力信号とするように制御する。
第二のゲート回路は、該保持回路の出力と正極側及び負
極側ユニポーラ信号入力とを比較してバイポーラバイオ
レーション検出信号を出力する。
極側ユニポーラ信号入力とを比較してバイポーラバイオ
レーション検出信号を出力する。
従来のセット・リセットＦＦの動作を考察すると、その
論理出力ｆは Ｘ：前回入力されたマークが正極性か負極性がＹ：正極
性ユニポーラ信号のマークの有無、２：負極性ユニポー
ラ信号のマークの有無、の以上の３つの論理の組合せで
決定される。
論理出力ｆは Ｘ：前回入力されたマークが正極性か負極性がＹ：正極
性ユニポーラ信号のマークの有無、２：負極性ユニポー
ラ信号のマークの有無、の以上の３つの論理の組合せで
決定される。
これらの論理の組合せと論理出力ｆとの関係を下表に示
す。
す。
上表中、Ｘについては、１が正極性にマーク有り、０は
負極性にマーク有を示し、ＹＺについては、１がマーク
有、０がマーク無を示し、ｒについては、出力論理を示
す。なお、正極性、負極性とが共にマーク有となること
はあり得ないので、上表中では、“−°“で示しである
。
負極性にマーク有を示し、ＹＺについては、１がマーク
有、０がマーク無を示し、ｒについては、出力論理を示
す。なお、正極性、負極性とが共にマーク有となること
はあり得ないので、上表中では、“−°“で示しである
。
上表について説明する。
０
ａ）前回のマークが負極性に存在しており（Ｘ）、今回
の入力は、正極性、負極性ともにマーク無である場合で
ある。この場合は、ｆはＸの状態はそのまま保存したも
のとなる。
の入力は、正極性、負極性ともにマーク無である場合で
ある。この場合は、ｆはＸの状態はそのまま保存したも
のとなる。
ｂ）前回のマークが正極性に存在しており（Ｘ）、今回
の入力は、正極性、負極性ともにマーク無である場合で
ある。この場合は、ｆはＸの状態はそのまま保存したも
のとなる。
の入力は、正極性、負極性ともにマーク無である場合で
ある。この場合は、ｆはＸの状態はそのまま保存したも
のとなる。
Ｃ）前回のマークが負極性に存在しており（Ｘ）、今回
の入力は、正極性にマーク有りある場合である。この場
合は、ｆはＸの状態を反転したものとなる。
の入力は、正極性にマーク有りある場合である。この場
合は、ｆはＸの状態を反転したものとなる。
ｄ）前回のマークが負極性に存在しており（Ｘ）、今回
の入力は、負極性にマーク有りある場合である。この場
合は、ｆはＸの状態を保存したものとなる。（バイポー
ラパイオレーシロン）ｅ）前回のマークが正極性に存在
しており（Ｘ）、且つ今回の入力は、正極性にマーク有
りある場合である。この場合は、ｆはＸの状態を保存し
たものとなる。（バイポーラバイオレーション）ｇ）前
回のマークが正極性に存在しており（Ｘ）、且つ今回の
入力は、負極性にマーク有りある場合である。この場合
は、ｆはＸの状態を反転したものとなる。
の入力は、負極性にマーク有りある場合である。この場
合は、ｆはＸの状態を保存したものとなる。（バイポー
ラパイオレーシロン）ｅ）前回のマークが正極性に存在
しており（Ｘ）、且つ今回の入力は、正極性にマーク有
りある場合である。この場合は、ｆはＸの状態を保存し
たものとなる。（バイポーラバイオレーション）ｇ）前
回のマークが正極性に存在しており（Ｘ）、且つ今回の
入力は、負極性にマーク有りある場合である。この場合
は、ｆはＸの状態を反転したものとなる。
上表より、ｆを論理関数で表すと次の如くになる。
ｒ＝ｘ十ｙ＋ｚ・・・・・・■
＝ （ｘ十ｙ） ・Ｚ・・・・・・■
＝ｘ−ｙ−ｚ・・・・・・■
従って、従来のセット・リセッ）ＦＦの出力論理は、上
記■■■の論理式を満足する論理回路（第一のゲート回
路２）で構成でき、回路構成は簡単化される。
記■■■の論理式を満足する論理回路（第一のゲート回
路２）で構成でき、回路構成は簡単化される。
より機能的に説明すれば、第二のゲート回路２は、正極
側及び負極側ユニポーラ信号がともに非マークを示す時
、保持回路１の出力を維持し、正極側及び負極側ユニポ
ーラ信号のいずれかがマークを示す時、マークを示すユ
ニポーラ信号を保持回路１への入力信号として、マーク
が存在する極性に応じた保持回路１の出力を得るような
論理回１ ２ 路で構成すれば良い。
側及び負極側ユニポーラ信号がともに非マークを示す時
、保持回路１の出力を維持し、正極側及び負極側ユニポ
ーラ信号のいずれかがマークを示す時、マークを示すユ
ニポーラ信号を保持回路１への入力信号として、マーク
が存在する極性に応じた保持回路１の出力を得るような
論理回１ ２ 路で構成すれば良い。
以下、本発明の実施例を図面を参照しつつ説明する。
第１図（ａ）は、前述した０式を満足する２つのＮＯＲ
回路により、第一のゲート回路を構成した例を示す図で
ある。
回路により、第一のゲート回路を構成した例を示す図で
ある。
第１のＮ０Ｒ２１には、正極性ユニポーラ信号とＤ−Ｆ
Ｆ５２のＱ出力とが入力されている。また、第２（７）
ＮＯＲ２２には、Ｎ０Ｒ２１（７）出力と負極性ユニポ
ーラ信号とが入力されている。Ｎ。
Ｆ５２のＱ出力とが入力されている。また、第２（７）
ＮＯＲ２２には、Ｎ０Ｒ２１（７）出力と負極性ユニポ
ーラ信号とが入力されている。Ｎ。
Ｒ２２の出力は、Ｄ−ＦＦ５２の入力となる。
上記第１図（ａ）の回路のタイムチャートを第１図（ｂ
）に示す。バイポーラ信号、正極性ユニポーラ信号、負
極性ユニポーラ信号及びクロック信号については、第５
図（ｂ）のタイムチャートと同様である。このタイムチ
ャートから明らかなように、第２ＯＮＯＲ２２の出力は
、正極性のマークが入力された場合は、論理１を示し、
負極性のマークが入力された場合は論理０を示すことが
わかる。また、マークが入力されない場合は、前の論理
を保存している。即ち、第５図（ハ）のセット・リセッ
トＦＦ５１の出力と同様であり、セット・リセットＦＦ
が、２つのＮＯＲ回路に簡単化できるのである。その他
の構成については、第５図（ａ）に示した従来の回路構
成と同じである。
）に示す。バイポーラ信号、正極性ユニポーラ信号、負
極性ユニポーラ信号及びクロック信号については、第５
図（ｂ）のタイムチャートと同様である。このタイムチ
ャートから明らかなように、第２ＯＮＯＲ２２の出力は
、正極性のマークが入力された場合は、論理１を示し、
負極性のマークが入力された場合は論理０を示すことが
わかる。また、マークが入力されない場合は、前の論理
を保存している。即ち、第５図（ハ）のセット・リセッ
トＦＦ５１の出力と同様であり、セット・リセットＦＦ
が、２つのＮＯＲ回路に簡単化できるのである。その他
の構成については、第５図（ａ）に示した従来の回路構
成と同じである。
第２図（ａ）は、前述の０式を満足する一つのＯＲ回路
と一つのＡＮＤ回路で第一のゲート回路を構成した場合
である。
と一つのＡＮＤ回路で第一のゲート回路を構成した場合
である。
ＯＲ回路３１には、正極性ユニポーラ信号とＤ−ＦＦ５
２のＱ出力とが入力されており、アンド回路３２には、
ＯＲ回路３１の出力とインバータを介した負極性ユニポ
ーラ信号とが入力される。
２のＱ出力とが入力されており、アンド回路３２には、
ＯＲ回路３１の出力とインバータを介した負極性ユニポ
ーラ信号とが入力される。
アンド回路３２の出力は、Ｄ−ＦＦ５２の入力となる。
その他の構成は、第１図（ａ）と同じである。
第２図（ａ）の回路の動作タイムチャートを第２図（ロ
）に示す。バイポーラ信号、正極性ユニポーラ信号、負
極性ユニポーラ信号及びクロック信号については、第５
図（ハ）のタイムチャートと同様である。このタイムチ
ャートから明らかなように、アンド回路３２の出力は、
正極性のマークが入力された場合は、論理１を示し、負
極性のマークが入力された場合は論理Ｏを示すことがわ
かる。また、マークが入力されない場合は、前の論理を
保存している。即ち、第５図ら）のセット・リセットＦ
Ｆ５１の出力と同様であり、セット・リセットＦＦが、
ＯＲ回路とアンド回路とに簡単化できるのである。その
他の構成については、第５図（ａ）に示した従来の回路
構成と同じである。
）に示す。バイポーラ信号、正極性ユニポーラ信号、負
極性ユニポーラ信号及びクロック信号については、第５
図（ハ）のタイムチャートと同様である。このタイムチ
ャートから明らかなように、アンド回路３２の出力は、
正極性のマークが入力された場合は、論理１を示し、負
極性のマークが入力された場合は論理Ｏを示すことがわ
かる。また、マークが入力されない場合は、前の論理を
保存している。即ち、第５図ら）のセット・リセットＦ
Ｆ５１の出力と同様であり、セット・リセットＦＦが、
ＯＲ回路とアンド回路とに簡単化できるのである。その
他の構成については、第５図（ａ）に示した従来の回路
構成と同じである。
第３図は、前述した０式を満足するＮＡＮＤＡＮＤ回路
Ｄ回路で第二のゲート回路を構成した場合である。
Ｄ回路で第二のゲート回路を構成した場合である。
ナンド回路３３には、Ｄ−ＦＦ５２のＱ出力とインバー
タを介した正極性ユニポーラ信号とが入力される。アン
ド回路３４には、ナンド回路３３の出力とインバータを
介した負極性ユニポーラ信号とが入力される。アンド回
路３４の出力は、ＤＦＦ５２の入力となる。その他の構
成は、第１図（ａ）と同様である。
タを介した正極性ユニポーラ信号とが入力される。アン
ド回路３４には、ナンド回路３３の出力とインバータを
介した負極性ユニポーラ信号とが入力される。アンド回
路３４の出力は、ＤＦＦ５２の入力となる。その他の構
成は、第１図（ａ）と同様である。
この、第３図の動作タイムチャートは、第２図（ｂ）と
同じとなる。
同じとなる。
以上説明したように、本発明によれば、フリップフロッ
プが削減され、回路構成簡単化の効果がある。
プが削減され、回路構成簡単化の効果がある。
第り図（ａ）は、本発明原理構成及び第一の実施例の回
路構成を示す図、 第１図（ｂ）は、第１図（ａ）の動作を示すタイムチャ
ート、 第２図（ａ）は、第二の実施例の回路構成を示す同第２
図ら）は、第２図（ａ）の動作を示すタイムチャート、
路構成を示す図、 第１図（ｂ）は、第１図（ａ）の動作を示すタイムチャ
ート、 第２図（ａ）は、第二の実施例の回路構成を示す同第２
図ら）は、第２図（ａ）の動作を示すタイムチャート、
Claims (1)
- 【特許請求の範囲】 バイポーラ信号を正極側と負極側のユニポーラ信号に変
換して、バイポーラバイオレーションを検出する回路に
おいて、 正極側ユニポーラ信号のマークが入力された時と負極側
ユニポーラ信号のマークが入力された時とで出力信号論
理を反転させる保持回路と、正極側及び負極側ユニポー
ラ信号がともに非マークを示す時、該保持回路の出力を
維持し、正極側及び負極側ユニポーラ信号のいずれかが
マークを示す時、マークを示すユニポーラ信号を該保持
回路への入力信号とするように制御する第一のゲート回
路と、 該保持回路の出力と正極側及び負極側ユニポーラ信号入
力とを比較してバイポーラバイオレーションを検出する
第二のゲート回路とを備えたことを特徴とするバイポー
ラバイオレーション検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239690A JPH03272245A (ja) | 1990-03-20 | 1990-03-20 | バイポーラバイオレーション検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239690A JPH03272245A (ja) | 1990-03-20 | 1990-03-20 | バイポーラバイオレーション検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03272245A true JPH03272245A (ja) | 1991-12-03 |
Family
ID=13488068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7239690A Pending JPH03272245A (ja) | 1990-03-20 | 1990-03-20 | バイポーラバイオレーション検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03272245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5832033A (en) * | 1995-01-27 | 1998-11-03 | Nec Corporation | Clock disturbance detection based on ratio of main clock and subclock periods |
-
1990
- 1990-03-20 JP JP7239690A patent/JPH03272245A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5832033A (en) * | 1995-01-27 | 1998-11-03 | Nec Corporation | Clock disturbance detection based on ratio of main clock and subclock periods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1290406C (en) | Finite metastable time synchronizer | |
| US3597539A (en) | Frame synchronization system | |
| US3705398A (en) | Digital format converter | |
| JPH05276171A (ja) | 通信制御装置 | |
| JPH03272245A (ja) | バイポーラバイオレーション検出回路 | |
| JP2957665B2 (ja) | Ｈｄｂ３，ａｍｉ符号則違反検出装置 | |
| US4887083A (en) | Bipolar with eight-zeros substitution and bipolar with six-zeros substitution coding circuit | |
| JPS6258725A (ja) | カウンタ回路 | |
| JPS61230516A (ja) | パルス信号監視回路 | |
| GB1289222A (ja) | ||
| JPS63166313A (ja) | 同期式エツジ検出回路 | |
| JPS63310222A (ja) | 符号化誤り自己監視型ｎｒｚ／ｃｍｉ符号変換装置 | |
| JPS6124853B2 (ja) | ||
| RU2029431C1 (ru) | Преобразователь кодов | |
| JPH03104319A (ja) | 誤り検出回路 | |
| JPS61141223A (ja) | 誤りパルス発生回路 | |
| JPS62128634A (ja) | クロツク信号の異常検出回路 | |
| JPH0399540A (ja) | 同期用クロック回路 | |
| JPS63215139A (ja) | 平衡複流相互接続回線における信号障害検出方式 | |
| JPH01135116A (ja) | 入力断検出回路 | |
| JPH0316421A (ja) | 位相パルス幅変換回路 | |
| JPH0310265B2 (ja) | ||
| JPS62232214A (ja) | 雑音除去回路 | |
| JPS63310251A (ja) | Ｃビツトエラ−カウンタ | |
| JPS62232016A (ja) | クロツク断検出回路 |