JPH04156145A - バイポーラ信号の信号断検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ディジタル伝送路から受信したバイポーラ信号の「信号
断」を種々の検出条件で検出できるバイポーラ信号の信
号断検出回路に関し、 使用目的に応じた検出条件の設定が容易であり、実際に
「信号断」が発生した時にその故障原因の追及が容易な
ようにすることを目的とし、バイポーラ信号を正極側成
分信号と負極側成分信号とクロックの３つのユニポーラ
信号に変換する変換部と、各ユニポーラ信号のレベルが
固定されて動かない状態を論理的に組み合わせて使用目
的に応じた検出条件を作成して被監視信号群として出力
する検出条件作成部と、検出条件作成部の被監視信号群
を所定の検出周期で監視して監視結果信号群として出力
するラッチ群と、ラッチ群の監視結果信号群を総合的に
判断して信号断の有無を決定して判定結果として出力す
る判定部とを具備するものである。

［産業上の利用分野１ 本発明はディジタル伝送路から受信したバイポーラ信号
の「信号断」を種々の検出条件で検出できるバイポーラ
信号の信号断検出回路に関する。

現在のディジタル通信網においては、第５図に示される
ように、伝送路上ではバイポーラ信号ＳＯによって情報
交換が行われている。このバイポーラ信号ＳＯをディジ
タル信号処理装置３０が受信すると、第１段階としてバ
イポーラ／ユニポーラ変換回路３１において１本のバイ
ポーラ信号ＳＯが正側データＳｌ、負側データＳ２、ク
ロックＳ３からなる３本のユニポーラ信号に変換される
。ここで、第６図に示されるように、正側データＳ１は
バイポーラ信号ＳＯの正電位側成分、負側データＳ２は
バイポーラ信号ＳＯの負電位側成分、クロックＳ３はバ
イポーラ信号ＳＯから取り出した基本周波数成分である
。これら三分離されたユニポーラ信号は、後にＬＳＩや
ＴＴＬ−ＩＣに代表される論理回路３２にて論理処理さ
れ、最終的にはＮＲＺデータＳ２０とクロックＳ３の２
本に集約される。

ここで論理回路３２の立場で系全体を考えると、もしも
論理回路３２への入力以前において故障、断線等が発生
して正常な信号を受信することが不可能になった場合は
、何らかの対策が必要となる。このためにユニポーラ信
号Ｓ１、Ｓ２、Ｓ３を常時監視して信号断を速やかに検
出し、その原因と発生箇所を推測できる回路が必要とな
る。

本発明にかかる信号検出回路はかかる技術的欲求を満た
すものである。

［従来の技術］ 従来から多用されている信号断検出回路の例が第７図に
示される。図中、２１．２２．２３はＤフリップフロッ
プであり、そのデータ入力端子りには＋５■の固定電圧
が入力され、そのリセット入力端子ＲＳＴには遅延素子
（ディジタル入力信号の１／４ビット程度の遅延）を介
してタイマーパルスＳ４が制御信号Ｓ９としてそれぞれ
入力される。またフリップフロップ２１のクロック入力
端子ＣＬＫには正ＩＩ＋データＳｌが、フリップフロッ
プ２２のクロック入力端子ＣＬＫには負側データＳ２が
、フリップフロップ２３のクロックＣＬＫにはクロック
Ｓ３がそれぞれ入力される。

各Ｄフリップフロップ２１〜２３の出力端子Ｑからの出
力信号はＮＡＮＤ回路２５に入力され、ＮＡＮＤ回路２
５の出力信号はＤフリップフロップ２６のデータ入力端
子りに入力される。このＤフリップフロップ２６のクロ
ック端子ＣＬＫにはタイマーパルスＳ４が人力される。

ここで正側データＳｌ、負側データＳ２、クロックＳ３
は三分離されたユニポーラ信号であり、同一の周波数Ｃ
ビット伝送速度）を持つ。タイマーパルスＳ４は検出周
期を設定するための正極性で、正常波（一定周期波）の
パルスであり、装置内部の発振器で作成される。

この信号断検出回路は、次の（ａｔ　、　（ｂｌ　、　
（ｃ）の３通りの場合を検出条件として動作する。

ｆａ）正側データＳ１の存上りが無くなった場合ｆｂ）
負側データ＄２の立上りか無くなった場合［ｃ）クロッ
クＳ３の立上りが煕くなった場合板に入力信号Ｓ１．Ｓ
２．Ｓ３の何れかに故障・断線等が発生した場合、その
入力信号は電気的特性により電源側電位（“Ｈ″’＝＋
５Ｖ）か接地！１１１電位（Ｌ″’　＝ｏｖ）の何れか
に固定されて動かなくなる。それがタイマーパルスＳ４
により設定された検出周期の間中、連続していれば「信
号断」と判定する。

つまり入力信号Ｓ１．Ｓ２、Ｓ３の何れかの立上りが無
くなった場合には、フリップフロップ２１〜２３のうち
のその入力信号に対応するものがデータ人力＋５Ｖ（＝
”Ｈ″′）を取り込むことができなくなり、従ってその
フリップフロップはタイマーパルスＳ９でリセットされ
てから次のリセットまでの検出周期の間中、出力信号と
して−Ｌ”を維持することになり、これがＮＡＮＤ回路
２５で検出され、このＮＡＮＤ回路２５の出力がタイマ
ーパルスＳ９のタイミングでＤフリップフロップ２６に
取り込まれ、そのフリップフロップ２６の出力信号が最
終的な「信号断」の検出結果として、信号断検圧を示す
ト（−のダウン検出信号Ｓ１５となる。

［３題を解決するための手段１ 上述の信号断検出回路は論理的に伯純明快であるがため
に広く一般的に使用されでいる。しか　　　′し、この
回路は実はディジタル信号を処理する認識上で重大な間
違いを冒しているとも言える。何故ならば一般的な論理
回路では正側データＳ１や負側データＳ２に対しては“
Ｌ″′か°゛Ｈ″′かのレベルを問題にし、クロックＳ
３に対してｌｉ方立上の有無を問題にしているが、それ
に対して上述の信号断検出回路は検出条件をすべて立上
りの有無のみでみているからである。

つまり上述の検出条件（ａ）、（ｂｌ　で：よ正側デー
タＳ１と負側データ８２に対する認識が甘いと言える。

この結果、例えば第８図に示されるように、タイマーパ
ルスＳ８によりリセットかかかる時に負側データＳ２か
“Ｉ（−である時は、従来回路では「信号断」と誤検出
される可能性がある。

また、他の検出条（生に組み替えること、例えば”　Ｌ
　”に固定された時のみを「信号断」として検出するよ
うに検出条件を組み替える場合などには、その変型が煩
わしい回路構造となっているので、検出条件の設定に関
しては非常に応用の狭い回路となっている。

更に、実際に「信号断」が発生した時に、その「信号断
」がどのような状態の「信号断」なのかの診断が困難で
あり、その検出結果から原因や発生箇所を推し量ること
か困難となる。例えば伝送路の故障かバイポーラ／ユニ
ポーラ変換回路の故障かの判別、あるいは地絡故障か電
源側短絡故障かの判別などが困難である。

本発明は上述の事情に鑑みてなされたものであり、その
目的とするところは、使用目的に応じて検出条件の設定
が容易であり、実際に「信号断」が発生した時にその故
障原因の追及が容易なバイポーラ信号の信号断検出回路
を提供することにある。

［課題を解決するための手段１ 第１図は本発明に係る原理説明図である。

本発明に係るバイポーラ信号の信号断検出回路は、一つ
の斤ａ態として、バイポーラ信号を正極側成分信号と負
極側成分信号とクロックの３つのユニポーラ信号に変換
する変換部４１と、各ユニポーラ信号のレベルが固定さ
れて動かない状態を論理的に組み合わせて使用目的に応
じた検出条件を作成して被監視信号群として出力する検
出条件作成部４２と、検出条件作成部４２の被監視信号
群を所定の検出周期で監視して監視結果信号群として出
力するラッチ群４３と、ラッチ群の監視結果信号群を総
合的に判断して信号断の有無を決定して判定結果として
出力する判定部４４とを具備して成る。

また本発明に係るバイポーラ信号の信号断検出回路は、
他の形態として、バイポーラ信号を正極側成分信号と負
極側成分信号とクロックの３つのユニポーラ信号に変換
する変換部と、クロックにより正極ＩＩ＋成分信号をリ
タイミングする第１のフリップフロップと、クロックに
より負極側成分信号をリタイミングする第２のフリップ
フロップと、第１、第２のフリップフロップの出力信号
および反転出力信号をそれぞれ監視するラッチ群であっ
て、各ラッチが周期的にリセットされると共にその入力
信号に条件発生時にセットされるように構成されたもの
と、ラッチ群からの出力信号群に基づき信号断の発生の
有無を判定する判定部とを異幅して成る。

また本発明に係るバイポーラ信号の信号断検出回路は、
また他の形態として、上述の信号断検出回路において、
第１、第２のフリップフロップの出力信号および反転出
力信号の任意の組合せに対して論理演算を行う論理演算
部を更に含み、この論理演算部の出力信号を後段のラッ
チ群に人力するように構成される。

［作用］ 上述の各形態によれば、ディジタル信号を全て“Ｌ−か
°゛Ｈ″′の論理レベルで認識することができる。立上
りや立下りの認識はそのディジタル（３号の変化を微分
して考えればよい。つまりディジタル信号の特性を最も
基本的な要因で捉えている。これ故に、搭載する装置に
よって信号断と判定を下すための検出条件が変更される
場合が生じても、回路構造上、容易に検出条件を変更で
きるので、対応が楽である。更に、「信号断」が発生し
た時は、その「信号断」の発生状態が出力されるために
、ある程度の原因・発生箇所の分析も容易となる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

本発明の一実施例としてのバイポーラ信号の信号断検出
回路が第２図に示される。第２図において、ｌと２はＤ
フリップフロップであり、Ｄフリップフロップｌのデー
タ入力端子りには正側データＳ１が入力され、Ｄフリッ
プフロップ２のデータ入力端子りには負側データＳ２が
入力される。またＤフリップフロップ１．２の各クロッ
ク入力端子ＣＬＫにはクロックＳ３がそれぞれ入力され
る。ここで、正側データＳ１、負側データＳ２、クロッ
クＳ３はバイポーラ信号ＳＯを三分離したユニポーラ信
号であり、同一の周波数（ビット伝送速度）を持つ。ま
たタイマーパルスＳ４は検出周期を設定するための正極
性、定常波（一定周期波）のパルスであり、装置内部の
発振器で作成される。

３〜６はそれぞれラッチ回路であり、それぞれ二つのＮ
ＯＲ回路で構成される。すなわち、このラッチ回路はセ
ット信号が入力される入力端子工とリセット信号が入力
される入力端子■を持ち、入力端子■はＮＯＲ回路Ｇ１
の一方の入力端子に接続され、入力端子■はＮＯＲ回路
Ｇ２の一方の入力端子に接続され、ＮＯＲ回路Ｇ２の出
力信号がＮＯＲ回路Ｇ１の他方の入力端子に入力され、
そのＮＯＲ回路Ｇ１の出力信号がＮＯＲ回路Ｇ２の他方
の入力端子に帰還されるように構成される。

ラッチ回路３はその入力端子工にＤフリップフロップｌ
の出力信号Ｓ５　（＝Ｑ）が入力され、ラッチ回路４は
その入力端子ＩにＤフリップフロップ１の反転出力信号
Ｓ６　（＝＊Ｑ）が入力され、ラッチ回路５はその入力
端子ＩにＤフリップフロップ２の出力信号Ｓ７　（＝Ｑ
）が人力され、ラッチ回路６はその入力端子ＩにＤフリ
ップフロップ２の反転出力信号Ｓ８　（＝＊Ｑ）が入力
される。各ラッチ回路３〜６の入力端子■には遅延素子
７（ディジタル入力信号の１／４ビット程度の遅延）を
通ったタイマーパルスＳ９がリセット信号としてそれぞ
れ入力される。

各ラッチ回路３〜６は、入力端子■にリセット信号を受
けることでその出力信号をリセット状態（“Ｈ”）とし
、入力端子工に入力される入力信号が“Ｈ”である時又
は′Ｈ”になった時にその出力信号を次のリセットまで
セット状態（“Ｌ”）に固定するように動く。

各ラッチ回路３〜６の出力信号ＳＩＯ−３Ｌ３ばＮ　Ｏ
Ｒ回路８に入力されると共に、モニタ信号Ｓ１６〜Ｓ１
９としてモニタ端子に導かれる。ＮＯＲ回路８の出力信
号Ｓ１４はＤフリップフロップ９のデータ入力端子りに
入力される。このＤフリップフロップ９のクロック入力
端子ＣＬＫにはタイマーパルスＳ４が入力され、またそ
の反転出力端子＊Ｑからダウン検出信号Ｓ１５が出力さ
れる。

以下、本実施例回路の動作を説明する。まず、実施例回
路の全体的動作について述べる。

いま仮に入力信号Ｓ１、Ｓ２、Ｓ３の何れかに故障、断
線等が発生した場合、その入力信号は電気的特性により
電源側電位（“Ｈ″’　＝＋５Ｖ）か接地側電位（′Ｌ
″’　＝ＯＶ）の何れかに固定されて動かなくなる。そ
の状態がタイマーパルスにより設定された検出周期の間
中、連続していれば「信号断」と判定される。この実施
例回路では、次の５通りの場合　ｆｊ）〜　ｆｎ）とな
ったことを「信号断Ｊの検出条件とする。すなわち、 （ｊ）正側データＳ１が“Ｌ”で固定されて動かない場
合 （ｋ＋正叫データＳｌが”Ｈ″で固定されて動かない場
合 （１）負側データＳ２か”　１．、、　”で固定されて
動かない場合 （ａ）負側データＳ２が°Ｈ″′で固定されて動かない
場合 ｆｎ）クロックＳ３の立上りが無くなった場合である。

入力された正側データＳｌと負側データＳ２はそれぞれ
Ｄフリップフロップｌ、２においてクロックＳ３によっ
てリタイミングされ、これらＤフリップフロップ１．２
の出力側からりタイミングされた出力信号８５〜Ｓ８か
得られる。これらの出力信号８５〜Ｓ８はそれぞれラッ
チ回路３〜６の入力端子■に入力される。

これらラッチ回路３．４．５．６の出力信号Ｓ１０、Ｓ
１１．Ｓ１２、Ｓ１３はそれぞれ検出条件　ｆｊ）、（
ｋｉｌｌ）、（ｎｔｌに対応している。すなわち出力信
号ＳＩＯは正側データＳ１が“Ｌ″′に固定された時に
、出力信号Ｓｌｌは正則データＳ１が”［（”に固定さ
れた時に、出力信号ＳＬ２は負側データＳ２が°°Ｌ″
′に固定された時に、および出力信号Ｓ１３は負側デー
タＳ２が“Ｈ″′に固定された時にそれぞれ“Ｈ″′と
なる。各検出条件に該当しない時には各出力信号ＳＩＯ
〜８１３は”Ｌ″′である。検出条件　（ｎ）が発生し
た場合はＤフリップフロップ１．２はクロック人力が無
くなって出力が動かなくなるので、結局、検出条件ｆｊ
ｌ、ｆｋ＋、　（１１、（＋ｍｌの何れかとなり、間接
的に検出条件　（ｎ）の発生が検出できる。

各ラッチ回路３〜６はタイマーパルスＳ９により一定周
期毎にリセットされることで、上記の検出条件の有無を
一定検出周期毎に繰り返して判定している。

これらラッチ回路３〜６の出力信号ＳＩＯ〜Ｓ１３はＮ
ＯＲ回路８で論理和がとられ、ＮＯＲ回路８から判定結
果Ｓ１４が出力される。従って「信号断」があると判定
された時には判定結果Ｓ１４は“Ｌ゛となる。この判定
結果Ｓ１４を所定の検出周期で抽出した結果が、Ｄフリ
ップフロップ９から出力される最終的な「信号断Ｊの検
出結果であるダウン検出信号ＳＩ５である。

ラッチ回路３〜６の出力信号Ｓ１０〜Ｓ１３はまたモニ
タ信号８１６〜Ｓ１９としでモニタ端子に出力される。

このモニタ信号Ｓ１６〜５１９を調べることによって「
信号断」の発生箇所や原因を推」（１することができる
。

ここでタイマーパルスＳ４は使用者の意思により任意の
周期に設定可能である。このタイマーパルスＳ４の周期
をもとにＤフリップフロップ９において判定結果Ｓ１４
がダウン検出信号Ｓ１５として抽出され、その後に制御
信号Ｓ９により４つのラッチ回路３〜６が初期状態にリ
セットされる。ここでダウン検出信号Ｓ１５と制御信号
Ｓ９は安定して動作するために若干の時間差が必要なの
で、遅延素子７が設けられている。

この実施例回路の一層詳細な動作シーケンスを第３図を
参照しつつ以下に説明する。ここで第３図は実施例回路
の各部信号のタイムチャートであリ、「信号断」として
検出条件　ｉｍ）に該当する障害が発生した場合が示さ
れている。

いま、タイマーパルスＳ４が時刻ｔｌで入力されると、
ラッチ回路３〜６の出力信号ＳＩＯ〜Ｓ１３は、検出条
件が発生している段のみ′Ｈ″にセットされ、初めから
検出条件に該当しない段は”Ｌ″′にリセットされる。

そして−度”Ｌ″′にリセットされると、次のタイマー
パルスＳ４が入力されるまで”Ｌ”を維持する。

第３図の時刻ｔｌでは、正…１１データＳｌと負側デー
タＳ２が°゛Ｌ−であるので、この時点では検出条件　
（ｊｌと　（１）が発生しているので、出力信号Ｓ１０
．ＳＩ２が“Ｈ″′となり、他の出力信号Ｓ１１．３１
３は初めから検出条件に該当しないものとして′Ｌ″′
となる。

次に時刻ｔ２で正側データＳ１が°Ｈ″′に変化すると
、検出条件　ｆｊｌに該当しなくなるので、出力信号Ｓ
ＩＯは“Ｌ”に変化して次のリセットまでそれに固定さ
れる。同様に時刻ｔ３で負側データＳ２が“Ｈ″′に変
化すると、検出条件　（１）に該当しなくなるので、出
力信号Ｓ１２は°゛Ｌ″に変化して次のリセットまでそ
れに固定される。

このように入力信号Ｓ１、＄２、Ｓ３が正常であれば、
Ｄフリップフロップ１．２の出力信号８５〜Ｓ８は、タ
イマーパルスＳ４で設定される検出周期内において、′
Ｌ″とＨ″′を交番に繰り返すので、結局、次のタイマ
ーパルスＳ４が人力されるまでにはラッチ回路３〜６の
出力信号ＳｌＯ〜Ｓ１３は全て°“Ｌ”となる。

このように出力信号ＳＩＯ〜Ｓ１３が全てＬ″′となる
と、ＮＯＲ回路８の判定結果ＳＩ４は“Ｈ”となり、よ
って時Ｓｌ　ｔ　４で次のタイマーパルスＳ４が人力さ
れた時にその判定結果５１４（＝”Ｈ”）がＤフリップ
フロップ９に取り込まれ、以降、その反転出力端子＊Ｑ
から取り出される最終的な「信号断」の検出結果である
ダウン検出信号Ｓ１５は、更に次のタイマーパルスＳ４
が人力されるまで「信号断無し」を示す−Ｌ−となる。

一方、いま負側データＳ２が「信号断Ｊにより異常とな
って“Ｈ”に固定されたものとする。すると、時刻し４
でタイマーパルスＳ４が入力された時点では検出条件（
ｎｔ）が発生し、従ってその検出条件＋ｆｆ１）に該当
するＤフリップフロップ２の出力信号Ｓ８は”Ｌ″′の
まま動かな（なるので、それを入力するラッチ回路６の
出力信号Ｓ１３は“Ｈ″′にセットされたままになる。

この「信号断」の状態が時刻ｔ５の次のタイマーパルス
Ｓ４が入力されるまでに回復されず連続した場合、出力
信号３１３は時刻ｔ５においては′Ｈ″′のままである
ので、ＮＯＲ回路８の判定結果Ｓ１４は“Ｌ″、従って
フリップフロップ８からのダウン検出信号Ｓ１５は時刻
ｔ５以降”Ｈ″′となって「信号断」の発生を検出した
ことを表すことになる。

この時、モニタ信号Ｓ１６〜Ｓ１９の状態を観測すれば
、モニタ信号Ｓ１９のみが′Ｈ″′で異常が発生してい
るので、検出条件（＋ｍｌに該当する「信号断」が発生
したことが分かり、それにより故障箇所や原因を推定す
ることができる。

その後、入力信号が「信号断」から正常状態に復帰すれ
ば、検出結果であるダウン検出信号Ｓ１５もそれに追随
することになる。

このような実施例回路による場合、前述の第８図に示し
たような、タイマーパルスＳ４によりリセットがかかる
時に負側データＳ２が′Ｈ′″である場合でも、「信号
断」と誤検出されることがなくなる。

本発明の実施にあたっては種々の変形形態が可能である
。例えば「信号断」の検出条件は上述の実施例の検出条
件ｆｊｌ〜（ｎ）に限られるものではない。例＾ば使用
する目的に応じて検出条件を変更する場合には、上述の
実施例回路の出力信号８５〜Ｓ８に任意の組合せに対し
て簡単な論理を加えてから、必要な段のラッチ回路にそ
れぞれ入力してやればよい。また立上り、立下りを検出
条件としたい場合にはこれらの信号を微分回路を通すよ
うにしてやればよい。

第４図には検出条件を次の４通りの場合（ｐ）〜（ｓｌ
　に変えた本発明の他の実施例回路が示される。すなわ
ち、 ｆＰ）正側データＳ１がＬ”で固定されて動かない場合 （ｑ）負側データＳ２が−Ｌ”で固定されて動かない場
合 ｆｒ）正側データ８１と負側データＳ２か両方共“Ｈ″
′で固定されて動かない場合 ｆｓ）　クロックＳ３の立上りが無（なった場合である
。

この実施例回路が第２図の実施例回路と相違する点は、
フリップフロップ１．２の各反転出力信号Ｓ６、Ｓ８が
ＯＲ回路ＩＯを介してラッチ回路４の入力端子■に入力
しており、これによりラッチ回路４で検出条件（ｒｌが
判定される。またラッチ回路６は省かれている。このよ
うに構成すると、上述の検出条件ＦＩＧ＋　、　ｆｑ）
、（ｒＬ（ｓ）の発生時に１信号断」と判定される。

［発明の効果］ 以上に説明したように、本発明によれば、その装置によ
り様々に異なる検出条件に対してその検出条件の設定が
容易となり、凡そ発生しつる全ての「信号断」を検出で
きるので使用目的に適った検出か可能となり、誤検出の
おそれか少なくなり、また実際に「信号断」が発生した
場合にその故障原因を容易に解明できるようになる。

【図面の簡単な説明】

第１図は本発明に係る原理説明図、 第２図は本発明の一実施例としてのバイポーラ信号の信
号断検出回路を示すブロック図、第３図は実施例回路の
各部信号のタイムチャート、 第４図は本発明の他の実施例回路を示すブロック図、 第５図はバイポーラ信号を扱ったディジタル信号処理装
置を説明するためのブロック図、第６図は第５図装置の
各部信号のタイムチャート、 第７図は信号断検出回路の従来例を示すブロック図、お
よび 第８図は従来回路における誤検出パターンを説明するタ
イムチャートである。 図において、 １．２．９．２１〜２３．２６・・・Ｄフリップフロッ
プ ３〜６・・−ラッチ回路 ７．２４・・・遅延素子 ８．１ｌ−ＮＯＲ回路 １０−・−ＯＲ回路 ２５・・−ＮＡＮＤ回路

Claims (1)

1. 【特許請求の範囲】 １、バイポーラ信号を正極側成分信号と負極側成分信号
   とクロックの３つのユニポーラ信号に変換する変換部（
   ４１）と、 該各ユニポーラ信号のレベルが固定されて動かない状態
   を論理的に組み合わせて使用目的に応じた検出条件を作
   成して被監視信号群として出力する検出条件作成部（４
   ２）と、 該検出条件作成部（４２）の被監視信号群を所定の検出
   周期で監視して監視結果信号群として出力するラッチ群
   （４３）と、 該ラッチ群（４３）の監視結果信号群を総合的に判断し
   て信号断の有無を決定して判定結果として出力する判定
   部（４４）と を具備したバイポーラ信号の信号断検出回路。 ２、バイポーラ信号を正極側成分信号と負極側成分信号
   とクロックの３つのユニポーラ信号に変換する変換部と
   、 該クロックにより該正極側成分信号をリタイミングする
   第１のフリップフロップと、 該クロックにより該負極側成分信号をリタイミングする
   第２のフリップフロップと、 該第１、第２のフリップフロップの出力信号および反転
   出力信号をそれぞれ監視するラッチ群であって、各ラッ
   チが周期的にリセットされると共にその入力信号に条件
   発生時にセットされるように構成されたものと、 該ラッチ群からの出力信号群に基づき信号断の発生の有
   無を判定する判定部と、 を具備したバイポーラ信号の信号断検出回路。 ３、該第１、第２のフリップフロップの出力信号および
   反転出力信号の任意の組合せに対して論理演算を行う論
   理演算部を更に含み、この論理演算部の出力信号を後段
   のラッチ群に入力するように構成された請求項２記載の
   バイポーラ信号の信号断検出回路。