JPH0820857B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH0820857B2
JPH0820857B2 JP1328617A JP32861789A JPH0820857B2 JP H0820857 B2 JPH0820857 B2 JP H0820857B2 JP 1328617 A JP1328617 A JP 1328617A JP 32861789 A JP32861789 A JP 32861789A JP H0820857 B2 JPH0820857 B2 JP H0820857B2
Authority
JP
Japan
Prior art keywords
signal
computer
digital
image
frame buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1328617A
Other languages
English (en)
Other versions
JPH02248993A (ja
Inventor
レオン・ルメルスキイ
アレン・ウエズレイ・ピイーヴアーズ
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH02248993A publication Critical patent/JPH02248993A/ja
Publication of JPH0820857B2 publication Critical patent/JPH0820857B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、表示装置に関し、特に、標準的なTV画像と
コンピュータによって生成される高解像度グラフィック
スがそれぞれ、高解像度グラフィクス・モニタに様々な
組み合わせで表示されるよう、２つの独立したラスタの
同期がとられる音声と画像の対話式表示装置に関する。
コンピュータによって生成される音声も、高解像度グラ
フィクス・モニタによる表示の付随機能として再現され
る。
B.従来技術 標準的な（NTSCなどの）のビデオ・ソースからの動画
像を高解像度グラフィクス画面に表示するときの問題と
して、２つの独立した“ラスタ”の同期化がある。２つ
の独立したソースのタイミング（同期）は、もともと無
関係である。従来のメモリ体系を採用しようとすれば、
書き込み動作（入力される画像と同期する）と読み取り
動作（画像が最終的に表示される高解像度表示装置と同
期する）の同期をとるのはきわめて難しい。
また、動画像全体の性能を維持するために画像情報を
処理するときの高速性も課題である。従来の表示制御装
置でこれを達成しようとすれば、性能を犠牲にすること
になりかねない。
さらに、TV信号の表示方法は、ほとんどの高解像度表
示装置に用いられる方法と基本的に異なるという事実
も、また別の課題として残っている。TV情報として入力
される画像の特性は本来インタレースであり、ノンイン
タレース方式の高解像度グラフィックス画面に表示する
にはインタレース特性を無くさなければならない。この
問題の解決方法はいくつかあるが、それぞれ長所短所が
ある。
C.発明が解決しようとする問題点 本発明の目的は、標準的なTV画像とコンピュータが生
成する高解像度グラフィクスがそれぞれ、高解像度グラ
フィクス・モニタに様々な組み合わせで表示されるよ
う、２つの独立したラスタの同期がとられる音声と画像
の対話式表示装置を提供することにある。
D.問題点を解決するための手段 本発明により、パーソナル・ワークステーション環境
に、フルモーション、フルカラーの画像および中・高品
質のステレオ音声を加えるため、ワークステーション・
ベースのフレーム・バッファが用いられる。このフレー
ム・バッファにより、ホスト・コンピュータの動画像と
高解像度グラフィクスが混合され、高解像度画面に画像
の“窓”が開けられる。画像ソースは、ビデオ・カメ
ラ、光学式ビデオディスク・プレーヤ、VTRなど一般の
ものを使用できる。PAL、NTSC、SECAM、SVHSなど、多く
のビデオ・フォーマットに対応できる。
本発明の音声部では、ステレオ音声をホストからリア
ルタイムで記録・再生できる。この音声処理は、画像を
取り込むプロセスから完全に独立しているため、利用者
はマルチメディアの音声部を自由に制御できる。たとえ
ば、“サウンドトラック”を１つ選択して、これを所定
の画像に加えることができる。この機能の用途として、
音声／画像情報が複数の言語で提供され、利用者が任意
の言語を選択できる多言語資料などが考えられる。
前記の技術上の問題を解決するために導入した考え方
は主として３つある。この考え方を組み合わせることに
より、ホスト・ワークステーション環境内でデジタル画
像／音声をスムーズに統合するための独特の解決法が生
まれる。
時間軸補正 入力されるTV画像とホストから出力される高解像度グ
ラフィクスをどう同期化するかという課題は、VRAM技術
に固有のデュアル・ポートを利用することで解決され
る。このような特殊用途向けVRAMの２次（シリアル）ポ
ートは、１次（ランダム）ポートと完全に非同期に作動
する。したがって、１次ポートは、画像情報を、その入
力時に同期をとって格納し、一方、２次ポートは、高解
像度グラフィクス表示装置と同期してフレーム・バッフ
ァから画像データを読み出すことができる。これによ
り、ビデオRAMの２つのポートのそれぞれ独立した性質
を適宜利用することで、一種の時間軸補正が可能にな
る。
デュアル・フレーム・バッファ方式 画像と高解像度グラフィクスを組み合わせる方法はい
くつかある。ライン・バッファを用い、入力される画像
の走査速度を単純に２倍にし、高解像度画面の各走査線
について画像線をそれぞれ２回読み出すという方法がそ
の１つである。この方法は、実現は容易だが大きな欠点
がある。第１に、高解像度表示装置は入力される画像の
走査速度の２倍に正確に同じ、という前提がある。これ
は実際にはまれであり、画像とグラフィクスのこの厳密
な関係を最低限度は確保するため常に同期結合回路を要
する。また、この方法では、画像情報を格納するフレー
ム・バッファがないため、ホスト・ワークステーション
から画像情報へのランダム、アクセスはできない。画像
とグラフィクスの情報を共通のフォーマット（RGBな
ど）に変換して、この２種類の情報を共通の単一フレー
ム・バッファに格納するという方法もある。この方法
は、フレーム・バッファを１つしか要しないということ
が長所のようにも思えるが、このバッファを用いた場
合、２つの専用バッファを使用するよりもはるかに大量
のメモリを必要とすることがわかる。たとえば次の例を
考えてみる。高解像度グラフィクスの色成分は限られて
いるが（代表的なものはピクセル当り８ビット以下）、
ピクセル数は多い（640x480、1024x768またはそれ以
上）。一方、画像の色情報は豊富だが（ピクセル当り16
〜24ビット）、解像度は限られる（780x480以下）。単
一フレーム・バッファによってこの両方の視覚データを
格納しようとすれば、“広さ”と“深さ”の両面できわ
めて大きなフレーム・バッファが必要になる（1024x768
x24など）。また、両方の情報を共通のフレーム・バッ
ファに格納すれば、利用できる更新用の転送幅を、競い
合う２つのプロセッサによって共用しなければならな
い。
入力される画像情報に個別の専用フレーム・バッファ
を用いると、メモリの編成を、動画像に固有の特性に対
して最適化できる。さらに、ホスト・コンピュータの高
解像度グラフィクス画面は、生の画像をサンプリングす
る過程に妨げられずに更新できる。
デジタルTV 手軽に入手できるデジタルTV用の標準チップ・セット
には利点が多い。低コスト、可用性、画像パラメータを
正確に制御できる。世界中で採用されている各種TV規格
に対応しやすい、デジタル通信網にアクセスしやすい、
などである。また、入力される画像の水平同期周波数の
整数倍の周波数で画像をサンプリングするというCCITT6
01勧告に準拠したIC技術を選択することも大切である。
この機能により、副搬送波に基づいてシステムを、VTR
やビデオディスクなど標準外のソースと併用するとき生
じるジッタをなくすことができる。
E.実施例 ここに述べる装置は、その特性を一般化することによ
り、将来のデジタルTVやパーソナル・コンピュータの表
示技術にも対応しよう。実施例として挙げるデジタルTV
サブシステムは、フィリップス社製チップ・セットをベ
ースにしている。ホスト・システムは、VGAグラフィク
ス（640x480x4ビット・ピクセル）サブシステムを含むI
BMパーソナル・システム/2モデル70である。以下、輝度
と色（Y/C）を12ビットで表しているが、ここで述べる
考え方は、一般化によって、さらに幅広い（16ビット以
上の）データ経路と、高解像度TV（HDTV）など広い転送
幅を有するシステムに適用できる。さらに、下記の高解
像度の画像は、VGAの転送幅やピクセル当りのビット数
に限定して捉える必要はない。将来のデジタルTVやグラ
フィクス技術も、本発明の主旨から離れることなく容易
に取り入れることができる。
音声・画像表示制御装置 第１図は、音声・画像表示制御装置100がシステムの
他の要素とどうインターフェイスをとるかを示したブロ
ック図である。入力はデジタルTV入力回路200、ホスト
・コンピュータ300、およびデジタル音声回路400から得
られる。ホスト・コンピュータは、マウス340やキーボ
ード360などの入力装置からも入力コマンドを受ける。
制御装置100の出力は、ホスト・コンピュータ300、デジ
タルTV出力回路500、デジタル音声回路400、およびデジ
タルTV出力回路500を介して高解像度モニタ600に送られ
る。デジタルTV入力回路200とデジタルTV出力回路500
は、1988年６月にフィリップス社から発行されたマニュ
アル「デジタル画像信号処理（Digital Video Signal P
rocessing）」（9398 063 30011）に記載されている型
式のものである。
デジタルTV入力回路200は複数のアナログ入力信号VIN
1、VIN2、VIN3を受信する。これらの信号は、ケーブルT
Vの入力、TVアンテナの入力、VTR入力などである。もち
ろん、VTR入力を２つ以上、ケーブル入力を２つ以上な
ど、TV画像ソースをいくつか組み合わせて画像入力を増
減することも可能である。
デジタルTV入力回路は、これらのアナログ入力信号を
受けて、デジタル化された複数のTV出力信号を音声・画
像表示制御装置100に供給する。これらの出力信号に
は、TVクロックすなわちサンプリング・クロック信号TV
CK、水平／垂直同期信号TVHS/TVVS、およびデジタル化
されたTVデータ信号YCINが含まれる。制御信号は、制御
装置100から入力回路200へ、制御バスSVIN2を通して供
給される。SVIN2はI2Ｃバスとも呼ばれる。
ホスト・コンピュータ300（IBMパーソナル・システム
/2など−−動作については、IBMパーソナル・システム/
2モデル50、60技術解説書［Technical Reference」を参
照）は、複数の信号を制御装置100に送る。これらの信
号は、TVフレーム・バッファ145（第３図）のオンスク
リーン部に挿入されるグラフィクス情報か、バッファ14
5のオフスクリーン部に格納された後、音声回路400によ
って再生されるデジタル音声か、または他のデータから
なるPCデータ信号（PCDATA）、PCDATAがフレーム・バッ
ファ145（第３図）のどこに格納されるかを示すPCアド
レス信号（PCADDR）、PC制御信号（PCCNTL）、高解像度
表示装置用の画像データ、高解像度水平／垂直同期信号
HRHS/HRVS、高解像度帰線消去信号（HRB）、および高解
像度クロック信号（HRCK）を含み、ホスト300の高解像
度バッファからの高解像度赤・緑・青信号（HRRGB）
は、デジタルTV出力回路500に供給される。
デジタル音声回路400は、マイク、CDプレーヤ、ステ
レオ装置などの音声ソースから左入力（AINL）、右入力
（AINR）など複数の音声入力を受信する。アンプやスピ
ーカ（図示なし）には、音声出力信号、音声左出力（AO
UTL）、および音声右出力（AOUTR）が送られる。デジタ
ル音声回路を制御するのは、音声・画像表示制御装置10
0からの複数の信号である。これらの信号には、音声用
サンプリング・クロック信号（SCAUD）、音声制御信号
すなわち同期信号（ACTL）、および音声データ信号ADAT
Aがある。
音声、画像表示制御装置100は、入力回路200、ホスト
300、および音声回路400からの各信号を受けて、デジタ
ルTV出力回路500に複数の信号を送る。これらの信号に
は、I2Ｃバス上の制御信号、TV画像出力（YCOUT）、お
よびホストからのTV画像YCOUTまたは高解像度画像HRRGB
を選択して高解像度モニタ600に表示するカラー切り換
え信号（KEY）がある。赤、緑、青の各出力信号ROUT、G
OUT、BOUTは、TV出力回路500からモニタ600に送信され
る。
第２図は、本発明によるデュアル・フレーム・バッフ
ァの概念を示す。詳細については他の図とあわせて述べ
る。第１図について説明したとおり、デジタルTV出力回
路500は、音声・画像表示制御装置100のバッファからの
標準デジタルTV画像信号またはホスト・コンピュータ30
0のバッファからの高解像度グラフィクス画像信号を選
択する。第２図で、論理ブロック700は、第１図のデジ
タルTV入力回路200と同出力回路500を組み合わせたデジ
タルTVチップ・セット710、第１図の音声・画像表示制
御装置100に含まれるTVフレーム・バッファ720とVLSI制
御装置730、および第１図のデジタルTV出力回路500に含
まれるスイッチ740からなる。VGA（ビデオ・グラフィク
ス・アダプタ）表示制御装置750はPCバス770に接続さ
れ、第１図のホスト・コンピュータ300に含まれる。PC
バスはデジタルTVチップ・セット710と制御装置730にも
接続される。制御装置730は、PCバスからPCDATA、PCADD
R、PCCNTLを受信する。PCデータは、バッファ720のオン
スクリーン部に格納されるホスト・コンピュータのグラ
フィクス・データや、バッファ720のオフスクリーン部
に格納されるPCのデジタル音声データなどである。以下
これについて第３図、第10図とあわせて詳述する。
NTSC TV画像信号は実際にチップ・セット710に送られ
て、デジタルTV速度信号に変換され、制御装置730の制
御により、TVフレーム・バッファ720に書き込まれる。
速度が調整されたTV画像信号は、前記と同じく制御装置
730の制御によりバッファ720からチップ・セット710に
読み出される。この書き込み読み出しは相互に非同期の
動作である。次に、スイッチ740へ最初に入力される信
号として、チップ・セット710からTV RGB信号が供給さ
れる。この最初の入力はTVフレーム・バッファからのも
のである。グラフィクス画像情報などの高解像度画像情
報はPCバス770を介してVGA非制御装置750に送られ、こ
こで高解像度ピクセル・データがフレーム・バッファ76
0に送信される。バッファ760は、高解像度グラフィクス
RGB信号を、スイッチ740の第２の入力として供給する。
スイッチ740は、コンピュータ300からの制御信号によ
り、デュアル・バッファ720、760のどちらから、所定の
時間に高解像度VGAモニタへRGB画像信号を供給するかを
選択する。所定時間には、VGAモニタから見て、次のデ
ータが与えられる。
１）バッファ720からのTV画像のみ ２）バッファ760からのグラフィクス画像のみ ３）バッファ720からのTV画像と、バッファ760からのグ
ラフィクス画像の少なくとも１ウィンドウ ４）バッファ760からのグラフィクス画像と、バッファ7
20からのTV画像の少なくとも１ウィンドウ 以下、画像の生成・選択プロセスについて詳述する。
第３図は、表示制御装置100の各要素を示す詳細ブロ
ック図である。表示制御装置100は、トランシーバ90、9
2、シリアル・インターフェイス94、同期信号発生器10
5、FIF0論理回路、メモリ制御装置／アービタ125、アド
レス発生器135、ビデオ・バッファ145、直列化回路15
5、カラー・キー165を含む。
音声・画像表示制御装置100の動作一般は次のように
なる。同期信号発生器105はTVクロック信号（TVCK）、T
V水平同期信号（TVHS）、およびTV垂直同期信号（TVV
S）を受けて音声制御信号（ACTL）を生成する。この信
号はデジタル音声回路400とメモリ制御装置／アービタ1
25へ送信されて、音声動作がいつ制御されるかが指示さ
れる。SREQ信号の出力は、メモリ制御装置／アービタ12
5によるウィンドウの形成に用いられる。
FIFO115は、入力されるTV画像データYCINを、TVCK
と、メモリ制御装置／アービタ125からのSGNTの制御下
で格納する。FIFO115からの画像出力は、SGNTがHIGHの
とき、ビデオ・バス（VIDBUS）に供給される。VIDBUS
は、トランシーバAXCVR 90とトランシーバXCVR 92から
データを受信する。AXCVR 90は、デジタル音声回路400
との間でデジタル・データ（ADAT）を送受信する。XCVR
92はホスト300からPCデータを受信する。このPCデータ
は、ビデオ・バッファ145のオンスクリーン部のグラフ
ィクス画像またはビデオ・バッファ145のオフスクリー
ン部に格納されるデジタル音声などである。メモリ制御
装置／アービタは、FIFO 115、AXCVR 90、XCVR 92のど
れが、それぞれSGNT AGNT、PGNTの状態を基に、所定時
間にVIDBUSにデータを供給するかを制御する。PCデータ
が音声データであって、ビデオ・バッファ145のオフス
クリーン部に格納されていれば、この音声データが読み
出され、AXCVR 90に供給されてデジタル音声回路400に
転送された後、再生される。
メモリ制御装置／アービタ125は、ホスト300からのPC
制御信号（PCCNTL）により、メモリ・サイクルに対する
各種の要求を調停する。制御信号は、上述のように、FI
FO 115、AXCVR 90、XCVR 92に用いられるほか、アドレ
ス発生器135とビデオ・バッファ145にも供給される。バ
ッファ145は画像制御信号（VBCTRL）を、アドレス発生
器135はMOP信号、DONE信号（後述）を受信する。
アドレス発生器135はPCアドレス（PCADDR）をホスト3
00から受信する。このアドレスは、PCデータの格納場所
を示す。ビデオ・バッファ145に送られるアドレス（VBA
DDR）は、VIDBUS上のデータをどこに格納するかを指示
する。
PCADDRは、I2Ｃバスに接続されるシリアル・インター
フェイス94にも送られ、SCVINがデジタル入力回路200
に、SCVOVTがデジタル出力回路500に、SCAUDがデジタル
音声回路400にそれぞれ供給される。
直列化回路155は、ビデオ・バッファ145から画像デー
タを取り出してデジタルTV出力回路500に送る。カラー
・キー165はKEY信号をデジタルTV出力回路145へ送信す
る。これにより所定時間に高解像度表示装置600にどの
画像を表示するかが決定される。
以下、音声・画像表示制御回路100の基本要素につい
て詳述する。
同期信号発生器105 第４図に示した同期信号発生器105の主な目的は、入
力されるTVラスタが、利用者の指定した領域内にあると
き、メモリ制御装置に画像サンプリング・サイクルを要
求することにある。この領域内の情報はすべてビデオ・
バッファ145に書き込まれ、この領域外の情報はすべて
無視される。“画像サンプリング領域”がどう定義され
るかは第６図に示した。ホスト・コンピュータ300によ
って同期信号発生器105に書き込まれるパラメータは、X
Start,X End、Y Start、Y Endの４つである。
第４図では、入力される画像がTVラスタ内でどこから
来ているかを記録するため２つのカウンタが用いられて
いる。画像“ピクセル”が入力されるごとに、水平カウ
ンタ（HCNT）106の値がクロック信号TVCKによって１つ
増える。TVCKの周波数は入力されるデジタル画像データ
と同じである。この周波数は、実施例では、13.5MHzす
なわちTVHS−の周期の910倍である。HCNTは、走査線の
終わりで（TVHS−によって）リセットされる。同様に垂
直カウンタ（VCNT）107は、入力される画像の各走査線
に対して１回、TVHS−によって増分される。VCNTのリセ
ットは、TVVS−信号により、フィールドの終わりで行わ
れる。ソース制御論理の受信器は、入力としてPCDATAと
カウンタ106、107の出力を受ける。音声タイミング論理
回路109が受ける入力は、カウンタ106からの入力だけで
ある。
ソース制御論理回路108は第５図に示した。この回路
は２組の比較器（110、111の組は水平比較用、112、113
の組は垂直比較用）からなる。入力されるラスタのＸ座
標がXSTART 114とXEND 115の間にある場合、ゲート116
からの信号INXが確約される。同様に、入力されるラス
タのＹ座標がYSTART 117とYEND 118の間にある場合、ゲ
ート119からの信号INYが確約される。両方の信号が真の
とき、ラスタは第６図に示した長方形内にあり、同期信
号発生器105が、ゲート120からメモリ制御装置／アービ
タ125へサンプル要求（SREQ）を出す。
同期信号発生器105には、音声タイミング論理回路109
（第４図）によってデジタル音声回路を制御するタイミ
ング信号を生成する機能もある。このタイミング信号
は、ビデオ・クロックTVCKを基に生成される。TVCKがカ
ウンタ106を制御し、カウンタ106の出力が論理回路109
を制御する。音声のサンプリング・レートはTVCKの約数
（整数）に基づき、図のシステムでは、約64KHzであ
る。音声のサンプリングは、論理回路109の最初の出力
で音声要求（AREQ）信号は確約されることで起動され
る。論理回路109の第２の出力でLR信号が他の音声要求
を逐一切り換え、これにより、左右の音声チャネルが、
音声サイクルが切り替わるごとにデジタル化されるかま
たは再生される。その結果、有効サンプリング・レート
は本実施例の場合チャネル当り32KHzとなる。論理回路1
09の第３の出力であるAUDDIR信号は、要求された音声サ
イクルのタイプを決定する制御レジスタ・ビットであ
る。AUDDIRが０のとき、音声記録（デジタル化）サイク
ルが実行される。AUDDIRが１の場合、音声再生サイクル
が実行される。この信号は直接、音声トランシーバ（AX
CVR）の方向を制御するために用いられる。
論理回路109の第４の出力、フィルタ・クロック信号
（FCKは、前段と後段のフィルタをそれぞれ対応するク
ロック・レートに設定するために用いられる。この周波
数は直接、これらローパス・フィルタの遮断周波数を決
定する。サンプル・レートが32KHzの場合、遮断周波数
は、ナイキストの定理により、16KHz未満となる。高品
質の音声を処理したり、ホストの所要メモリを少なくす
るためなど、これより低いサンプリング・レートが求め
られる場合、FCKの周波数を抑える必要がある。
FIFO論理回路115 第７図のFIFO 115は、メモリ制御装置が、メモリ・リ
フレッシュなど他の要求に占有される際、入力される画
像データの連続ストリームを格納するために用いられ
る。サンプリングが行われるとき（ゲート116で確約さ
れたSREQによって示される）、ライン117上の画像デー
タは、ゲート119のTVクロック（TVCK）当り１つの画像
サンプルのレートでFIFOにシフトされる。メモリ制御装
置が実際にサンプル・サイクルを実行している限り（ラ
イン120のサンプリング使用許可信号、SGNTが確約され
ていることで示される）、画像データは、やはりTVCKレ
ートで、FIFOのもう一端、ライン121にシフト・アウト
される。
ただしメモリ制御装置が別のサイクルに占有されてい
る場合、ライン120のSGNTは有効とならず、データがFIF
Oからクロックで取り出されることはない。このとき入
力されるサンプルは、FIFOに累積される。FIFOは、これ
に対してメモリ制御装置／アービタがバスのアクセス権
を与えたとき（SGNT＝１のとき）、ビデオ・バス（VIDB
US）121にデータを送り出すだけである。
メモリ制御装置／アービタ125 この回路（第８図）は、様々なメモリ・サイクル要求
を調停し、ビデオ・バッファ145に対する制御信号を生
成することでサイクルを実行する役割をもつ。また、シ
ステムの他の要素に、自身がどのメモリ・サイクルを実
行しているかを知らせ、サイクルの完了通知も行う。さ
らに、要求／使用許可プロトコルを介して、共用される
ビデオ・データ・バス（VIDBUS）のアクセスを制御す
る。ビデオ・バスには複数のデバイスが接続されるが、
この機構があるため、データを駆動できるのでは１度に
１デバイスだけとなる。このほか、ホストのデータがビ
デオ・バッファに確実に書き込まれ、ビデオ・バッファ
から確実に読み出されるよう、ホスト・コンピュータの
入出力サイクルを遅らせる。
メモリ制御装置／アービタ125が受ける要求は４つあ
り、アービタ論理回路126に送信される。４つの要求、
音声要求（AREQ）、サンプル要求（SREQ）、転送要求
（TREQ）、およびPC要求（PREQ）である。要求された音
声とPCのサイクルの方向を指定するため２つの信号が追
加される−−AUDDIR、PCDIR。この２種類のサイクルの
場合、生成される制御信号のシーケンスは、メモリ・サ
イクルが読み出しか書き込みかによって変わる。各要求
の優先順位は、調停機構の中にあらかじめ規定されてお
り、次のとおりである（降順）。
（１）TREQ （２）AREQ （３）SREQ （４）PREQ メモリ制御装置127は、アービタ126から入を受ける。
メモリ・サイクルが完了すると、制御装置127の出力でD
ONE信号が確約され、完了したことが通知される。この
とき、その時点で確約されており優先順位が第１位の要
求が処理される。処理された要求に、共通ビデオ・バス
を用いる必要がある場合、要求元のデバイスに、使用許
可信号を通してバスの制御権が与えられる。この使用許
可信号は、アービタ126の出力で供給される音声使用許
可信号（AGNT）、PC使用許可信号（PGNT）、およびサン
プル信号許可信号（SGNT）である。PGNT信号は、PCデー
タ・バス・トランシーバ（PXCVR）を有効にするために
用いられるが、このトランシーバの方向はPCDIR信号に
よって制御される。
調停が終わると、“勝った”要求に応じたメモリ・サ
イクルが実行される。メモリ操作コード（MOP）が作成
され、その時点で実行されているメモリ・サイクルのタ
イプが示される。
ビデオ・バッファ145に対する制御信号のシーケンス
は、これを構成するため用いられる特定のVRAMデバイス
によって決定される。制御信号はどのようなDRAMデバイ
スでも代表的な信号であるが、TR/QE−信号は別で、VRA
Mに限られる。制御装置127の出力には２つの書き込みイ
ネーブル信号（WEY−,WEC−）が用いられる。これによ
りビデオ・バッファ145内の輝度（Ｙ）と色（Ｃ）の情
報への書き込みアクセスが分離される。たとえば入力さ
れる画像のモノクロ画像を書き込む場合、最初にビデオ
・バッファがクリアされ、次に輝度情報だけがサンプリ
ングされる。この間、色書き込みイネーブル信号（WEC
−）は無効な状態に保たれる。
第16図、第17図は代表的なタイミング・ダイアグラム
である。このような制御シーケンスは、汎用シーケンス
を設定した上で生成される。汎用シーケンスは、所定の
シーケンス（メモリ・サイクル）が完了するまで、複数
の状態を経過する。このとき制御装置127からのDONE信
号が確約され、現在のサイクルが完了したことが他のサ
ブシステムに通知される。
ホスト・コンピュータがメモリ・サイクルを（アービ
タ126に対するPREQによって）要求するとすぐ、制御装
置127からのRDY信号が無効（LOW）になり、データをビ
デオ・バッファ145へ転送できる程度にホストのバス・
サイクルが延長される。データの転送が終了すると、RD
Y信号が出力され、ホスト・コンピュータ300がバス・サ
イクルを完了できるようになる。
アドレス発生器135 第９図のアドレス発生器135は、先に述べたビデオ・
バッファの各種のメモリ・サイクルに対して全アドレス
を供給する。この回路は、サンプリング136、ホスト（P
C）137、表示リフレッシュ138、および音声アドレス指
定139のそれぞれに専用カウンタを備える。各種サイク
ルが繰り返し実行されるとき、この回路は各カウンタを
自動的に更新するため、ビデオ・バッファの対応する領
域がアクセスされる。大型のマルチプレクサ140は、現
在の動作に適したカウンタ出力を選択し、アドレスを行
と列に正しく分けた後、それぞれをRAS−、CAS−の期間
にビデオ・バッファへ出力する。
サンプル・アドレス・カウンタ136は、ビデオ・バッ
ファ145の長方形の領域を埋めるアドレス・シーケンス
を生成する。この領域の大きさは、同期信号発生器105
が選択する入力領域に対応する。領域の左上は２つのレ
ジスタ、サンプリング宛先のＸアドレス（SDX）141、サ
ンプリング宛先のＹアドレス（SDY）142に格納される。
これらのレジスタは、ホスト・コンピュータがPCDATAバ
スを使用してセットする。（第６図を参照）サンプリン
グの各メモリ・サイクルが終了すると（メモリ操作デコ
ーダ143を介してMOP「メモリ操作」がMOPSAMPにデコー
ドされ、DONEの確約が認識されることで示される）、水
平サンプリング、アドレス（HSADDR）が走査線の全体で
増分される。各走査線の終わりでは（TVHS−で通知され
る）、垂直サンプリング・アドレス（VSADDR）が１つ増
分され、HSADDRは初期値（SDX）にリセットされる。フ
ィールドの終わりでは（TVVS−で通知される）、VSADDR
が初期値（SDY）にリセットされる。
ホスト（PC）アドレス、カウンタ137は、動作がサン
プル・アドレス・カウンタ136とよく似ている。ホスト
の各メモリ・サイクルが終了すると（MOP＝MOPPCとデコ
ードされ、DONEが確約されることで示される）、水平PC
アドレス（HPADDR）の値が１つ増える。ホスト300によ
り、ビデオ・バッファ145から画像の線がすべて読み出
されると（または書き込まれると）、垂直PCアドレス
（VPADDR）の値が１つ増え、HPADDRは初期値にリセット
される。ホストがアクセスした領域の左上は、PC宛先の
Ｘアドレス（PDX）レジスタ144とPC宛先Ｙアドレス（PD
Y）レジスタ146によって決定される。両レジスタとも、
ホストのデータ・バス（PCDATA）を通してセットされ
る。ホスト・コンピュータは、このような自動増分機能
により、ビデオ・バッファ145の長方形の領域を、イン
テル80X86プロセッサのOUTSWやINSW命令など、単一スト
リーム型の命令で埋めることができる。
画像リフレッシュ・カウンタ（VREF）138は、次の画
像リフレッシュ（TR/QE−）サイクルの後に、画像メモ
リのどの走査線をVRAMのシリアル・ポートに転送するか
を決定するものである。ホストの高解像度表示装置の各
水平同期間隔（HRHS−）で、VRAMの１走査線を転送する
必要がある。これにより、ビデオ・バッファ145内の対
応する走査線の内容が、高解像度表示装置600と同期し
てシフト・アウトされる。転送されたビデオ・バッファ
の走査線のシーケンスは、ホスト300がリフレッシュ、
モード・レジスタ（REFMODE）147を用いることによって
制御される。通常、各線は順次に転送され、各走査線が
転送された後、画像リフレッシュ・アドレス（VREF）が
１つ増分される。これは順次走査モードと呼ばれる。こ
のモードでは、垂直解像度を効率よく最大にすることが
できるが、対象がフィールドからフィールドへ水平に移
動する場合は、“スカロッピング（scalloping）”が歪
みが現れる。対象は、ある位置では偶数本目の走査線上
に、別の位置では奇数本目の走査線上に見える。この現
象は、ほぼ水平の動きを伴う垂直のはっきりしたエッジ
で顕著になる。
そのため、複走査モードと呼ばれる方式が採用され
る。この場合、画像リフレッシュ・アドレスはそれぞれ
連続２回用いられ、最初の（偶数本目）TVフィールドに
入力される各走査線は、最初の高速出力フレームで二重
になる。次の（奇数本目）TVフィールドでも、画像リフ
レッシュ・アドレスがそれぞれ２回用いられ、次に高速
な出力フレームの走査線も二重になる。このモードで
は、垂直解像度が順次走査モードよりわずかに低下する
が、順次走査モードで歪みが現れる画像には適してい
る。走査線が二重になるため、高速出力フレームはそれ
ぞれ、入力される１つのTVフィールドからの情報しか含
まず、よってスカロッピングが発生することはない。
水平と垂直の音声アドレス（HAUDADDR、VAUDADDA）
は、ホスト300からのPCDATAが音声データのとき、音声
カウンタ139を自動的に増分することによって生成され
る。こうしてビデオ・バッファ145のオフスクリーン部
に対応するアドレス・シーケンスが得られる。音声の各
メモリ・サイクルが終了すると（MOPAUDとDONEの確約で
示される）、各カウンタは値の１つ増やし、これでホス
ト300からの次の音声データがビデオ・バッファ145内の
連続位置に区分けされる。
アドレス・マルチプレクサ140は、２つの機能を並列
に実行する。第１に、対応するアドレス“タイプ”を各
カウンタ（サンプリング136、ホスト［PC］137、ビデオ
・リフレッシュ138、音声139）から選択する。第２に、
これらアドレス・タイプがそれぞれ行と列に分けられた
後、VRAMアレイに送られる。したがって、実際にMUX140
に入るのは８入力で、４組に分けられる。対応する組
は、MOPの上位ビットを調べることで決定される（MOPの
LSBは方向を示すためにのみ用いられる）。行アドレス
は、VRAMの行アドレス・ラッチにストローブとして入力
されるためには、RAS−がLOWのときビデオ・バッファ・
アドレスを駆動しなければならない。RAS−がLOWになれ
ば、組の列アドレスが選択される。画像リフレッシュ・
アドレスの列アドレスは常に０である。これは、ビデオ
・バッファの画像サンプルのシフト・アウトを、最左端
のサンプル（列０）から始める必要があるためである。
ビデオ・バッファ145 第10図のビデオ・バッファ145は、オンスクリーン部
とオフスクリーン部を含むビデオ・メモリの配列であ
る。オンスクリーン部は、生のTV画像データをその入力
時に格納し、PCDATAも、それがグラフィックス・データ
であれば格納する。この実施例では、横1,024個の画像
サンプル、縦512の走査線、奥行き12ビットの構成であ
り、61メガビット（512x512x4ビット）のデバイスから
なる。これらの数値は、使用したデジタルTVチップ・セ
ットの解像度と奥行きの特性に合わせて選ばれたもので
ある。将来のデジタルTVシステムで、解像度が高くな
り、あるいはサンプルの奥行きが深くなっても、新しい
システムの特性に合わせてこのビデオ・バッファの大き
さを変更するのは容易である。オフスクリーン部は、PC
DATAを、これが音声データであれば格納するために用い
られる。本発明を実施する際には、２つのメモリを使用
できる。すなわち第１のメモリは、TV画像データとホス
ト300からのグラフィクス・データを、第２のメモリは
ホスト300からの音声データを格納する。
接続されるデータ・バス（VIDBUS）148は、VRAMアレ
イの１次ポートとの間であらゆるデータを転送する。こ
のデータには、サンプリングされるTV画像データ、デジ
タル音声データ（PCDATA入出力）、ホスト・コンピュー
タのグラフィクス・データ（PCDATA入出力）が含まれ
る。実行されるアクセスは、前述のメモリ制御装置125
により、標準制御信号RAS−、CASO−、TR/QE、WEY−を
通して決定される。所定のサイクルが実行されるアドレ
スは、前記のアドレス発生器135が与えるVBADDRによっ
て決定されるとおりである。先にも述べたとおり、TV画
像データとホスト・コンピュータのグラフィクス・デー
タは、ビデオ・バッファ145のオンスクリーン部に、ホ
ストの音声データは同オフスクリーン部に格納される。
ビデオ・バッファは左右に２分されている。左右のそ
れぞれにCASラインがあり、これによってフレーム・バ
ッファへ2:1の割合の交互（インタリーブ）アクセスが
できる。フレーム・バッファにデータを転送するサイク
ル時間は事実上２分の１になる。この点は重要である。
入力される画像サンプルは、TVCKレートすなわちこのシ
ステムの場合は約70nsごとにFIFO 115からクロックで取
り出されるからである。最高速のページ・モード・サイ
クルは（現代のVRAM技術で実行できる）、約90nsであ
る。インタリーブの割合を2:1とすることで、ページ・
モードのアクセス時間は45nsになる。これは現在の動画
データ速度では充分な値である。データ速度をかなり高
くするには、インタリーブ比を高め、ビデオ・バッファ
を深く構成する必要がある。
輝度と色のそれぞれに書き込みイネーブル信号を用い
る理由は、さきにメモリ制御装置125の説明で示したと
おりである。
図のとおり、12ビットのシリアル・データ・バスは２
つあり、それぞれ左半分と右半分に接続される。VRAMシ
リアル・ポートが、直列化回路155からのSC信号によっ
てシフトされると、２つの画像サンプルがシフト・アウ
トされる。直列化回路155（後述）は、これら２つのサ
ンプルを受けて順次に出力する。画像サンプルがVRAMか
らシフト・アウトされる速度は、画像サンプルが入力さ
れる速度とは無関係であり、各デバイスの最大シリアル
・クロック周波数によってのみ制限され、通常は25MHz
以上である。これがVRAMをビデオ・バッファとして用い
る第１の利点である。ホストの高解像度表示装置は一般
に、入力されるデジタル画像データとは完全に非同期に
作動するためである。ここでもVRAMのシリアル出力のデ
ータ速度は、インタリーブが2:1であるため、シリアル
・シフト・クロック（SC）周波数の２倍になる。出力画
像のデータ速度を50MHz以上にするにも、インタリーブ
比を高めるか、バッファを深い構造にする必要がある。
直列化回路155 第11図に示した直列化回路155は、ビデオ・バッファ1
45から２つの12ビットの並列ラインを通して入力される
シリアル・データ（ライン156のSDATOとライン157のSDA
T1）を受け、マルチプレクサ158によって直列に変換し
た後、フリップフロップ159により、１度に12ビットの
サンプル１つを色／輝度高速出力データ・バス（YCOU
T）にシフト・アウトする。YCOUTは、ホストの高解像度
表示装置のドット・クロック（HRCK）と同期がとられ
る。このクロックは、実施例では同じ信号による。クロ
ック周波数は、従来からの位相同期ループ（PLL）を用
いることで、HRCKとの同期を維持しながら多少大きくす
ることができる（分数）。この方式は、たとえば、高解
像度画面の画像のアスペクト比を補正するとき必要にな
る。高解像度帰線消去信号（HRB−）は、YCOUTデータを
０（黒）にするために用いられ、またフリップフロップ
161の制御下で、ゲート160からビデオ・バッファのシリ
アル・ポートのデータを（SCを介して）クロックで取り
出す時間を、高解像度走査線が有効になるまで遅らせる
のにも用いられる。
カラー・キー165 第12図のカラー・キー回路165は、出力ライン166にキ
ーイング信号（KEY）を出力するものである。デジタルT
V出力回路500は、この出力ラインを用い、TV画像ピクセ
ル（YCOUTバスから）とホストの高解像度グラフィクス
制御装置からのピクセルを切り換える。第２図に戻る
が、KEYが解約された各ピクセルは、モニタ上ではTVフ
レーム・バッファ720からの画像として見える。一方、K
EYがLowのときの各ピクセルは、高解像度フレーム・バ
ッファ760からの画像として見える。
キー選択論理回路167からライン166に出力されるKEY
信号は、比較器168において、入力される高解像度ピク
セルが、ホスト・コンピュータによって定義された２つ
のカラー・セット（キー１論理回路169とキー２論理回
路170によって表される）と比較されて決定される。入
力されるピクセルが２つのプログラム値の間にあれば
（R1＜Ａ＜R2）、キー信号が確約される。これにより、
画像が重ね合わされる一定範囲のカラーが指定される。
画像に重ねるカラーを１つだけにしたい場合は、比較器
168のＡ＝R1出力からKEY信号を取り出し、R1をキーイン
グ・カラーでプログラムする。
比較器168の出力を変更させることで興味深い効果が
得られる。たとえば、Ａ＜R1出力を用いた場合、値がR1
より小さい高解像度ピクセルはすべて画像に見える。カ
ラー値が大きくなる同心リングを描き、しきい値R1を動
的に変化させれば、ウィンドウが“拡大・縮小”するユ
ニークな効果が得られる。
デジタル音声回路400 第13図に示したこの回路は、音声入出力サブシステム
として機能する。入力ゲイン／バランス制御回路406に
入力されるアナログのステレオ音声（AINL 402,AINR 40
4）信号は、最初にゲインとバランスが調整された後、
ナイキスト周波数以上の周波数成分を取り除くため、前
段でローパス・フィルタにかけられる。ゲインとバラン
スは、２ビットのシリアル・データ・バス408（SCAUD）
を通してホスト・コンピュータ300から制御できる。
信号は、調整された後で２つのアナログ／デジタル
（A/D）変換器を使用しないようにするには、マルチプ
レクサ410によって多重化して共通線に送らなければな
らない。ビデオ・バッファに書き込まれる他の音声サン
プルは、入力される音声ソースの交替チャネルから供給
される。チャネルのこの切り替えは、同期信号発生器10
5によって生成されるL/R信号412を介して行われる。同
期信号発生器105は、音声変換の各プロセスに対して、
基本タイミング・パルスも生成する。デジタル音声デー
タがライン414に記録されると（AUDDIR＝０）、ライン4
16のタイミング・パルス（AREQ）がゲート420を介してA
/D変換器418だけに供給される。同様に、ライン414でAU
DDIR＝１のとき（再生モード）、ライン416のAREQは、
ゲート424を介してデジタル／アナログ変換器（DAC）42
2にだけ供給される。変換器418または422のいずれか
は、変換パルスを受けるたびに、１つの音声サンプルを
供給するか（A/D）、または１つのサンプルを受けてそ
れをアナログに変換する（DAC）。これら音声サンプル
の読み出し書き込みは、メモリ制御装置により、ビデオ
・バッファのオフスクリーン部との間で行われる。
このシステムで用いられるDACは実際にはデュアル・
チャネルDACであり、１つのデジタル入力を受けて２つ
のアナログ出力を供給するものである。この２つの出力
電圧は、A/Dの場合と同様に、他のDAC変換サイクルが実
行されるごとに更新される。DACの後にもアナログ音声
が与えられる。このアナログ音声は、サンプリング・プ
ロセスの副産物（量子化雑音）を取り除くには、再生フ
ィルタを通さなければならない。この再生フィルタの遮
断周波数は、入力フィルタのものと同じである。遮断周
波数は、同期信号発生器105からのFCK信号の周波数によ
って制御される。したがって、一定範囲のサンプル・レ
ート（よって遮断周波数）に対応できる。出力アンプ42
8は、信号のレベルを、オーディオ・プリアンプやヘッ
ドホンを駆動できるレベルまで復元する。
このほか、この回路で興味深いのは、デジタル音声
を、A/Dから記録された状態でDACを通してモニタできる
機能である。これは、A/D、DACの両方の変換パルスを同
時に駆動することで行われる。この場合、第13図に示し
た論理回路に変更を加える必要がある。この機能は、A/
DとDACが同じデータ・バス（ADAT）を共用することの結
果として実現される。
デジタルTV入力回路200 第14図は、デジタル画像入力を供給する代表的なシス
テムを示す。このシステムの他の部分で処理された画像
入力は、ホストがシリアル制御バスI2Ｃを用いて制御す
る複数のソースから、画像ソース選択論理回路202によ
って選択される。（I2Ｃバスは、前記のように、フィリ
ップス・チップを制御する標準バスであり、Signetics/
Philipsデータ・ブックに記載されている。）さらに、
これらのソースには、PAL、NTSC、SECAM、SVHS、RGBな
ど様々なフォーマットのものが使用できる。これがデジ
タルTVの利点である。こうした柔軟性を考慮して各デバ
イスが設計されているからである。ソースは、選択され
た後、従来からの画像A/D変換器204によってデジタル化
される。図は８ビットのデジタル出力を示しているが、
これも基本的な制限とはならず、将来、システムの解像
度が高くなっても容易に対応できる。デジタル化された
画像は次に、複数の規格に対応するデジタル・デコーダ
（DMSD）206で処理され、12ビットのデジタル色／輝度
信号入力バス（YCIN）208がTVデータ速度（TVCK）で駆
動される。様々なフォーマットの入力画像を解釈してデ
コードするのがDMSD 206である。このデコーダの各パラ
メータは、シリアル制御バスI2Ｃを通して調整される。
同期信号発生器210は単に、選択されている画像入力
から同期とクロックのデータを抽出して、これ（TVVS
−、TVHS−、TVCK）をシステムの他の部分に供給する。
デジタルTV出力回路500 この回路は（第15図）、変換器504と画像Y/C→RGBマ
トリツクス506によって、ライン501上の色／輝度高速バ
ス（YCOUT）データをアナログのRGBに変換し、マルチプ
レクサ508において、ライン511のKEY信号の制御下で、
ホストの高解像度グラフィクス制御装置からのRGB信号5
10と多重化する。
Y/C→RGBマトリックス506は、全くのアナログ素子で
あり、標準方式変換マトリックスを用いてアナログY/C
をRGBに変換する。出力画像（彩度、コントラスト、明
度）は、シリアル制御バスI2Ｃを通してホストによって
様々に調整できる。
画像マルチプレクサ508は、RGBに変換された画像また
は高解像度表示制御装置からのRGBを、ピクセルごとに
選択する。この選択は、第12図のカラー・キー回路が生
成するライン511のKEY信号の制御下で行われる。マルチ
プレクサ508の出力512によって高解像度表示装置600が
直接駆動される。
F.発明の効果 上述のように、本発明により、標準的なTV画像と、コ
ンピュータが生成する高解像度グラフィクス画像がそれ
ぞれ様々な組み合わせて高解像度グラフィクス・モニタ
に表示されるよう、２つの独立したラスタの同期がとら
れる音声と画像の対話式表示装置が提供される。
【図面の簡単な説明】 第１図は、音声と画像の対話式表示装置のブロック図で
ある。 第２図は、デュアル・バッファの概念図である。 第３図は、第１図に略記した音声・画像表示制御装置の
ブロック図である。 第４図は、第３図に略記した同期信号発生器のブロック
図である。 第５図は、第４図に略記したソース制御論理回路のブロ
ック図である。 第６図は、サンプリング領域パラメータとサンプリング
宛先アドレスを示す。 第７図は、第３図に略記したFIFOのブロック図である。 第８図は、第３図に略記したメモリ制御装置とアービタ
のブロック図である。 第９図は、第３図に略記したアドレス発生器のブロック
図である。 第10図は、第３図に略記したビデオ・バッファのブロッ
ク図である。 第11図は、第３図に略記した直列化回路のブロック図で
ある。 第12図は、第３図に略記したカラー・キー・ネットワー
クのブロック図である。 第13図は、第１図に略記したデジタル音声回路のブロッ
ク図である。 第14図は、第１図に略記したデジタルTV入力回路のブロ
ック図である。 第15図は、第１図に略記したデジタルTV出力回路のブロ
ック図である。 第16図、第17図は、本発明の理解に役立つタイミング・
ダイアグラムである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/12 9377−5Ｈ (56)参考文献 特開 昭59−214085（ＪＰ，Ａ) 特開 昭63−213886（ＪＰ，Ａ) 特開 昭59−202535（ＪＰ，Ａ) 特開 昭59−131979（ＪＰ，Ａ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】高解像度画像表示装置にして、 （ａ）一定の走査線速度を有する高解像度表示装置と、 （ｂ）制御信号、画像信号及びデジタル音声信号を生成
    するコンピュータと、 （ｃ）TVクロック信号を含む標準アナログTV信号を受信
    し、該標準アナログTV信号を標準デジタルTV信号に変換
    する入力装置と、 （ｄ）前記コンピュータからの前記制御信号の制御下で
    作動し、 オンスクリーン部及びオフスクリーン部を含む表示フレ
    ームバッファを含み、 前記コンピュータからの前記制御信号に制御される第一
    の時間間隔に、前記TVクロック信号により制御される速
    度で前記標準デジタルTV信号を前記表示フレームバッフ
    ァの前記オンスクリーン部の予め決めた位置に読み込む
    手段を含み、 前記コンピュータからの前記制御信号に制御される第二
    の時間間隔に、前記コンピュータからの前記制御信号に
    より制御される速度で前記画像信号を前記表示フレーム
    バッファの前記オンスクリーン部の予め決めた位置に読
    み込む手段を含み、 前記コンピュータからの前記制御信号に応答して、前記
    デジタル音声信号を前記表示フレームバッファの前記オ
    フスクリーン部に読み込み読み出す手段を含み、 前記コンピュータからの前記制御信号に制御される、前
    記高解像度画像表示装置の前記一定の走査線速度に対応
    する速度で、前記表示フレームバッファの前記オンスク
    リーン部を読み出す手段を含む、 表示制御装置と、 （ｅ）スピーカの前段としてデジタル音声をアナログ音
    声に変換する手段を含む、前記表示フレームバッファか
    ら読み出されたデジタル音声信号に応答する音声回路
    と、 （ｆ）信号を前記高解像度表示装置に表示するために前
    記表示フレームバッファから読み出された標準TV信号及
    び画像信号をアナログTV信号に変換するデジタル／アナ
    ログ変換器を含む出力装置と、 を含む、高解像度画像表示装置。
  2. 【請求項２】高解像度画像表示装置にして、 （ａ）一定の走査線速度を有する高解像度表示装置と、 （ｂ）制御信号、画像信号及びデジタル音声信号を生成
    するコンピュータと、 （ｃ）TVクロック信号を含む標準アナログTV信号を受信
    し、該標準アナログTV信号を標準デジタルTV信号に変換
    する入力装置と、 （ｄ）前記コンピュータからの前記制御信号の制御下で
    作動し、 オンスクリーン部及びオフスクリーン部を含む表示フレ
    ームバッファを含み、 前記コンピュータからの前記制御信号に制御される第一
    の時間間隔に、前記TVクロック信号により制御される速
    度で前記標準デジタルTV信号を前記表示フレームバッフ
    ァの前記オンスクリーン部の予め決めた位置に読み込む
    手段を含み、 前記コンピュータからの前記制御信号に制御される第二
    の時間間隔に、前記コンピュータからの前記制御信号に
    より制御される速度で前記画像信号を前記表示フレーム
    バッファの前記オンスクリーン部の予め決めた位置に読
    み込む手段を含み、 前記コンピュータからの前記制御信号に応答して、前記
    デジタル音声信号を前記表示フレームバッファの前記オ
    フスクリーン部に読み込み読み出す手段を含み、 前記コンピュータからの前記制御信号に制御される、前
    記高解像度画像表示装置の前記一定の走査線速度に対応
    する速度で、前記表示フレームバッファの前記オンスク
    リーン部を読み出す手段を含む、 表示制御装置と、 （ｅ）前記制御信号に制御される速度でコンピュータグ
    ラフィック信号を読み出す手段を含む、前記コンピュー
    タグラフィック信号を記憶する高解像度フレームバッフ
    ァと、 （ｆ）前記コンピュータグラフィック信号をアナログ高
    解像度コンピュータグラフィック信号に変換する手段
    と、 （ｇ）前記TVフレームバッファから読み出された標準TV
    信号及び画像信号をアナログ表示信号に変換する手段
    と、 （ｈ）前記高解像度表示装置に表示するために、前記ア
    ナログ高解像度画像信号と前記アナログ表示信号のうち
    １つを選択する手段と、 （ｉ）スピーカの前段としてデジタル音声をアナログ音
    声に変換する手段を含む、前記表示フレームバッファか
    ら読み出されたデジタル音声信号に応答する音声回路
    と、 を含む、高解像度画像表示装置。
JP1328617A 1989-02-23 1989-12-20 表示装置 Expired - Fee Related JPH0820857B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US314623 1989-02-23
US07/314,623 US4994912A (en) 1989-02-23 1989-02-23 Audio video interactive display

Publications (2)

Publication Number Publication Date
JPH02248993A JPH02248993A (ja) 1990-10-04
JPH0820857B2 true JPH0820857B2 (ja) 1996-03-04

Family

ID=23220711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1328617A Expired - Fee Related JPH0820857B2 (ja) 1989-02-23 1989-12-20 表示装置

Country Status (5)

Country Link
US (1) US4994912A (ja)
EP (1) EP0384257B1 (ja)
JP (1) JPH0820857B2 (ja)
CA (1) CA2000021C (ja)
DE (1) DE69022752T2 (ja)

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855725A (en) 1987-11-24 1989-08-08 Fernandez Emilio A Microprocessor based simulated book
US5220312A (en) * 1989-09-29 1993-06-15 International Business Machines Corporation Pixel protection mechanism for mixed graphics/video display adaptors
US5229852A (en) * 1989-12-05 1993-07-20 Rasterops Corporation Real time video converter providing special effects
US5327243A (en) * 1989-12-05 1994-07-05 Rasterops Corporation Real time video converter
US5594467A (en) * 1989-12-06 1997-01-14 Video Logic Ltd. Computer based display system allowing mixing and windowing of graphics and video
JPH05324821A (ja) * 1990-04-24 1993-12-10 Sony Corp 高解像度映像及び図形表示装置
US5257348A (en) * 1990-05-24 1993-10-26 Apple Computer, Inc. Apparatus for storing data both video and graphics signals in a single frame buffer
US5680151A (en) * 1990-06-12 1997-10-21 Radius Inc. Method and apparatus for transmitting video, data over a computer bus using block transfers
US5229760A (en) * 1990-06-28 1993-07-20 Xerox Corporation Arithmetic technique for variable resolution printing in a ros
US5228859A (en) * 1990-09-17 1993-07-20 Interactive Training Technologies Interactive educational and training system with concurrent digitized sound and video output
US5327156A (en) * 1990-11-09 1994-07-05 Fuji Photo Film Co., Ltd. Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory
US5426731A (en) * 1990-11-09 1995-06-20 Fuji Photo Film Co., Ltd. Apparatus for processing signals representative of a computer graphics image and a real image
DE69129730T2 (de) * 1990-11-09 1998-11-12 Fuji Photo Film Co Ltd Vorrichtung zum Verarbeiten von Bilddaten
US5138459A (en) * 1990-11-20 1992-08-11 Personal Computer Cameras, Inc. Electronic still video camera with direct personal computer (pc) compatible digital format output
DE4038118A1 (de) * 1990-11-29 1992-06-04 Esg Elektronik System Gmbh Multifunktionales sichtanzeigegeraet
EP1136906A3 (en) * 1990-11-30 2001-11-14 Sun Microsystems, Inc. Improved method and apparatus for creating virtual worlds
JP2896414B2 (ja) * 1991-02-08 1999-05-31 鹿島建設株式会社 表示装置
CA2065979C (en) * 1991-06-10 1999-01-19 Stephen Patrick Thompson Mode dependent minimum fifo fill level controls processor access to video memory
US5420856A (en) * 1991-06-18 1995-05-30 Multimedia Design, Inc. High-speed multi-media switching system
US5351067A (en) * 1991-07-22 1994-09-27 International Business Machines Corporation Multi-source image real time mixing and anti-aliasing
US6088045A (en) * 1991-07-22 2000-07-11 International Business Machines Corporation High definition multimedia display
GB9120032D0 (en) * 1991-09-19 1991-11-06 Saulsbury Ashley An interactive communication device
US5157495A (en) * 1991-12-20 1992-10-20 Eastman Kodak Company Multi-mode video standard selection circuit and selection method
US5642437A (en) * 1992-02-22 1997-06-24 Texas Instruments Incorporated System decoder circuit with temporary bit storage and method of operation
IT1259343B (it) * 1992-03-17 1996-03-12 Sip Circuito di controllo video per applicazioni multimediali
JPH08502150A (ja) * 1992-04-17 1996-03-05 インテル コーポレイシヨン ビジュアルフレームバッファ・アーキテクチャ
US5345554A (en) * 1992-04-17 1994-09-06 Intel Corporation Visual frame buffer architecture
US5606652A (en) * 1992-04-29 1997-02-25 Canon Kabushiki Kaisha Real-time processing system for animation images to be displayed on high definition television systems
KR950008714B1 (ko) * 1992-05-12 1995-08-04 삼성전자주식회사 다중모드 모니터의 온스크린 디스플레이 장치 및 방법
US5335321A (en) * 1992-06-19 1994-08-02 Intel Corporation Scalable multimedia platform architecture
US5404448A (en) * 1992-08-12 1995-04-04 International Business Machines Corporation Multi-pixel access memory system
US20020091850A1 (en) * 1992-10-23 2002-07-11 Cybex Corporation System and method for remote monitoring and operation of personal computers
JPH06233259A (ja) * 1992-10-29 1994-08-19 Daewoo Electron Co Ltd イメージデータ走査方式転換装置
US5402147A (en) * 1992-10-30 1995-03-28 International Business Machines Corporation Integrated single frame buffer memory for storing graphics and video data
US5404437A (en) * 1992-11-10 1995-04-04 Sigma Designs, Inc. Mixing of computer graphics and animation sequences
US5420801A (en) * 1992-11-13 1995-05-30 International Business Machines Corporation System and method for synchronization of multimedia streams
EP0601647B1 (en) * 1992-12-11 1997-04-09 Koninklijke Philips Electronics N.V. System for combining multiple-format multiple-source video signals
SG44005A1 (en) * 1992-12-11 1997-11-14 Philips Electronics Nv System for combining multiple-format multiple-source video signals
US5890190A (en) * 1992-12-31 1999-03-30 Intel Corporation Frame buffer for storing graphics and video data
US5406306A (en) * 1993-02-05 1995-04-11 Brooktree Corporation System for, and method of displaying information from a graphics memory and a video memory on a display monitor
US5657423A (en) * 1993-02-22 1997-08-12 Texas Instruments Incorporated Hardware filter circuit and address circuitry for MPEG encoded data
US5729556A (en) * 1993-02-22 1998-03-17 Texas Instruments System decoder circuit with temporary bit storage and method of operation
US5412426A (en) * 1993-04-16 1995-05-02 Harris Corporation Multiplexing of digitally encoded NTSC and HDTV signals over single microwave communication link from television studio to tower transmitter facility for simultaneous broadcast (simulcast) to customer sites by transmitter facility
US5502727A (en) * 1993-04-20 1996-03-26 At&T Corp. Image and audio communication system having graphical annotation capability
CA2100700C (en) * 1993-07-16 2000-01-11 Robert P. Bicevskis Multi-media computer architecture
US5617367A (en) * 1993-09-01 1997-04-01 Micron Technology, Inc. Controlling synchronous serial access to a multiport memory
USRE38610E1 (en) * 1993-09-30 2004-10-05 Ati Technologies, Inc. Host CPU independent video processing unit
US5523791A (en) * 1993-10-12 1996-06-04 Berman; John L. Method and apparatus for applying overlay images
US5598576A (en) * 1994-03-30 1997-01-28 Sigma Designs, Incorporated Audio output device having digital signal processor for responding to commands issued by processor by emulating designated functions according to common command interface
US5515107A (en) * 1994-03-30 1996-05-07 Sigma Designs, Incorporated Method of encoding a stream of motion picture data
US5583652A (en) * 1994-04-28 1996-12-10 International Business Machines Corporation Synchronized, variable-speed playback of digitally recorded audio and video
FR2719928B1 (fr) * 1994-05-10 1996-08-02 Essilor Int Procédé de transformation d'une image vidéo en une image pour matrice d'affichage.
US6124897A (en) 1996-09-30 2000-09-26 Sigma Designs, Inc. Method and apparatus for automatic calibration of analog video chromakey mixer
US5528309A (en) 1994-06-28 1996-06-18 Sigma Designs, Incorporated Analog video chromakey mixer
US5765142A (en) * 1994-08-18 1998-06-09 Creatacard Method and apparatus for the development and implementation of an interactive customer service system that is dynamically responsive to change in marketing decisions and environments
US5764964A (en) * 1994-10-13 1998-06-09 International Business Machines Corporation Device for protecting selected information in multi-media workstations
US5732279A (en) * 1994-11-10 1998-03-24 Brooktree Corporation System and method for command processing or emulation in a computer system using interrupts, such as emulation of DMA commands using burst mode data transfer for sound or the like
US6037926A (en) * 1994-11-18 2000-03-14 Thomson Consumer Electronics, Inc. Emulation of computer monitor in a wide screen television
US6014125A (en) * 1994-12-08 2000-01-11 Hyundai Electronics America Image processing apparatus including horizontal and vertical scaling for a computer display
US5598525A (en) 1995-01-23 1997-01-28 Cirrus Logic, Inc. Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems
US5790881A (en) * 1995-02-07 1998-08-04 Sigma Designs, Inc. Computer system including coprocessor devices simulating memory interfaces
US5896179A (en) * 1995-03-31 1999-04-20 Cirrus Logic, Inc. System for displaying computer generated images on a television set
EP0741379A1 (en) * 1995-05-04 1996-11-06 Winbond Electronics Corporation Scaled video output overlaid onto a computer graphics output
JPH08331472A (ja) * 1995-05-24 1996-12-13 Internatl Business Mach Corp <Ibm> 共有フレーム・バッファを含むマルチメディア表示装置においてビデオ・データとグラフィック・データの同期をとる方法及び装置
US6359636B1 (en) 1995-07-17 2002-03-19 Gateway, Inc. Graphical user interface for control of a home entertainment system
US5675390A (en) * 1995-07-17 1997-10-07 Gateway 2000, Inc. Home entertainment system combining complex processor capability with a high quality display
US5812144A (en) * 1995-09-08 1998-09-22 International Business Machines Corporation System for performing real-time video resizing in a data processing system having multimedia capability
US5940610A (en) * 1995-10-05 1999-08-17 Brooktree Corporation Using prioritized interrupt callback routines to process different types of multimedia information
US5892982A (en) * 1995-11-29 1999-04-06 Matsushita Electric Industrial Co., Ltd. External expansion bus interface circuit for connecting a micro control unit, and a digital recording and reproducing apparatus incorporating said interface circuit
US5697793A (en) * 1995-12-14 1997-12-16 Motorola, Inc. Electronic book and method of displaying at least one reading metric therefor
US5893132A (en) * 1995-12-14 1999-04-06 Motorola, Inc. Method and system for encoding a book for reading using an electronic book
US5761681A (en) * 1995-12-14 1998-06-02 Motorola, Inc. Method of substituting names in an electronic book
US5761682A (en) * 1995-12-14 1998-06-02 Motorola, Inc. Electronic book and method of capturing and storing a quote therein
US5815407A (en) * 1995-12-14 1998-09-29 Motorola Inc. Method and device for inhibiting the operation of an electronic device during take-off and landing of an aircraft
US5661635A (en) * 1995-12-14 1997-08-26 Motorola, Inc. Reusable housing and memory card therefor
US5663748A (en) * 1995-12-14 1997-09-02 Motorola, Inc. Electronic book having highlighting feature
US5657088A (en) * 1995-12-22 1997-08-12 Cirrus Logic, Inc. System and method for extracting caption teletext information from a video signal
JP3377667B2 (ja) * 1995-12-25 2003-02-17 株式会社日立製作所 画像表示装置
US5719511A (en) * 1996-01-31 1998-02-17 Sigma Designs, Inc. Circuit for generating an output signal synchronized to an input signal
US6292176B1 (en) * 1996-02-26 2001-09-18 Motorola, Inc. Method and system for displaying textual information
US5914711A (en) * 1996-04-29 1999-06-22 Gateway 2000, Inc. Method and apparatus for buffering full-motion video for display on a video monitor
US6128726A (en) * 1996-06-04 2000-10-03 Sigma Designs, Inc. Accurate high speed digital signal processor
US5818468A (en) * 1996-06-04 1998-10-06 Sigma Designs, Inc. Decoding video signals at high speed using a memory buffer
JPH1079915A (ja) * 1996-09-02 1998-03-24 Mitsubishi Electric Corp 記録再生装置
US6195086B1 (en) * 1996-09-12 2001-02-27 Hearme Method and apparatus for loosely synchronizing closed free running raster displays
KR100233388B1 (ko) * 1996-10-11 1999-12-01 구자홍 티브이 및 피씨화면 동시 디스플레이장치
US6437829B1 (en) * 1997-01-16 2002-08-20 Display Laboratories, Inc. Alignment of cathode ray tube displays using a video graphics controller
US6546426B1 (en) 1997-03-21 2003-04-08 International Business Machines Corporation Method and apparatus for efficiently processing an audio and video data stream
JP3564961B2 (ja) * 1997-08-21 2004-09-15 株式会社日立製作所 ディジタル放送受信装置
EP0954171A1 (en) * 1998-04-29 1999-11-03 CANAL+ Société Anonyme Receiver/decoder and method of processing video data
IL142119A0 (en) * 1998-09-22 2002-03-10 Cybex Computer Prod Corp System and method for accessing and operating personal computers remotely
US7046308B1 (en) * 1998-11-13 2006-05-16 Hewlett-Packard Development Company, L.P. Method and apparatus for transmitting digital television data
US6694379B1 (en) * 1999-04-09 2004-02-17 Sun Microsystems, Inc. Method and apparatus for providing distributed clip-list management
US6950875B1 (en) 2000-05-09 2005-09-27 Sun Microsystems, Inc. Message conductors in a distributed computing environment
US6573946B1 (en) * 2000-08-31 2003-06-03 Intel Corporation Synchronizing video streams with different pixel clock rates
US6829015B2 (en) * 2001-01-19 2004-12-07 Samsung Electronics Co., Ltd. Device and method for realizing transparency in an on screen display
US20030014674A1 (en) * 2001-07-10 2003-01-16 Huffman James R. Method and electronic book for marking a page in a book
US20030038807A1 (en) * 2001-08-22 2003-02-27 Demos Gary Alfred Method and apparatus for providing computer-compatible fully synchronized audio/video information
GB2380278A (en) 2001-10-01 2003-04-02 Sun Microsystems Inc Generating documents
US7313764B1 (en) * 2003-03-06 2007-12-25 Apple Inc. Method and apparatus to accelerate scrolling for buffered windows
DE10325382A1 (de) * 2003-05-30 2004-12-23 Karl Storz Gmbh & Co. Kg Verfahren und Vorrichtung zum Visualisieren von medizinischen Patientendaten auf einer medizinischen Anzeigeeinheit
CN1327695C (zh) * 2004-10-18 2007-07-18 海信集团有限公司 实现高清1080p/60格式的电视机电路
US20060168537A1 (en) * 2004-12-22 2006-07-27 Hochmuth Roland M Computer display control system and method
US8631342B2 (en) * 2004-12-22 2014-01-14 Hewlett-Packard Development Company, L.P. Computer display control system and method
CN101496387B (zh) * 2006-03-06 2012-09-05 思科技术公司 用于移动无线网络中的接入认证的系统和方法
EP2048666A1 (en) * 2007-10-12 2009-04-15 Magix Ag System and Method of automatically creating a multi/hybrid multimedia storage medium
US8797377B2 (en) * 2008-02-14 2014-08-05 Cisco Technology, Inc. Method and system for videoconference configuration
US10229389B2 (en) * 2008-02-25 2019-03-12 International Business Machines Corporation System and method for managing community assets
US8694658B2 (en) * 2008-09-19 2014-04-08 Cisco Technology, Inc. System and method for enabling communication sessions in a network environment
US8659637B2 (en) * 2009-03-09 2014-02-25 Cisco Technology, Inc. System and method for providing three dimensional video conferencing in a network environment
US20100283829A1 (en) * 2009-05-11 2010-11-11 Cisco Technology, Inc. System and method for translating communications between participants in a conferencing environment
US8659639B2 (en) 2009-05-29 2014-02-25 Cisco Technology, Inc. System and method for extending communications between participants in a conferencing environment
US9082297B2 (en) * 2009-08-11 2015-07-14 Cisco Technology, Inc. System and method for verifying parameters in an audiovisual environment
US9225916B2 (en) * 2010-03-18 2015-12-29 Cisco Technology, Inc. System and method for enhancing video images in a conferencing environment
US9313452B2 (en) 2010-05-17 2016-04-12 Cisco Technology, Inc. System and method for providing retracting optics in a video conferencing environment
US8896655B2 (en) 2010-08-31 2014-11-25 Cisco Technology, Inc. System and method for providing depth adaptive video conferencing
US8599934B2 (en) 2010-09-08 2013-12-03 Cisco Technology, Inc. System and method for skip coding during video conferencing in a network environment
US8599865B2 (en) 2010-10-26 2013-12-03 Cisco Technology, Inc. System and method for provisioning flows in a mobile network environment
US8699457B2 (en) 2010-11-03 2014-04-15 Cisco Technology, Inc. System and method for managing flows in a mobile network environment
US8902244B2 (en) 2010-11-15 2014-12-02 Cisco Technology, Inc. System and method for providing enhanced graphics in a video environment
US8730297B2 (en) 2010-11-15 2014-05-20 Cisco Technology, Inc. System and method for providing camera functions in a video environment
US9338394B2 (en) 2010-11-15 2016-05-10 Cisco Technology, Inc. System and method for providing enhanced audio in a video environment
US9143725B2 (en) 2010-11-15 2015-09-22 Cisco Technology, Inc. System and method for providing enhanced graphics in a video environment
US8542264B2 (en) 2010-11-18 2013-09-24 Cisco Technology, Inc. System and method for managing optics in a video environment
US8723914B2 (en) 2010-11-19 2014-05-13 Cisco Technology, Inc. System and method for providing enhanced video processing in a network environment
US9111138B2 (en) 2010-11-30 2015-08-18 Cisco Technology, Inc. System and method for gesture interface control
US8692862B2 (en) 2011-02-28 2014-04-08 Cisco Technology, Inc. System and method for selection of video data in a video conference environment
US8670019B2 (en) 2011-04-28 2014-03-11 Cisco Technology, Inc. System and method for providing enhanced eye gaze in a video conferencing environment
US8786631B1 (en) * 2011-04-30 2014-07-22 Cisco Technology, Inc. System and method for transferring transparency information in a video environment
US8934026B2 (en) 2011-05-12 2015-01-13 Cisco Technology, Inc. System and method for video coding in a dynamic environment
US8947493B2 (en) 2011-11-16 2015-02-03 Cisco Technology, Inc. System and method for alerting a participant in a video conference
US8682087B2 (en) 2011-12-19 2014-03-25 Cisco Technology, Inc. System and method for depth-guided image filtering in a video conference environment
US9681154B2 (en) 2012-12-06 2017-06-13 Patent Capital Group System and method for depth-guided filtering in a video conference environment
US9843621B2 (en) 2013-05-17 2017-12-12 Cisco Technology, Inc. Calendaring activities based on communication processing

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357624A (en) * 1979-05-15 1982-11-02 Combined Logic Company Interactive video production system
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
US4317114A (en) * 1980-05-12 1982-02-23 Cromemco Inc. Composite display device for combining image data and method
USRE32201F1 (en) * 1981-08-12 1989-08-01 Ibm Apparatus and method for reading and writing text characters in a graphics display
US4599611A (en) * 1982-06-02 1986-07-08 Digital Equipment Corporation Interactive computer-based information display system
US4710873A (en) * 1982-07-06 1987-12-01 Marvin Glass & Associates Video game incorporating digitized images of being into game graphics
US4562435A (en) * 1982-09-29 1985-12-31 Texas Instruments Incorporated Video display system using serial/parallel access memories
US4639721A (en) * 1982-10-09 1987-01-27 Sharp Kabushiki Kaisha Data selection circuit for the screen display of data from a personal computer
JPS59202535A (ja) * 1983-04-30 1984-11-16 Nec Home Electronics Ltd 表示メモリ出力・コピ−デ−タ変換回路
JPS59214085A (ja) * 1983-05-20 1984-12-03 株式会社東芝 信号変換装置
JPS6089278A (ja) * 1983-10-21 1985-05-20 Pioneer Electronic Corp 画像情報処理方式
JPS60145761A (ja) * 1984-01-06 1985-08-01 Nec Corp フアクシミリ装置の原稿イメ−ジ情報表示回路
US4663617A (en) * 1984-02-21 1987-05-05 International Business Machines Graphics image relocation for display viewporting and pel scrolling
US4862156A (en) * 1984-05-21 1989-08-29 Atari Corporation Video computer system including multiple graphics controllers and associated method
JPH0786743B2 (ja) * 1984-05-25 1995-09-20 株式会社アスキー ディスプレイコントローラ
US4631588A (en) * 1985-02-11 1986-12-23 Ncr Corporation Apparatus and its method for the simultaneous presentation of computer generated graphics and television video signals
US4639765A (en) * 1985-02-28 1987-01-27 Texas Instruments Incorporated Synchronization system for overlay of an internal video signal upon an external video signal
JP2572373B2 (ja) * 1986-01-14 1997-01-16 株式会社 アスキ− カラ−デイスプレイ装置
US4777486A (en) * 1986-05-09 1988-10-11 A-Squared Systems Video signal receiver for computer graphics system
JPH087567B2 (ja) * 1986-08-12 1996-01-29 株式会社日立製作所 画像表示装置
JP2526558B2 (ja) * 1986-10-21 1996-08-21 ソニー株式会社 ビデオ信号のスキャンコンバ−タ装置
US4862154A (en) * 1986-10-31 1989-08-29 International Business Machines Corporation Image display processor for graphics workstation
US4870406A (en) * 1987-02-12 1989-09-26 International Business Machines Corporation High resolution graphics display adapter
JPS63213886A (ja) * 1987-03-03 1988-09-06 東芝ライテック株式会社 映像表示装置
EP0280932B1 (en) * 1987-03-04 1992-11-19 Hitachi, Ltd. Video system for displaying lower resolution video signals on higher resolution video monitors
EP0314780A4 (en) * 1987-05-18 1991-10-16 Denyse Dubrucq The information station
US4851826A (en) * 1987-05-29 1989-07-25 Commodore Business Machines, Inc. Computer video demultiplexer
JP2590899B2 (ja) * 1987-07-24 1997-03-12 松下電器産業株式会社 文字図形情報表示装置
DE3732111A1 (de) * 1987-09-24 1989-04-06 Bosch Gmbh Robert Verfahren zur laufzeitanpassung von video- und audiosignalen an ein referenzsignal
US4855813A (en) * 1987-12-11 1989-08-08 Russell David P Television image processing system having capture, merge and display capability

Also Published As

Publication number Publication date
CA2000021A1 (en) 1990-08-23
CA2000021C (en) 1994-11-08
US4994912A (en) 1991-02-19
EP0384257A3 (en) 1992-06-03
JPH02248993A (ja) 1990-10-04
EP0384257B1 (en) 1995-10-04
EP0384257A2 (en) 1990-08-29
DE69022752T2 (de) 1996-06-13
DE69022752D1 (de) 1995-11-09

Similar Documents

Publication Publication Date Title
EP0384257B1 (en) Audio video interactive display
US5777601A (en) System and method for generating video in a computer system
US8212830B2 (en) Image converting apparatus and image converting method
US5455628A (en) Converter to convert a computer graphics signal to an interlaced video signal
US20030038807A1 (en) Method and apparatus for providing computer-compatible fully synchronized audio/video information
US5557302A (en) Method and apparatus for displaying video data on a computer display
JPH0792661B2 (ja) イメージ表示装置
US5973706A (en) Video multiplexing system for superimposition of scalable video data streams upon a background video data stream
KR980013377A (ko) 영상신호 변환장치와 델레비젼신호처리장치
JPH0983947A (ja) マルチメディア対応データ処理システムでビデオ・サイズをリアルタイムに変更するシステム
US6091457A (en) Method and apparatus for refreshing a display screen of a television system with images representing network application data
US4868656A (en) Method and apparatus for reducing visibility of scanning lines in television picture
CA2316232C (en) A method and apparatus for reducing flicker in the television display of network application data
US6072530A (en) Flicker filter and interlacer implemented in a television system displaying network application data
JP2593427B2 (ja) 画像処理装置
JP2531534B2 (ja) 表示装置
JP2548018B2 (ja) 倍速変換装置
KR100192949B1 (ko) 투사형 화상표시시스템의 순차주사변환장치
JP2591262B2 (ja) 映像処理装置
JP2918049B2 (ja) ピクチャ・イン・ピクチャのための記憶方法
JP2622622B2 (ja) 走査線数変換制御方式
JPS63196933A (ja) ビデオウインドウ制御方式
Chu et al. A flexible format video sequence processing simulation system
JPS6253078A (ja) ビデオメモリ
JPS63204886A (ja) フイ−ルドメモリ装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees