JPH0820859B2

JPH0820859B2 - 画像変換装置

Info

Publication number: JPH0820859B2
Application number: JP61007170A
Authority: JP
Inventors: アレツサンドロ・グラチオツテイ; ハーバート・カツトシヤ
Original assignee: イング・チイ・オリベツチ・アンド・チイ・エス・ピ−・ア
Priority date: 1985-03-08
Filing date: 1986-01-16
Publication date: 1996-03-04
Anticipated expiration: 2011-03-04
Also published as: KR940007819B1; EP0195163A3; KR860007584A; EP0195163A2; DE3585229D1; EP0195163B1; CN86100108A; JPS61204778A; US4713779A; CN1010617B

Description

【発明の詳細な説明】産業上の利用分野この発明は、画像表示に関するもので、特に、第１の
組のパラメータによつて定義される第１の画像表示フオ
ーマツトと共に用いるようになされたコンピユータと第
２の組のパラメータによつて定義される第２の画像フオ
ーマツトを備えるコンピユータに用いるように設計され
たソフトウエアとの間に両立性を与える装置に関する。

従来の技術この数年にわたつて各種のコンピユータ、特にパーソ
ナルコンピユータが紹介されてきた。製造販売された多
くのコンピユータの中には、その高い知名度故に事実上
の標準として現われるものもあつた。特定のコンピユー
タに人気が集中すると、いろいろな第三者のソフトウエ
ア会社がそのコンピユータ用のプログラムを数多く書く
ようになる。

これまで、コンピユータメーカーは、標準機用に設計
された多くのソフトウエアパツケージとの両立性をある
程度又は完全に犠牲にして新規且つ改良された特徴を備
えた全く新しい機械を設計するのか、それとも標準機用
にこれまで設計されたソフトウエアを全部とはいかなく
ても殆んどを運転することができる、標準機のコピーを
実質的に設計するのかを決定しなければならなかつた。
両立性の方を選択すると、その結果作り出された機械は
オリジナルのものよりも優れた利点や能力を備えること
が少ないのが普通であつた。

近年、コンピユータユーザは読み易さ・情報の多さ・
美しさの点で進歩した表示を与えるグラフイツク能力を
機械に要求するようになつてきている。改良された表示
は良好なデータの提示をなし、目の負担を緩げる。つま
り、改良された表示は特定の会社のソフトウエアの使用
ばかりでなく、そのソフトウエアを使用する特定のコン
ピユータの使用をも促進することになる。従つて、メー
カーが改良に力を注いできた分野はコンピユータデイス
プレーである。多くのコンピユータと共に用いられる表
示器は陰極線管（CRT）である。CRTの解像度は明瞭に表
示できる水平方向及び垂直方向の画素（ドツト）の個数
で特定するのが普通である。

消費者に広く受け入れられ、従つて多量のソフトウエ
アが書かれているパーソナルコンピユータは、インター
ナシヨナル・ビジネス・マシン社製のIBM PCである。メ
ーカーの多くはIBM PCと両立するコンピユータを設計す
ることが望ましいことに気付き、いくつかの分野で同機
の改良に力を注いだ。こうした分野の一つは表示であ
る。

IBM PCが使つている表示器は640×200の画素を表示で
きる。これがオフイスグラフイツクス用に適切であると
されていた。その上、この機械も他のコンピユータと同
様に８×８の画素のマトリツクスで文字を表示する。つ
まり80×25文字のスクリーンを得る。真のデツセンダを
有する文字を得、且つ表示される文の連続する行の間に
充分な間隔をとるためには、８×８の文字を使用する場
合、極めて小さく解像度の低い文字を使う必要がある。
真のデツセンダを与えるには８×８の画素マトリツクス
全体が使用される訳ではないからである。

従つて、８×８画素以上の画素マトリツクスを各文字
に使用するのが好ましい。使用可能なマトリツクスは水
平方向に８個の画素、垂直方向に16個の画素を有する８
×16マトリツクスである。当業者には明らかなことであ
ろうが、こうしたマトリツクスは単に対の行を連続して
走査することにより８×８画素マトリツクスとの両立性
を保持することができる。

８×16文字を使用するためには、コンピユータは640
×400画素を表示することができなければならない。

一般に、コンピユータの表示回路とのインターフエー
スには３個のレベルがある。つまり（１）ハードウエ
ア、（２）コンピユータの基本的入・出力装置、（３）
コンピユータのオペレーテイングシステムである。

多くのソフトウエアはハードウエア又は基本的入・出
力装置へ直接書かれていてオペレーテイングシステムを
迂回している。

オペレーテイングシステムのみを利用してコンピユー
タスクリーンへ書くプログラムは高解像度の両立する機
械と使用可能であるが、ハードウエアを直接プログラム
するプログラムはスクランブルされた表示を示すことに
なる。

これまで、IBM PC及びその標準640×200画素スクリー
ン用に設計されたソフトウエアと両立する製品を製造し
ようとしたコンピユータメーカーは、高解像度スクリー
ンを使用するならば、ある程度は両立性を犠牲にしなけ
ればならなかつた。典型的な場合、こうした両立性のあ
るコンピユータのメーカーは高解像度スクリーンによつ
てもたらされる利点を捨てて両立性を維持する方を選ぶ
しかなかつた。

発明が解決しようとする問題点本発明の目的は、所定の表示パラメータ即ち比較的低
解像度のスクリーンを備える標準コンピユータ用に設計
されたソフトウエアを、別の表示パラメータ即ち高解像
度のスクリーンを備える他のコンピユータにも使えるよ
うにする装置を提供することである。

従つて、本発明の画像変換装置は特許請求の範囲の第
１項の特徴によつて定義される。

実施例図示の装置は、アドレスレジスタと複数個の制御レジ
スタとを有する表示制御器に信号を与えるために、第１
のフオーマツトの表示器用の画像表示データを第２のフ
オーマツトの表示器用へ変換する。この表示制御器は表
示フオーマツトを定義し制御する。本発明の実施例にお
いて、アドレスレジスタデータは蓄積されて、連続的に
受信される制御レジスタデータと共にメモリに印加され
る。メモリはアドレスレジスタによつてアドレス指定さ
れたデーを読み出し、制御レジスタはメモリ内に情報さ
れたテーブルから新しい値を捜すようにアドレス指定す
る。これは第２のフオーマツトの表示器で使うためであ
る。

第１図は、本発明を実施した装置100のブロツク図で
ある。該装置は、産業標準機に用いられるCRT表示パラ
メータを、別のパラメータを有する別の表示器を用いる
コンピユータに必要とされるパラメータに変換する。例
えば表示パラメータとしては水平・垂直同期位置及び
巾、表示文字数等をあげることができる。

表示パラメータに関するデータとなる入力データD0−
D7は標準機用ソフトウエアによつて与えられ、内部デー
タバス10に印加される。このデータは並列にラツチ12、
ROM14、バツフア16へ供給される。バツフア16及びROM14
からのデータはCRT制御器データバス11に印加されれCRT
表示制御器（CRTC）20に供給される。CRT制御器20はラ
スタ走査を発生してCRT上に表示を行わせる。広く使用
されているCRT制御器は例えばモトローラ社（米国）製
の6845である。

この6845は19個のアクセス可能な内部レジスタを備え
ている。これらレジスタはラスタ走査されるCRT表示器
を画定し制御するために用いられる。このうちの１個の
レジスタ（アドレスレジスタ又はポインタレジスタ）は
残りの18個のレジスタに対するポインタとして用いられ
る。このレジスタは書き込み専用で、データバス10から
受け取つた適当な命令を実行することによつてマイクロ
プロセツサからロードされる。バスの５個の下位ビツト
（D0−D4）がポインタレジスタにロードされる。

他の18個のレジスタをロードするために、まずポイン
タレジスタが必要なポインタでロードされ、その後で、
選択されたレジスタが情報でロードされる。つまり6845
は２個のレジスタの装置であると考え得る。第１のレジ
スタ（アドレスレジスタ又はポインタレジスタ）がA0＝
０のとき呼び出される。信号A0は端子40で受信されてCR
TC20のRS（レジスタ選択）端子に加えられる。A1＝１だ
とすると、所望の表示パラメータはポインタレジスタ内
のアドレスによつて選択されたレジスタに蓄えられる。
これらのアドレスはソフトウエア又はオペレーテイング
システムから受け取られたものである。

表１は6845CRT制御器レジスタにロードされて各種の
動作モードを制御する値を明示している。

動作について述べると、データバス10から受け取つた
信号はROM14内のルツクアツプテーブルによつて翻訳さ
れてその値をCRTC20に接続されているデータバス11に乗
せる。ROM14で捜されるメモリロケーシヨンのアドレス
は２個の部分から成る。第１部分A8−A11はバス22を介
してラツチ12から受信され、第２部分A0-A7はデータバ
ス10から直接受信される。そしてラツチ12はデータバス
10からデータビツトD0−D3を受け取る。

本発明の一実施例では、データビツトD0−D3のみを用
いて制御レジスタの選択を行つている。これは、表１に
示された最後の２個のアドレスレジスタ即ちR16とR17と
がライトペンの機能をサポートするからである。この場
合、レジスタ0-15のみがアドレスされるが、４個のビツ
トつまりD0−D3のみを用いてこれがなされている。

次回にポインタレジスタが再書き込みされる迄ラツチ
12はCRTC20においてアドレスされる所望の制御レジスタ
を選択するために、マイクロプロセツサから受け取つた
レジスタアドレスを保持する。A0＝０のときは常にラツ
チ12はデータビツトD0−D3をラツチする。ポインタレジ
スタへのアクセスが必要となつたときのみA0＝０であ
る。ビツトD0−D3は、ROM14のアドレス入力A0-A7にロー
ドされるデータバス10上の制御レジスタデータと同時
に、アドレスビツトとしてロードされる。

ROM14のアドレス入力A0-A7に印加されるビツトD0−D7
と共に、ビツトD0−D3はROM14のアドレスビツト入力A8-
A11に印加される。こうして12ビツトのアドレスが作ら
れ、ROM内のルツクアツプテーブルにおけるロケーシヨ
ンをアドレスする。ROM内のアドレスされたロケーシヨ
ンに記憶された値はデータバス11に乗せられてCRTC20の
入力D0−D7に印加される。

CRTC20のチツプセレクト（C/S）入力をアドレスする
のにCR信号が用いられる。この信号がローになると、CR
TC読み出し又は書き込みの操作期間中、CRTCが選択され
る。

通常の操作期間中、ソフトウエア又はハードウエアが
CRT制御器に対して機能の実行を要求すると、データはC
RT制御器に対して２個の部分において転送される。第１
の部分に対してA0がローにセツトされ、CRTCアドレスレ
ジスタがアドレスされていることを指示する。この操作
段階の間、装置100は透明のままであつて、ソフトウエ
アによつて選択されたレジスタのアドレスはバツフア16
を介してCRT制御器20内のポインタレジスタへ直接送ら
れる。バツフア16はエネーブルされ、そのエネーブル
（EN）入力に論理制御50から線51上に適当な信号を受け
取る。例えば74LS245のような公知の多くの標準的バツ
フアがそうであるように、エネーブル入力端子ENで受信
する信号がローになると、バツフア16はエネーブルされ
る。この操作期間にはA0は端子40で受信したように論理
ゼロに等しく、制御論理50、ラツチ12、CRT制御器20のR
S端子に送られる。こうしてこの信号はアドレスレジス
タ又はポインタレジスタを選択し、既述のように、ラツ
チ12に印加される。ラツチ12の入力端子はデータバス10
の線D0−D3に接続されているので、ラツチ12はロードさ
れ、適当にクロツクされた後に、バス22にD0−D3を送り
出す。ラツチ12はA0＝０のとき常にその出力にD0−D3を
保持して、このデータをROM14の入力A8-A11へ与える。

第２部分の操作期間中、ソフトウエアからの特定の表
示制御データはCRT制御器20へ印加される。この特定の
データは既述のように、表１に詳しく述べられているCR
T表示用の種々のパラメータ、例えば、所与の行及び列
に表示されるべき文字数、同期情報、等のCRTで用いら
れるパラメータを設定する。本発明においては、この操
作期間中、信号の流れを中断させて変換されないように
し、プログラムが開発されたマイクロコンピユータより
も高い解像度を有するマイクロコンピユータに対して該
信号が利用できるようにするのが望ましい。

線51からのEN信号をハイとすることによつてバツフア
16はデイスエーブルされ、ROM14は入力端子0E（出力エ
ネーブル）に線53を介して制御論理50から論理０を受け
取ることによつてエネーブルされる。データバス10上に
現在存在しているデータ即ちデータビツトD0−D7は、標
準機のCRT制御器にソフトウエアプログラムが書き込ん
だ特定のデータを表わしている。本発明では、このデー
タはROM14のアドレス入力A0-A7へ印加される。既に述べ
たように、アドレス入力端子A8-A11で受信された４個の
上位ビツトはアドレスの第１部分を形成し、８個の下位
ビツトはアドレスの第２部分を形成する。ROM14には、
入力A8-A11の16個の異なる組み合わせに対応する16個の
テーブルに組織された内部メモリがあり、各テーブルは
アドレスビツトA0-A7によつて選択されるテーブル内に2
56までの行を具備している。

再び表１に戻つて、もしソフトウエアが水平同期巾を
変更又は設定する指令を含んでいたならば、例えば、レ
ジスタR3をアドレスする必要があろう。そうするため
に、二進数0011がそれぞれビツトA11,A10,A9,A8にロー
ドされ、A0はローである。既にラツチ12へロードされて
いるこの値により、その後ROM14はA0＝１のときの水平
同期巾テーブルから値を捜すことになる。この値は、10
個の文字を書くのに要する時間に対応する16進でもとも
と0Aに設定される。例えば高解像度モニタが別の同期巾
を使用していれば、0A（ロケーシヨン03 0A）として示
された行において該モニタは0011テーブルの中を捜し、
高解像度モニタが必要とする同期巾に対応する値を見つ
ける。

表１からわかるように、CRT制御器は書き込み、読み
出しともに可能である。R14,R15,R16,R17の各レジスタ
に対してはCRT制御器20は読み出されるのみである。レ
ジスタR16,R17を無視すると、これの意味するところ
は、カーソル位置がCRT制御器から読み出されるという
ことである。CRT制御器20からの読み出しを可能とする
ためには、バツフア16は双方向性でなければならず、且
つ方向が選択できるものでなればならない。バツフア16
は制御論理50から線51を介して送られる信号によつてエ
ネーブルされ、データ転送の方向は線52上の信号（書
き込み）によつて選択される。信号＝０のとき、書き
込み操作が指示され、バツフア16はデータをバス10から
バス11へ通過させる。＝１のとき、読み出し操作が指
示され、バツフア16はデータをバス11からバス10へ通過
させる。

CRT制御器20の読み出し操作期間中、信号はハイで
なければならない。この場合、バツフア16はエネーブル
され、ROM14はデイスエーブルされる。データ転送の方
向はバス11からバス10への向きであり、データバス11は
マイクロプロセツサデータバス10と直接交信する。

CRT制御器20のポインタレジスタの書き込み操作期間
では、信号A0と信号は共にローである。この場合、バ
ツフア16はエネーブルされ、ROM14はデイスエーブルさ
れる。データ転送はバス10からバス11へ向つて行われる
ので、バス10はバス11と直接交信する。CRT制御器の制
御レジスタの書き込み操作期間（これはポインタレジス
タの書き込み操作とは区別される）には、再び信号が
ローであり、A0がハイになる。このとき、バツフア16の
入力ENはハイにセツトされてバツフア16をデイスエーブ
ルし、ROM14の入力0EはローにセツトされてROM14をエネ
ーブルする。こうして、ROM14はソフトウエアからの値
を高解像度表示器に必要な値へ変換してバス11に乗せ
る。

これらの機能を要約すると表２のようになり、第２図
の制御論理50によつて実施される。第２図は制御論理50
の特定の実施例を示していて、マルチプレクサ60とイン
バータ61,62とから成る。

動作を説明すると、マルチプレクサ60は４個の入力1C
0−1C3のうちの１つから選択したデータを出力1Yから送
出し、また入力2C0−2C3のうちの１つに印加されたデー
タを選択して出力2Yへ印加する。マルチプレクサ60は端
子A,Bに印加される信号によつて制御されて、入力1C0−
1C3,2C0−2C3のうちの１つからの信号を選択し、それぞ
れ出力1Y,2Yへ印加する。入力1G,2Gはストローブ信号で
ある信号CRを受け取る。ストローブ端子がハイの信号を
受け取ると常に、入力1C0−1C3,2C0−2C3でのデータ及
び選択入力A,Bの状態とは無関係に出力はローとなる。
つまり、マルチプレクサ60がエネーブルされるのは1G及
び2Gでの信号がローのときのみである。本発明において
は、この状態はCRT制御器20がアドレスされているとき
（即ちCR＝０のとき）に対応する。

マルチプレクサ60の入力1C0,1C1,1C3,2C2は全て接地
され、従つてこれら入力には論理０が印加される。入力
1C2,2C0,2C1,2C3は全て正の電源電圧に接続され、従つ
て論理１が印加されている。信号は表２に従つて乗算さ
れる。つまり、信号A0がハイで読み出し操作が指示され
ているとき、マルチプレクサ60はその出力1Yに1C3に対
応する論理０の信号を出力する。この出力信号はインバ
ータ61で反転されてROM14をデイスエーブルする。ま
た、マルチプレクサ60はその出力2Yに2C3と等価な信号
を出力する。この信号は論理１であるが、インバータ62
で反転されてバツフア16に供給されるので、バツフア16
はエネーブルされてデータバス10とデータバス11との間
のデータ転送を行わせる。信号Ｗもまたバツフア16の方
向入力（DIR）に直接印加されるので、バス11からバス1
0へのデータの転送が行われて読み出し操作が完了す
る。

入力Ａがハイ（＝１）でマルチプレクサの入力Ｂが
ハイ（A0＝１）のとき、論理１の出力が1Yに供給され、
それがインバータ61で反転されてROM14の入力OEに印加
されるので、ROM14はエネーブルされる。マルチプレク
サ60の出力2Yは2C2に等しい信号つまりゼロを受け取
る。2Yからの出力信号はインバータ62によつて反転され
て論理１の信号となり、バツフア16の入力ENに与えられ
るので、バツフアをデイスエーブルする。こうして、バ
ツフア16はバス10をバス11から遮断する。

第３の状態では、マルチプレクサ60の入力Ｂに信号A0
から論理０が与えられ、読み出し操作（＝１）に対応
して論理１が入力Ａに与えられる。この場合、論理０が
出力1Yに与えられるが、インバータ61で反転されて論理
１となつてROM14に供給される。これによつてROM14はデ
イスエーブルされる。同時に、入力2C1に対応して出力2
Yに論理１が与えられる。この信号はインバータ62で反
転されてバツフア16をエネーブルする。つまり、データ
バスからの読み出しが可能となる。これに対応して、こ
のとき、バツフア16はバス11からバス10へのデータ転送
を行わせる。信号がハイだからである。

最後に、ポインタレジスタ呼び出しに対応する最後の
状態においては、マルチプレクサ60の入力Ｂに印加され
る信号A0は論理０であり、マルチプレクサ60の入力Ａに
印加される信号もまた論理０である。この場合、出力
1Yは1C0における信号値（この場合は論理０に等しい）
をとり、出力2Yは2C0における信号値（論理１に等し
い）に等しくなる。これらの出力信号はインバータ61,6
2によつて反転される。こうして、ROM14はデイスエーブ
ルされ、バツフア16はエネーブルされる。信号はロー
であるため、バツフア16はバス10からバス11へのデータ
転送を可能にする。これは、CRT制御器20のポインタレ
ジスタへの直接書き込みが望ましい状況に対応る。既に
述べたように、この時点では装置は透明であるのが望ま
しいので、ソフトウエアから受け取つたアドレスをCRT
制御器に直接印加することができる。

表３はROM14へ入れることのできる値のまとめであ
る。アドレスは、端子AS-A11に印加されるROM内の個々
のテーブルのアドレスとA0-A7に対応するソフトウエア
からの特定の入力データとにわけられている。表３をみ
ると、産業標準機で通常使われている値とはどんなに値
が異なるかがわかる。例えば、本発明のレジスタR3のア
ドレス03をみると、標準コンピユータで典型的に使われ
ている値とは無関係に、値0Cが選択されている。この場
合、標準機では0Aである。この信号は、前述のように水
平同期巾に対応しているが、一般的にはソフトウエアの
要件から独立している。

本発明の装置は必要なときには完全にバイパスされ
る。例えば、CRT制御器20へ値を書き込むソフトウエア
と共に使用されるが、そのソフトウエアが高解像度表示
器を用いるマイクロコンピユータ用に特別に開発されて
いる場合、制御レジスタの値に（Ｎ＋Ｒ）の値を加える
ことによつてROMは透明とされる。これらの透明な値は
表３に透明として示されている。この特別の場合、透明
な値の二進アドレスは全て、上位ビツトが１に等しい。
これによつて、ソフトウエアプログラマにROM14をバイ
パスする簡便な方法が提供される。

本発明はまた、CRTのラスタ速度の変更を可能とす
る。例えば、多くの公知のコンピユータでは、商業テレ
ビジヨン放送の受信機で用いられている走査速度と同じ
の15.75KHzの走査速度が採用されている。本発明を使用
して開発されたコンピユータでは、26KHzの走査速度が
用いられる。また、フライバツク期間を短縮して走査の
有効時間を長くすることが可能であることが判明した。
こうしたコンピユータに15.75KHzの走査速度用のソフト
ウエアが何の変換もなされずに用いられたとすると、表
示器は完全に混乱してしまうであろう。

本発明は、高解像度CRTを用いるマイクロコンピユー
タと共に用いられるように低解像度CRT用に設計された
ソフトウエアを適合させる際に用いられるためのものと
して記載されているが、ソフトウエアによつてもともと
意図されたのとは別の表示器用パラメータをコンピユー
タが要求するような場合にも、本発明を用いることがで
きる。つまり、ソフトウエアの両立性が維持され、コン
ピユータは自動的にソフトウエアを特定の表示器の要件
に合わせるよう調整することになる。

【図面の簡単な説明】

第１図は、本発明を具体化した装置の全体的なブロツク
ダイヤグラムである。第２図は、本発明の装置における制御論理の特定の実施
例を示す図である。 12……ラツチ,14……ROM,16……バツフア,20……CRT制
御器,50……制御論理,60……マルチプレクサ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 5/00 ５２０Ｗ 9377−5Ｈ

Claims

【特許請求の範囲】

【請求項１】第１の値を有するビデオ表示器データであ
って第１の所定の特性を有する第１の表示器に適するビ
デオ表示器データを、第２の値を有するデータであって
前記第１の所定の特性と異なる第２の所定の特性を有す
る第２の表示器に適するデータに変換する変換装置（10
0）であって、各表示器は、コンピュータのプログラム
可能な表示器制御手段（20）により制御されるよう構成
され、前記コンピュータは、前記制御手段（20）をプロ
グラムするためデータを提供するコンピュータデータバ
ス（10）と、前記データを前記制御手段（20）へ転送す
る制御手段データバス（11）とを有する、変換装置（10
0）において、前記コンピュータデータバス（10）と前記制御手段デー
タバス（11）との間に介挿されて前記コンピュータデー
タバス（10）から前記第１の値を有するデータを受け取
り、前記制御手段データバス（11）へ前記第１の値を有
する前記データを選択的に転送するバッファ手段（16）
と、前記コンピュータデータバス（10）と前記制御手段デー
タバス（11）との間に介挿されて前記コンピュータデー
タバス（10）から前記第１の値を有するデータを受け取
り、前記制御手段データバス（11）へ前記第２の値を有
するデータを提供する記憶手段（14）と、前記バッファ手段（16）と前記記憶手段（14）とに結合
され、前記バッファ手段（16）及び前記記憶手段（14）
を選択的にエネーブルするかデイスエーブルすることに
より、前記制御手段（20）が前記第１の値の有するデー
タか前記第２の値を有するデータを受け取る、制御論理
手段（50）とを備えることを特徴とする変換装置。
【請求項２】前記記憶手段（14）が、前記第１の値を有
する前記データを前記第２の値を有する前記データに変
換するためのルックアップテーブルを格納する読出し専
用メモリ（ROM）を有することを特徴とする特許請求の
範囲第１項記載の変換装置。
【請求項３】前記コンピュータデータバスのデータが、
前記制御手段のアドレスを選択するための第１群のデー
タ（D0−D3）と、前記アドレスに対応したパラメータを
制御するための第２群のデータ（D4−D7）とを有し、前記記憶手段（14）が、前記第１群のデータ（D0−D3）
を受け取るため第１の複数のアドレスライン（A8−A1
1）と、前記第１群及び第２群のデータ（D0−D3及びD4
−D7）を受け取るため第２の複数のアドレスライン（A0
−A7）とを有し、前記第１の複数のアドレスライン（A8−A11）及び前記
第２の複数のアドレスライン（A0−A7）が前記ルックア
ップテーブルをアドレス指定することを特徴とする特許
請求の範囲第２項記載の変換装置。