JPH082099B2 - スキュ−歪補正装置 - Google Patents
スキュ−歪補正装置Info
- Publication number
- JPH082099B2 JPH082099B2 JP62135185A JP13518587A JPH082099B2 JP H082099 B2 JPH082099 B2 JP H082099B2 JP 62135185 A JP62135185 A JP 62135185A JP 13518587 A JP13518587 A JP 13518587A JP H082099 B2 JPH082099 B2 JP H082099B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- data
- pulse
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、VTRなどのスロー再生時に起るスキュー歪
補正装置に関するものである。
補正装置に関するものである。
従来の技術 従来のスキュー歪補正装置は、メモリの書込みと読出
しをサイクル毎に交互に行い、書込みアドレスは入力信
号に対応するようにアドレスカウンタを画面の開始点で
リセットし、読出しはそれとは関係無く常に一定で行う
ことによりスキュー歪を補正するものであった。
しをサイクル毎に交互に行い、書込みアドレスは入力信
号に対応するようにアドレスカウンタを画面の開始点で
リセットし、読出しはそれとは関係無く常に一定で行う
ことによりスキュー歪を補正するものであった。
発明が解決しようとする問題点 このような従来のスキュー歪補正装置では、書込みと
読出しに別々のアドレスを与える必要があるため、メモ
リの書込みと読出しに通常の書込みサイクルおよび読出
しサイクルが別々に必要となる。したがって、書込みあ
るいは読出しのみを行う場合に比べメモリの書込み読出
しサイクルに必要な時間が、２倍必要になり、メモリの
書込みまたは読出しサイクル時間より短いサンプル周期
の場合、直列並列変換回路で変換された並列のデータ線
が２倍必要となる。結局、メモリの個数が２倍多く必要
となる。
読出しに別々のアドレスを与える必要があるため、メモ
リの書込みと読出しに通常の書込みサイクルおよび読出
しサイクルが別々に必要となる。したがって、書込みあ
るいは読出しのみを行う場合に比べメモリの書込み読出
しサイクルに必要な時間が、２倍必要になり、メモリの
書込みまたは読出しサイクル時間より短いサンプル周期
の場合、直列並列変換回路で変換された並列のデータ線
が２倍必要となる。結局、メモリの個数が２倍多く必要
となる。
第７図は従来のスキュー歪補正装置の直列並列変換回
路であり、第８図は第７図の各部の波形図である。各波
形の記号は第７図の同じ記号に対応している。
路であり、第８図は第７図の各部の波形図である。各波
形の記号は第７図の同じ記号に対応している。
この動作を説明する。まず、入力端子20から入った映
像信号は、A/D変換器30によって量子化および標本化さ
れる。第８図では、この標本化周波数は書込みまたは読
出しサイクルの３倍の場合を示している。次に位相がず
れた６個のクロック信号φ11〜φ16とDFF32 11個で、A
/D変換器30で量子化されたデータD1を６個まとめて並列
に変換する。この並列化されたデータQ11は、RWが“L"
の区間でメモリ１に書込まれる。このRWは読出しと書込
みを切り換える信号で、“H"のとき読出し、“L"のとき
書込みである。RWが“H"の区間にメモリ１からデータが
読出され（M11）、DFF36 ６個に一旦保持される（Q1
2）、この後クロック信号φ11〜φ16とトライステート
バッファ34 ６個によって、元の標本化周波数に戻し
（DO）、D/A変換器31によって映像信号に戻し、出力端
子21から出力される。
像信号は、A/D変換器30によって量子化および標本化さ
れる。第８図では、この標本化周波数は書込みまたは読
出しサイクルの３倍の場合を示している。次に位相がず
れた６個のクロック信号φ11〜φ16とDFF32 11個で、A
/D変換器30で量子化されたデータD1を６個まとめて並列
に変換する。この並列化されたデータQ11は、RWが“L"
の区間でメモリ１に書込まれる。このRWは読出しと書込
みを切り換える信号で、“H"のとき読出し、“L"のとき
書込みである。RWが“H"の区間にメモリ１からデータが
読出され（M11）、DFF36 ６個に一旦保持される（Q1
2）、この後クロック信号φ11〜φ16とトライステート
バッファ34 ６個によって、元の標本化周波数に戻し
（DO）、D/A変換器31によって映像信号に戻し、出力端
子21から出力される。
この従来の直列並列変換回路では標本化周波数が、書
込みまたは読出しサイクルの３倍であるにもかかわらず
メモリ１を６組も必要とする。
込みまたは読出しサイクルの３倍であるにもかかわらず
メモリ１を６組も必要とする。
本発明はかかる点に鑑みてなされたもので、映像信号
をメモリに書込む場合に、データを読出した後、番地を
変えずに同じところに書込んでゆき、画面の開始位置の
データを書込んだ時に、その番地をレジスタに保持して
おいて、メモリの読出し番地の初期値を、保持していた
レジスタの値とすることにより読出しの開始点が常に書
込みの開始点となるので、読出しデータからスキュー歪
を取り去ることができる。このように本発明では読出し
と書込みを同じ番地で連続して高速で行なういわゆるペ
ージモードリードモディファイライトサイクルを用いる
ことにより、１回当りの読出しおよび書込みを合せた時
間が、通常の書込みまたは読出しの１回分と同程度にす
ることができるので、メモリの個数を増加することなく
構成できるスキュー歪補正装置を提供することを目的と
している。
をメモリに書込む場合に、データを読出した後、番地を
変えずに同じところに書込んでゆき、画面の開始位置の
データを書込んだ時に、その番地をレジスタに保持して
おいて、メモリの読出し番地の初期値を、保持していた
レジスタの値とすることにより読出しの開始点が常に書
込みの開始点となるので、読出しデータからスキュー歪
を取り去ることができる。このように本発明では読出し
と書込みを同じ番地で連続して高速で行なういわゆるペ
ージモードリードモディファイライトサイクルを用いる
ことにより、１回当りの読出しおよび書込みを合せた時
間が、通常の書込みまたは読出しの１回分と同程度にす
ることができるので、メモリの個数を増加することなく
構成できるスキュー歪補正装置を提供することを目的と
している。
問題点を解決するための手段 本発明は上記問題点を解決するため、映像信号を量子
化したデータを１フィールド分、Ｎ個格納する記憶手段
と、前記記憶手段の番地を出力するＮを周期とする第１
カウンタと、Ｎ個のデータを前記記憶手段に書込む際
に、１画面の開始時点を示すパルスを発生する開始パル
ス発生回路と、前記開始パルス発生回路の出力で前記第
１カウンタの出力値を保持する保持手段と、データをＮ
個数える毎にパルスを発生する第２カウンタとを具備
し、前記第２カウンタの出力パルスによって前記第１カ
ウンタに前記保持手段の出力値を設定するものである。
化したデータを１フィールド分、Ｎ個格納する記憶手段
と、前記記憶手段の番地を出力するＮを周期とする第１
カウンタと、Ｎ個のデータを前記記憶手段に書込む際
に、１画面の開始時点を示すパルスを発生する開始パル
ス発生回路と、前記開始パルス発生回路の出力で前記第
１カウンタの出力値を保持する保持手段と、データをＮ
個数える毎にパルスを発生する第２カウンタとを具備
し、前記第２カウンタの出力パルスによって前記第１カ
ウンタに前記保持手段の出力値を設定するものである。
作用 本発明は上記した構成により、読出し開始点のデータ
が常に書込み映像信号の画面の開始点となるので、同期
信号の間隔は乱れないのでスキュー歪が補正される。
が常に書込み映像信号の画面の開始点となるので、同期
信号の間隔は乱れないのでスキュー歪が補正される。
実施例 以下本発明のスキュー歪補正装置の一実施例について
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は本発明の一実施例のブロック構成図である。
１は記憶手段であるメモリ、２は第１カウンタ、３は保
持手段であるレジスタ、４は開始パルス発生回路、５は
第２カウンタである。第１カウンタ２の出力は、メモリ
１の番地およびレジスタ３の入力となっており、レジス
タ３の出力は第１カウンタ２のプリセット入力になって
いる。第１カウンタ２はクロック入力端子12のパルスに
よって１ずつ増加し、Ｎ個のパルス毎に１つのパルスを
出力する第２カウンタ５の出力によって、プリセット入
力の値がカウンタに取り込まれる。
１は記憶手段であるメモリ、２は第１カウンタ、３は保
持手段であるレジスタ、４は開始パルス発生回路、５は
第２カウンタである。第１カウンタ２の出力は、メモリ
１の番地およびレジスタ３の入力となっており、レジス
タ３の出力は第１カウンタ２のプリセット入力になって
いる。第１カウンタ２はクロック入力端子12のパルスに
よって１ずつ増加し、Ｎ個のパルス毎に１つのパルスを
出力する第２カウンタ５の出力によって、プリセット入
力の値がカウンタに取り込まれる。
開始パルス発生回路４は、書込み制御回路の出力によ
って選択された、画面の開始点を示すパルスを出力す
る。この出力は、レジスタ３のクロック入力となってお
り、このタイミングで、第１カウンタの出力値をレジス
タ３に取り込む。
って選択された、画面の開始点を示すパルスを出力す
る。この出力は、レジスタ３のクロック入力となってお
り、このタイミングで、第１カウンタの出力値をレジス
タ３に取り込む。
書込み制御回路６の出力によって、入力端子10から入
ってくるデータをメモリ１に書込む。出力端子11には、
常にメモリ１内のデータが読出される。
ってくるデータをメモリ１に書込む。出力端子11には、
常にメモリ１内のデータが読出される。
これらの動作を、第２図のタイミング図によって更に
詳しく説明する。第２図は1/4の速度のスロー再生の場
合のタイミングを表している。
詳しく説明する。第２図は1/4の速度のスロー再生の場
合のタイミングを表している。
ａは入力映像信号を、画面としての構成が判り易いよ
うに模式的に表現したものである。一区切の左端が画面
の上端、右端が下端である。また、Ｓの部分で、スキュ
ー歪が起っている様子を、誇張して表現している。スキ
ュー歪とは、時間的にみて、周期は同じであって位相が
乱れることに他ならないので、大きく位相をずらせて表
現した。
うに模式的に表現したものである。一区切の左端が画面
の上端、右端が下端である。また、Ｓの部分で、スキュ
ー歪が起っている様子を、誇張して表現している。スキ
ュー歪とは、時間的にみて、周期は同じであって位相が
乱れることに他ならないので、大きく位相をずらせて表
現した。
ｂは画面の開始点を表すパルスであり、ｃは書込み状
態である時の画面の開始点を表すパルスであり、第１図
の開始パルス発生器４の出力である。
態である時の画面の開始点を表すパルスであり、第１図
の開始パルス発生器４の出力である。
ｄはデータ毎のクロックパルスであり、クロック入力
端子12から入力される。ｅは第１カウンタ２の出力値を
アナログ的に表現したもので、最低レベルは出力値０の
場合を表し、最高レベルはＮ−１を表している。
端子12から入力される。ｅは第１カウンタ２の出力値を
アナログ的に表現したもので、最低レベルは出力値０の
場合を表し、最高レベルはＮ−１を表している。
この中のｎ0〜ｎ4はプリセット値で、第２カウンタ５
の出力パルス毎に、レジスタ３からの出力をプリセット
する。ｆはレジスタ３の出力で、ｃの画面の開始点を表
すパルス毎に更新される。
の出力パルス毎に、レジスタ３からの出力をプリセット
する。ｆはレジスタ３の出力で、ｃの画面の開始点を表
すパルス毎に更新される。
ｇは書込み許可信号で書込み制御回路の出力である。
これが“H"になっている間、入力端子10から入った入力
データは、順次メモリに書込まれる。ｈは第２カウンタ
５の出力パルスで、クロックｄをＮ個数える毎に出力さ
れるので一定の周期となる。このパルスによって、第１
カウンタ２は書込んだ画面の開始位置がプリセットさ
れ、常に読出しの開始点は書込んだ画面の開始点に一致
する。また１画面の長さはスロー再生の場合、水平同期
信号の整数倍（VHS方式では264）になっているので、出
力映像信号はｉのようにスキュー歪は生じない。
これが“H"になっている間、入力端子10から入った入力
データは、順次メモリに書込まれる。ｈは第２カウンタ
５の出力パルスで、クロックｄをＮ個数える毎に出力さ
れるので一定の周期となる。このパルスによって、第１
カウンタ２は書込んだ画面の開始位置がプリセットさ
れ、常に読出しの開始点は書込んだ画面の開始点に一致
する。また１画面の長さはスロー再生の場合、水平同期
信号の整数倍（VHS方式では264）になっているので、出
力映像信号はｉのようにスキュー歪は生じない。
このように読出した映像信号と時間的にずれた映像信
号を書込んでも読出すとき、番地をずらせてから読出す
ので、スキュー歪が生じないのである。
号を書込んでも読出すとき、番地をずらせてから読出す
ので、スキュー歪が生じないのである。
第２図では書込みを読出し周期に同期して行なってい
るが、書込み信号に同期して行なっても、全く同様に実
現することができる。
るが、書込み信号に同期して行なっても、全く同様に実
現することができる。
開始パルスの発生については、第３図のように構成し
て入力信号の垂直同期信号から作成するか、あるいはVT
Rの再生信号であればだ第４図のように構成して、回転
ヘッド切り換え信号から作成することによって実現でき
る。
て入力信号の垂直同期信号から作成するか、あるいはVT
Rの再生信号であればだ第４図のように構成して、回転
ヘッド切り換え信号から作成することによって実現でき
る。
なお本発明の直列並列変換回路は第５図のように構成
され、その波形図は第６図となる。第６図の波形の記号
は第５図の同じ記号に対応している。
され、その波形図は第６図となる。第６図の波形の記号
は第５図の同じ記号に対応している。
第６図はページモードリードモディファイライトサイ
クルを用いたタイミングを表している。まず、入力端子
20から入った映像信号は、A/D変換器30によって量子化
および標本化される。第６図も第８図と同様に、この標
本化周波数は書込みまたは読出しサイクルの３倍の場合
を示している。次に位相がずれた３個のクロック信号φ
１〜φ３とDFF32 ５個で、A/D変換器30で量子化された
データD1を３個まとめて並列に変換する。この並列化さ
れたデータQ1は、WEが“L"の区間でメモリ１に書込まれ
る。OEが“L"の区間にメモリ１からデータか読出され、
DFF33 ３個に一旦保持される（Q2）、この後クロック
信号φ１〜φ３をトライステートバッファ34 ３個によ
って、元の標本化周波数に戻し（Q3）、DFF35でデータ
を揃え（DO）、D/A変換器31によって映像信号に戻し、
出力端子21から出力される。
クルを用いたタイミングを表している。まず、入力端子
20から入った映像信号は、A/D変換器30によって量子化
および標本化される。第６図も第８図と同様に、この標
本化周波数は書込みまたは読出しサイクルの３倍の場合
を示している。次に位相がずれた３個のクロック信号φ
１〜φ３とDFF32 ５個で、A/D変換器30で量子化された
データD1を３個まとめて並列に変換する。この並列化さ
れたデータQ1は、WEが“L"の区間でメモリ１に書込まれ
る。OEが“L"の区間にメモリ１からデータか読出され、
DFF33 ３個に一旦保持される（Q2）、この後クロック
信号φ１〜φ３をトライステートバッファ34 ３個によ
って、元の標本化周波数に戻し（Q3）、DFF35でデータ
を揃え（DO）、D/A変換器31によって映像信号に戻し、
出力端子21から出力される。
第６図から判るように、メモリの読出し書込みに要す
る時間は平均して、通常の読出しまたは書込みサイクル
１回分になっている。したがって第５図のようにメモリ
は３個で済ますことができる。
る時間は平均して、通常の読出しまたは書込みサイクル
１回分になっている。したがって第５図のようにメモリ
は３個で済ますことができる。
発明の効果 以上述べてきたように、本発明によれば、メモリを増
加させずに簡単な構成でスキュー歪を補正することがで
き、極めて有用である。
加させずに簡単な構成でスキュー歪を補正することがで
き、極めて有用である。
第１図は本発明の一実施例のブロック構成図、第２図は
第１図のタイミング図、第３図および第４図は開始パル
ス発生回路の一実施例のブロック構成図、第５図は本発
明の直列並列変換回路の一実施例のブロック構成図、第
６図は第５図の波形図、第７図は従来の直列並列変換回
路の一実施例のブロック構成図、第８図は第７図の波形
図である。 １……メモリ、２……第１カウンタ、３……レジスタ、
４……開始パルス発生回路、５……第２カウンタ、６…
…書込み制御回路。
第１図のタイミング図、第３図および第４図は開始パル
ス発生回路の一実施例のブロック構成図、第５図は本発
明の直列並列変換回路の一実施例のブロック構成図、第
６図は第５図の波形図、第７図は従来の直列並列変換回
路の一実施例のブロック構成図、第８図は第７図の波形
図である。 １……メモリ、２……第１カウンタ、３……レジスタ、
４……開始パルス発生回路、５……第２カウンタ、６…
…書込み制御回路。
Claims (1)
- 【請求項１】入力映像信号を量子化したデータを、Ｎ個
（Ｎは整数）格納する記憶手段と、前記記憶手段の番地
を出力するＮを周期とする第１カウンタと、Ｎ個のデー
タを前記記憶手段に書込む際に、入力映像信号の画面の
開始時点を示すパルスを発生する開始パルス発生回路
と、前記開始パルス発生回路の出力で前記第１カウンタ
の出力値を保持する保持手段と、データをＮ個数える毎
にパルスを発生する第２カウンタとを具備し、前記第２
カウンタの出力パルスによって前記第１カウンタに前記
保持手段の出力値を設定するように構成したスキュー歪
補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135185A JPH082099B2 (ja) | 1987-05-29 | 1987-05-29 | スキュ−歪補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135185A JPH082099B2 (ja) | 1987-05-29 | 1987-05-29 | スキュ−歪補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299585A JPS63299585A (ja) | 1988-12-07 |
| JPH082099B2 true JPH082099B2 (ja) | 1996-01-10 |
Family
ID=15145825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135185A Expired - Fee Related JPH082099B2 (ja) | 1987-05-29 | 1987-05-29 | スキュ−歪補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082099B2 (ja) |
-
1987
- 1987-05-29 JP JP62135185A patent/JPH082099B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63299585A (ja) | 1988-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4101939A (en) | Video synchronizer with velocity compensation | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| KR870003660A (ko) | 비데오 신호 재생시스템의 화상메모리 제어장치 | |
| JPS63227184A (ja) | ビデオフオ−マツト信号処理方式 | |
| US4975788A (en) | Video signal skew corrector | |
| JPH082099B2 (ja) | スキュ−歪補正装置 | |
| JPS6373323A (ja) | バツフアメモリ装置 | |
| KR100232028B1 (ko) | 모자이크 효과 발생 장치 | |
| JPH0542196B2 (ja) | ||
| JP2845289B2 (ja) | 画像データの高速合成方法 | |
| JPH0784870A (ja) | 記憶回路 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JPS6255353B2 (ja) | ||
| JPS6199480A (ja) | 画像メモリ制御装置 | |
| JPH0119109Y2 (ja) | ||
| JPH03205906A (ja) | 信号発生装置 | |
| JPS5840242B2 (ja) | レンゾクシンゴウ ノ ジカンゴサホセイソウチ | |
| JPS5863283A (ja) | 順序変換回路 | |
| JPS63179498A (ja) | デ−タ処理装置 | |
| JPS62219172A (ja) | 画像記録再生装置 | |
| JPS612199A (ja) | 音程シフト回路装置 | |
| JPS6199190A (ja) | ビデオメモリ−装置 | |
| KR930015814A (ko) | 영상신호의 시간축 오차 보정장치 | |
| JPS63221387A (ja) | スム−ズスクロ−ル方式 | |
| JPS62219389A (ja) | 記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |