JPH08211969A - 相互接続独立装置の制御システムおよび相互接続独立装置システム - Google Patents

相互接続独立装置の制御システムおよび相互接続独立装置システム

Info

Publication number
JPH08211969A
JPH08211969A JP30505895A JP30505895A JPH08211969A JP H08211969 A JPH08211969 A JP H08211969A JP 30505895 A JP30505895 A JP 30505895A JP 30505895 A JP30505895 A JP 30505895A JP H08211969 A JPH08211969 A JP H08211969A
Authority
JP
Japan
Prior art keywords
circuit
power
voltage
power supply
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30505895A
Other languages
English (en)
Inventor
Christopher W Johansson
クリストファー・ダブリュー・ジョハンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH08211969A publication Critical patent/JPH08211969A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
    • G11B33/125—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a plurality of recording/reproducing devices, e.g. modular arrangements, arrays of disc drives
    • G11B33/126—Arrangements for providing electrical connections, e.g. connectors, cables, switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for DC mains or DC distribution networks
    • H02J1/001—Hot plugging or unplugging of load or power modules to or from power distribution networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for DC mains or DC distribution networks
    • H02J1/06—Two-wire DC power distribution systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/908—Inrush current limiters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】稼動中の相互接続独立装置システムにおいて独
立装置を接続したときの電力過渡現象を抑圧する。 【解決手段】電源とディスクドライブ（独立装置）の間
に過渡現象抑圧回路を介挿した。過渡現象抑圧回路の一
例では、電源とディスクドライブをソース・ドレインで
結合するＭＯＳトランジスタなどの可変抵抗を有し、接
続時は高抵抗で次第に低抵抗となるようにされる。ゲー
ト電圧は入力電圧をコンデンサ付加抵抗分圧器で分圧し
て得られ接続時からゆっくり変化する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、システムの動
作中に、装置を電源に接続した時に生じる電力過渡現象
を低減するための措置が講じられた、電源に接続された
複数の装置からなるシステムに関するものである。とり
わけ、本発明は、データ及び／または信頼性を維持する
ため、システムの動作中に、ディスク・ドライブなどの
装置を電源に接続し、システムに組み込むことが必要に
なる、独立装置の冗長アレイ（ＲＡＩＤ）を具現化した
システムに関するものである。
【０００２】
【従来の技術】ディスク・ドライブにおける記憶容量を
対コスト効果を高めながら増加させる必要から、本明細
書で「ディスク」と称するディスク・ドライブなどの独
立装置の冗長アレイが開発されることになった。通常、
本発明の説明において、ディスクと称されるが、理解し
ておくべきは、こうした呼称は、開示の便宜上の理由に
よるものでしかなく、他の装置を特性ずけることを意図
したものである。ディスクは、各種アレイに電気的に結
合され、共通の電源によって電力供給を受ける。これら
のアレイにおいて、典型的なディスク・サブシステム
は、個々のディスクにアクセスして、その機能、ディス
ク間の機能関係、及び、ディスク出力の組み合わせを制
御し、１つのＲＡＩＤ動作モードにおいて単一ディスク
からの出力のように見えるようにするための１つ以上の
ディスク・コントローラを有している。ディスクからの
データ読み取り要求、または、ディスクへのデータ書き
込み要求が、各要求毎に、通信リンクを確立し維持する
ディスク・コントローラを介して、ホスト・コンピュー
タによってなされる。これについては、アレイ管理ソフ
トウェアが、ディスク・サブシステム（例えば、ディス
ク・コントローラ）またはホスト・コンピュータによっ
て、ＲＡＩＤ機能の調整時に実行することが可能であ
る。
【０００３】ディスクは、電源によって電力供給を受け
る。ディスクが、システムにおいて動作中は、スピンド
ル・モータ、回転アクチュエータ・モータ、磁気ヘッド
増幅器、フィルタ・コンデンサ、及び他の補助ディスク
回路に関する電力需要はほぼ一定でおおきな電力過渡現
象は生じない。しかし、電源にディスクを接続する時に
おける電力過渡現象の主たる原因は、 ディスク・ドラ
イブのフィルタ・コンデンサである。接続時にコンデン
サはまだ充電されていない。コンデンサは充電されてい
ないので、接続時に電源の短絡を生じる。これが、電源
における重大な電力過渡現象の主たる原因である。他の
タイプの装置も、同様の電力過渡現象の問題を生じる可
能性がある。
【０００４】ディスクは電源に対して並列に接続されて
いるが、電源はまた重要な管理及び論理機能に必要とさ
れるものも含めて、ネットワークにおける全ての電気コ
ンポーネント及び回路にも電力を供給している。瞬時の
電力降下などのシステム内の電力過渡現象は、また重要
なＲＡＩＤシステム機能を駄目にするのに十分な程ディ
スク速度を乱したりあるいは論理回路を混乱させる可能
性もあり許容できない。ＲＡＩＤシステムのデータ容量
及び信頼性の維持または拡大には、システムの動作中に
時々ディスクをシステムに接続することが必要になる。
ＲＡＩＤシステムに対するディスクまたは他の装置のこ
うした接続は、手動で実施されるか自動で実施されるか
は別にして、「ホット・スワップ」または「ホット・プ
ラッギング」として知られている。
【０００５】ＲＡＩＤシステムの電源にディスクを接続
することによって生じやすい電力過渡現象の抑圧は注目
され続けてきた。ＲＡＩＤシステムの電源に対するディ
スクの手動接続を伴うアプローチの１つでは、電気プラ
グ・コネクタが用いられる。このコネクタは、延長され
た予備充電ピンを備えている。これらの「予備充電」ピ
ンには、小さい抵抗器が接続されている。接続すると、
この抵抗器が電源と直列に結合される。抵抗器の機能は
電流を制限し、コンデンサに予備充電を施すことによっ
てより短めのピンによる電力バスへの接続時に、電圧差
が小さくなるように、従って過渡現象が小さくなるよう
にすることである。
【０００６】このアプローチには、いくつかの問題があ
る。第１に、抵抗器は、間欠使用のための電力定格しか
備えていない、例えば、長い時間にわたり全装置電流を
まかなうのに十分な電力定格を備えていない。従って、
コネクタ・プラグが、コネクタ・レセプタクルに完全に
差し込まれないで、ショート・ピンがすぐに係合すると
抵抗器が破壊される恐れがある。電流負荷に対する連続
使用定格を有する抵抗器を用いると、部品が非常に大き
くなり、コストが高くつくことになる。第２の問題は、
ピンの長さが多種のコネクタはピンの長さが一定のコネ
クタよりも高価になるという主として、コスト上の問題
である。第３の問題は、この過渡現象抑制方法は、ディ
スクなどの装置の特性、並びに装置の挿入にタイミング
に大きく左右されるということである。
【０００７】
【発明が解決しようとする課題】本発明の目的は、装置
の特性に無関係で、タイミングが自動式の過渡現象抑制
システム及び方法を提供することにある。
【０００８】
【課題を解決するための手段】ディスクなどの独立装置
からなるＲＡＩＤシステムは、１つの動作モードに基づ
いて、ホスト・コンピュータなどの動作環境に対して、
アレイが単一ディスクであるかのようなイメージを与え
るように、機能的に構成され、制御される。もう１つの
動作モードでは、アレイは、所定の構成の複数ディスク
の様相を呈することが可能である。個々のディスクは、
ディスクが接続された電源によって電力供給を受けてい
る。スイッチ及び／またはプラグ・コネクタを用いて、
ディスクが電源に接続される。スイッチは、機械式、電
気機械式、または、ソリッド・ステート電気式のスイッ
チとすることが可能である。
【０００９】システムの動作中に、時折、ディスクを交
換したり、あるいは、ディスクをＲＡＩＤシステムに追
加する必要が生じる場合がある。こうした接続時に生じ
やすい電源の電力過渡現象を最小限に抑えるため、接続
を行うべきＲＡＩＤシステム内に、またはディスク電気
系統の一部をなすディスクに対する電力入力回路の一部
として、過渡現象抑制回路が設けられる。ディスクと電
源の接続時またはその直後に、この過渡現象抑制回路は
導通を開始し、短い時間経過後に過渡現象抑制回路の制
御により完全な導通状態になる。この導通を増す間隔に
よって、負荷のインピーダンス特性が電源から切り離さ
れ、この結果電力過渡現象が制御されることになる。
【００１０】過渡現象抑制回路は能動回路素子を有す
る。この能動回路素子の出力回路はディスクの入力に結
合される。ディスクは、電源に対する接続時に動作して
いない。能動回路素子は、負荷を分離し、接続の瞬間に
おける電力過渡現象を防止する可変導体である。能動回
路素子は、電源に接続すると過渡現象抑制回路を始動さ
せ、そのタイミング機能が働くようにする、コンデンサ
制御式分圧回路によって制御されるＭＯＳＦＥＴ電力ト
ランジスタが望ましい。
【００１１】
【実施例】図１は、いくつかあるＲＡＩＤシステム形式
１つを示しており、本発明の原理を明らかにするための
ものである。ある形式のＲＡＩＤシステムは、ディスク
・アレイを管理する１つ以上のディスク・コントローラ
ＤＣを介して、ホスト・コンピュータＨＣとつながるよ
うに相互接続されて制御されるディスクなどの複数の装
置を備えている。このようなＲＡＩＤシステムは、ある
一つのモードで機能するときは、ホスト・コンピュータ
に対して単一ディスクのようにふるまうことが可能であ
る。ホスト・コンピュータＨＣによるデータの読み取り
または書き込みの要求は、ディスク・コントローラによ
って、データの読み取りまたは書き込みが可能なディス
クにおけるヘッド、トラック及びトラック・セクタ（不
図示）に翻訳される。ディスクにおける読み取りまたは
書き込みは、アレイ管理に基づいて、アレイ内の１つ以
上のディスクで実施される可能性がある。ＲＡＩＤシス
テムは、周知のところであり、そのアレイ管理機能は本
発明の理解に不可欠なものではないので、ＲＡＩＤ機能
に関するこれ以上の説明は、不必要であると思われる。
【００１２】図１には、過渡現象抑制回路と装置を機能
的に統合することが可能な３つの異なる方法が示されて
いる。各ディスクＤ１、Ｄ２、Ｄ３は、電源ＰＳに接続
された装置回路ＤＣ１、ＤＣ２、ＤＣ３内にある。各装
置回路には、それぞれ、過渡現象抑制回路ＴＳＣ１、Ｔ
ＳＣ２、ＴＳＣ３が含まれている。電源ＰＳは、それぞ
れ、電圧の異なる（１２ｖ及び５ｖ）２つの電力回路
と、通常大地電位の共通回路Ｇとを有している。装置回
路には、コネクタＰＣ１、ＰＣ２、ＰＣ３の形をとる電
気接続部及びスイッチＳ２、Ｓ３が設けられている。コ
ネクタは、プラグ・コネクタ形式とすることが可能であ
る。
【００１３】電源には３つの回路があり、各コネクタＰ
Ｃ１、ＰＣ２、ＰＣ３は、コネクタ・ピンＣＰａ、ＣＰ
ｂ、ＣＰｃの形をとる３つの極を備えている。図２から
明らかなように、１２ｖ電源回路を過渡現象抑制回路Ｔ
ＳＣ２、ＴＳＣ３に接続するのに必要なのは、それぞ
れ、スイッチ電極Ｓ２ａ、Ｓ３ａの一方だけである。電
磁作動スイッチは、概念を単純化するために示されてい
る。アレイ環境ではソリッド・ステート・スイッチング
を用いるのが好ましい。
【００１４】ＲＡＩＤシステムにおける第１の装置回路
ＤＣ１は、過渡現象抑制回路ＴＳＣ１と装置Ｄ１を電気
的かつ物理的に統合している。この構成をとる場合、コ
ネクタは、装置Ｄ１を電源ＰＳに手動で接続するために
用いられる。従って、過渡現象抑制回路の機能はコネク
タ部分Ｐ１、Ｐ２が接合されるとすぐに開始される。
【００１５】予期される将来の使用に備えて、スペアと
して装置を取り付けることになる場合、例えば、装置回
路ＤＣ２、ＤＣ３などの回路は、将来の使用に備えた装
置取り付けを行うのに有効である。
【００１６】装置回路ＤＣ２の場合、スイッチＳ３によ
って、過渡現象抑制回路ＴＳＣ２と１２ｖ電源が接続さ
れる。このスイッチは図示のように通常は開いており、
過渡現象抑制回路ＴＳＣ２への１２ｖ電源の接続はな
い。装置Ｄ２はプラグ・コネクタＰＣ２によって過渡現
象抑制回路に接続されている。この回路は電磁アクチュ
エータＥを付勢してスイッチＳ２を閉じ、１２ｖ電源を
過渡現象抑制回路ＴＳＣ２に結合し、電源ＰＳへの装置
Ｄ２の接続に備えて過渡現象抑制機能を開始させること
によって、装置Ｄ２をＲＡＩＤシステムに自動接続する
ための基礎を提供するものである。
【００１７】装置回路ＤＣ３は、機能的に装置回路ＤＣ
２と同様である。異なっているのは、プラグ・コネクタ
ＰＣ３の位置である。装置回路ＤＣ１の場合と同様、装
置回路ＤＣ１、装置Ｄ３、過渡現象抑制回路ＴＳＣ３及
びプラグ・コネクタＰＣ３のプラグ・コネクタ部分Ｐ１
が、電気的かつ機械的に統合されている。
【００１８】当該技術の熟練者には、装置回路の他の構
成が明らかであろう。
【００１９】ＲＡＩＤシステムが、電圧１２ｖなどの単
一の電圧しか必要としない場合、コネクタ及びスイッチ
は、それぞれ、１つの電極しか必要としない。
【００２０】電力が加えられると、過渡現象抑制回路Ｔ
ＳＣは、ゆっくりと導通が立上る時変導体の働きをす
る。この機能によって、装置の負荷インピーダンスが電
源から有効に切り離される。従って、装置Ｄ１、Ｄ２、
Ｄ３がディスクであると仮定し、ＲＡＩＤシステムが動
作中でディスクＤ１及びＤ２が稼動している場合、ディ
スクＤ３をＲＡＩＤシステムに接続することが必要にな
るとスイッチＳ３を閉じることになる。電源回路の全電
力が過渡現象抑制回路の入力に結合されるが、該回路に
おける電力の変化速度はシステムにおいて許容不能な電
力過渡現象を回避するのに十分なほど緩やかである。装
置Ｄ３の負荷回路における電力の増大速度は、それに接
続された負荷によってではなく、過渡現象抑制回路によ
って完全に制御される。
【００２１】図２に詳細に示すように、本発明の分かっ
ている最良の実施態様による過渡現象抑制回路は、電源
の電圧が１つか、あるいは、異なる２つかに関係なく、
電源の電圧に応答するコンデンサ制御式分圧回路によっ
て制御される能動回路を有している。過渡現象抑制回路
ＴＳＣはスイッチＳＮ（１２ｖ電源のためのスイッチＳ
Ｎａ、５ｖ電源のためのスイッチＳＮｂとアースのため
のスイッチＳＮｃから成る）を介して電源ＰＳに結合さ
れる。
【００２２】本発明の分かっている最良の実施態様の場
合、１２ｖ電源または１２ｖ、５ｖ電源に関する過渡現
象抑制回路の能動回路は時変導体として、それぞれＭＯ
ＳＦＥＴ電力トランジスタＱ１またはＱ２から構成され
る。これらが図２に示されている。過渡現象抑制回路Ｔ
ＳＣａまたはＴＳＣｂが、まず、電源ＰＳに接続される
と、電力トランジスタＱ１またはＱ２がオフになる。電
源接続が済むと、電力トランジスタＱ１、Ｑ２の伝導性
が、時間の関数として増大し、コンデンサＣ１またはＣ
２によって制御される時変伝導性によって、ディスクに
結合される電圧がゆるやかに上昇する。電力トランジス
タが、完全に導通すると、電源は、ついに電源から直接
電力供給を受けるようになったディスクの負荷インピー
ダンスに「遭遇」する。電力トランジスタの完全な導通
タイミングをとることによって、負荷インピーダンスの
安定化が可能になる。
【００２３】図２には、過渡現象抑制回路ＴＳＣの２つ
の形態ＴＳＣａ、ＴＳＣｂが示されている。第１のＴＳ
Ｃａが利用されるのは、オンになる電圧よりも大きい電
圧供給源が得られない場合（例えば、単一電源か、ある
いは、最高電圧、ここでは、１２ｖの電源の場合）であ
る。第２のＴＳＣｂが利用されるのは、オンになる電圧
よりも高い電圧が電源において得られる場合（例えば、
１２ｖが得られる場合に、５ｖをオンにする場合）であ
る。
【００２４】第１の形態の過渡現象抑制回路ＴＳＣａ
は、Ｄａｖｉｄ Ｍａｔｔｉｎｇｌｙによる「Ｔｅｃｈ
ｎｉｃａｌ Ｉｎｆｏｒｍａｔｉｏｎ，Ｉｎｃｒｅａｓ
ｉｎｇＲｅｌｉａｂｉｌｉｔｙ ｏｆ ＳＭＤ Ｔａｎ
ｔａｌｕｍ Ｃａｐａｃｉｔｏｒｓ Ｉｎ Ｌｏｗ Ｉ
ｍｐｅｄａｎｃｅ Ａｐｐｌｉｃａｔｉｏｎｓ」の５〜
１５ページにおける図８、及び、Ｍａｔｔｈｅｗ Ｋｎ
ｉｇｈｔによる「Ｌｉｍｔｉｎｇ Ｖｏｌｔａｇｅ Ａ
ｎｄ Ｃｕｒｒｅｎｔ ＴｒａｎｓｉｅｎｔｓＯｎ Ｐ
ＣＢ Ｐｏｗｅｒ Ｉｎｐｕｔｓ」の２〜５ページに示
すような、ＰチャネルＭＯＳＦＥＴ電力トランジスタＱ
１を利用している。この電力トランジスタは、ソース電
極Ｓ、ドレイン電極Ｄ、及び、ゲート電極Ｇを有する。
過渡現象抑制回路の出力回路は、Ｃ１１である。ソース
電極回路Ｓ１は入力回路を構成する。ゲート電極回路Ｇ
１は抵抗分圧回路ＶＤ１における中間タップＴ１に結合
されて、その制御を受けるようになっており、該分圧回
路のタップ電圧はさらにコンデンサＣ１によって制御さ
れる。分圧回路は、ソース電極回路Ｓ１とアースの間に
直列に接続された抵抗器Ｒ１及びＲ２から構成される。
コンデンサＣ１は、ソース電極回路Ｓ１と分圧回路ＶＤ
１の中間タップＴ１との間に接続されている。
【００２５】電源回路１２ｖが過渡現象抑制回路ＴＳＣ
ａに接続されるとタップＴ１が１２ｖになる。このタッ
プ電圧がゲートＧに直接結合されると、電力トランジス
タＱ１がゲート制御でオフになる。コンデンサによって
制御されるタップＴ１のタップ電圧が低下して、電力ト
ランジスタＱ１が、導通を開始し、コンデンサＣ１の電
流が停止すると、完全にオンになる。タップＴ１の電圧
は、従って、抵抗器Ｒ１及びＲ２抵抗値の比の関数であ
り、これによって、完全な導通のために電力トランジス
タＱ１にゲート制御が加えられることになる。
【００２６】第２の形態の過渡現象抑制回路ＴＳＣｂ
は、電力回路１２ｖ及び５ｖの両方の電圧を用いて、電
力を５ｖ出力回路Ｃ１２に結合する。この過渡現象抑制
回路ＴＳＣｂは、ＮチャネルＭＯＳＦＥＴ電力トランジ
スタＱ２、分圧回路ＶＤ２及びコンデンサＣ２を備え
る。ソース電極Ｓは、電極出力回路Ｃ１２に接続され
る。ドレイン電極Ｄは、コネクタＳＮｂによって５ｖ電
源回路に結合された入力回路Ｓ２に接続され、ゲート電
極Ｇは、ゲート回路Ｇ２によって、分圧回路ＶＤ２のタ
ップＴ２に接続される。分圧回路ＶＤ２は、１２ｖとア
ースの間に直列に接続された抵抗器Ｒ３及びＲ４から構
成される。コンデンサＣ２は、タップＴ２（ゲート回路
Ｇ２）とアースの間に接続される。
【００２７】スイッチＳＮが閉じる瞬間、コンデンサＣ
２は、ゲート回路Ｇ２を大地電位に保持する。これによ
って、電力トランジスタの導通が阻止される。コンデン
サＣ２の電流は、抵抗器Ｒ３によって制御される。分圧
回路ＶＤ２のタップＴ２における電圧が上昇すると、電
力トランジスタＱ２のゲート電圧が上昇し、これに応じ
て、伝導性が高まる。コンデンサＣ２の電流が停止する
と、タップＴ２の電圧が、抵抗器Ｒ３及びＲ４によって
設定されたその最高値に達し、電力トランジスタＱ２
が、完全に導通する。
【００２８】過渡現象抑制回路の利点は、ターン・オン
時間が、制御回路の抵抗器及びコンデンサの値によって
自動的に制御されることと、電源回路に受動限流素子が
ないので、こうした素子における電力消費の問題が解消
されることと、電源に結合される負荷が、電源から分離
されることと、タイミング機能が、自動のため、異なる
長さのピンを備えたコネクタが不要になることである。
【００２９】電源に接続された装置例として、ディスク
を参考にして、過渡現象抑制システムの説明を行ってき
たが、必要に応じて、他の装置も同様に接続することが
可能である。さらに、別様に構成されたＲＡＩＤシステ
ムに、本書に開示のタイプの原理を具現化した過渡現象
抑制回路を装備することも可能である。
【図面の簡単な説明】
【図１】過渡現象抑制回路を具現化したＲＡＩＤシステ
ムのブロック図である。
【図２】本発明の現在のところ分かっている最良の実施
態様において具現化された、過渡現象抑制回路の実施例
の回路図である。
【符号の説明】
ＤＣ ディスク・コントローラ ＨＣ ホスト・コントローラ Ｄ１ ディスク Ｄ２ ディスク Ｄ３ ディスク ＤＣ１ 装置回路 ＤＣ２ 装置回路 ＤＣ３ 装置回路 ＴＳＣ１ 過渡現象抑制回路 ＴＳＣ２ 過渡現象抑制回路 ＴＳＣ３ 過渡現象抑制回路 ＰＣ１ コネクタ ＰＣ２ コネクタ ＰＣ３ コネクタ Ｓ２ スイッチ Ｓ３ スイッチ Ｒ１ 抵抗器 Ｒ２ 抵抗器 Ｒ３ 抵抗器 Ｒ４ 抵抗器 Ｓ ソース電極 Ｓ１ ソース電極回路 ＶＤ１ 分圧回路 ＶＤ２ 分圧回路 Ｔ１ 中間タップ Ｔ２ 中間タップ Ｇ ゲート Ｇ１ ゲート回路 Ｇ２ ゲート回路 ＣＰａ コネクタ・ピン ＣＰｂ コネクタ・ピン ＣＰｃ コネクタ・ピン Ｓ２ａ スイッチ電極 Ｓ２ｂ スイッチ電極 ＰＳ 電源 Ｄ１ 装置 Ｄ２ 装置 Ｄ３ 装置 Ｐ１ コネクタ部分 Ｐ２ コネクタ部分 Ｑ１ トランジスタ Ｑ２ トランジスタ Ｃ１ コンデンサ Ｃ２ コンデンサ Ｃ１２ 電極出力回路

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】ａ．電源（ＰＳ）と、 ｂ．前記電源（５ｖ、１２ｖ）に接続される複数の独立
    装置（Ｄ１、Ｄ２、Ｄ３）と、 ｃ．所定の機能関係をなすように、前記独立装置を電気
    的に相互接続し、制御するための制御回路（ＤＣ１、Ｄ
    Ｃ２、ＤＣ３）と、 ｄ．能動回路素子（Ｑ１またはＱ２）を有し、前記能動
    回路素子（Ｑ１またはＱ２）が、少なくとも１つの独立
    装置（Ｄ１、Ｄ２、Ｄ３）に接続された出力回路（Ｃ１
    １またはＣ１２）を備え、また、入力回路（Ｓ１、Ｓ
    ２）を備えている、少なくとも１つの独立装置（Ｄ１、
    Ｄ２、Ｄ３）のための過渡抑制回路（ＴＳＣ１またはＴ
    ＳＣ２またはＴＳＣ３）と、 ｅ．前記過渡抑制回路（ＴＳＣ１またはＴＳＣ２または
    ＴＳＣ３）に設けられ、時変電圧を前記能動回路素子
    （Ｑ１またはＱ２）に結合して前記能動回路素子（Ｑ１
    またはＱ２）の伝導を制御するためのコンデンサ制御式
    分圧回路（ＶＤ１またはＶＤ２）と、 ｆ．前記電源回路（ＰＳ）を前記入力回路（Ｓ１または
    Ｓ２）及び前記コンデンサ制御式分圧回路（ＶＤ１また
    はＶＤ２）に結合するためのコネクタ手段（Ｓ２または
    Ｓ３）とから構成される、 相互接続独立装置の制御システム。
  2. 【請求項２】前記能動出力回路素子（Ｑ１またはＱ２）
    が電力トランジスタから構成されることを特徴とする請
    求項１に記載の制御システム。
  3. 【請求項３】前記電力トランジスタ（Ｑ１またはＱ２）
    が、ＭＯＳＦＥＴ電力トランジスタから構成されること
    を特徴とする、請求項２に記載の制御システム。
  4. 【請求項４】前記能動出力回路素子（Ｑ１またはＱ２）
    が、ソース（Ｓ）、ドレイン（Ｄ）、及び、ゲート
    （Ｇ）を備えた電力トランジスタから構成され、前記ド
    レイン（Ｄ）が、前記出力回路（Ｃ１１）に接続されて
    おり、前記ソース（Ｓ）が、前記コネクタ手段（Ｓ２ま
    たはＳ３）によって前記電源（ＰＳ）に接続され、 前記分圧回路（ＶＤ１またはＶＤ２）が、前記ゲート
    （Ｇ）に接続された中間タップ（Ｔ１またはＴ２）を備
    える、少なくとも２つの直列接続抵抗器（Ｒ１、Ｒ２、
    または、Ｒ３、Ｒ４）から構成され、前記分圧回路（Ｖ
    Ｄ１またはＶＤ２）が、前記コネクタ手段（Ｓ２または
    Ｓ３）によって前記電源（ＰＳ）に接続され、 前記コンデンサ（Ｃ１またはＣ２）が、前記中間タップ
    （Ｔ１またはＴ２）に接続されており、充電速度が、前
    記分圧回路（ＶＤ１またはＶＤ２）の１つの抵抗器（Ｒ
    ２またはＲ３）によって制御されることを特徴とする、 請求項１に記載の制御システム。
  5. 【請求項５】前記電源回路（ＰＳ）が、少なくとも１つ
    の電圧回路（Ｖ）から構成され、 前記能動回路素子（Ｑ１またはＱ２）が、ソース
    （Ｓ）、ドレイン（Ｄ）、及び、ゲート（Ｇ）を備えた
    電力トランジスタから構成され、前記ドレイン（Ｄ）
    が、前記出力回路（Ｃ１１）に接続されており、前記ソ
    ース（Ｓ）が、前記コネクタ手段（Ｓ２またはＳ３）に
    よって前記電源（ＰＳ）の少なくとも１つの電圧回路
    （１２ｖ）に接続され、 前記分圧回路（ＶＤ１またはＶＤ２）が、前記ゲート
    （Ｇ）に接続された中間タップ（Ｔ１またはＴ２）を備
    える、少なくとも２つの直列接続抵抗器（Ｒ１、Ｒ２、
    または、Ｒ３、Ｒ４）から構成され、 前記コンデンサ（Ｃ１またはＣ２）が、前記分圧回路
    （ＶＤ１またはＶＤ２）の前記中間タップ（Ｔ１または
    Ｔ２）に接続され、 前記分圧回路（ＶＤ１またはＶＤ２）及び前記コンデン
    サ（Ｃ１またはＣ２）が、前記コネクタ手段（Ｓ２また
    はＳ３）によって前記電源（ＰＳ）に接続されているこ
    とを特徴とする、 請求項１に記載の制御システム。
  6. 【請求項６】ａ．前記電源回路（ＰＳ）が、第１の電圧
    （１２ｖ）の第１の電圧回路と、第２の電圧（５ｖ）の
    第２の電圧回路から構成されることと、 ｂ．前記能動回路素子（Ｑ２）が、ソース（Ｓ）、ドレ
    イン（Ｄ）、及び、ゲート（Ｇ）を備えた電力トランジ
    スタから構成され、前記ドレイン（Ｄ）が、前記出力回
    路（Ｃ１２）と前記電源（ＰＳ）の前記第２の電圧回路
    （５ｖ）の間に接続されていることと、 ｃ．前記分圧回路（ＶＤ２）が、前記ゲート（Ｇ）に接
    続されたタップ（Ｔ２）を備える、少なくとも２つの直
    列接続抵抗器（Ｒ３、Ｒ４）から構成され、前記分圧器
    （回路Ｔ２）が、前記コネクタ手段（ＳＮａ）によっ
    て、前記電源（ＰＳ）の前記第１の電圧回路（１２ｖ）
    に接続されていることと、前記コンデンサ（Ｃ２）が、
    前記分圧回路（ＶＤ２）とアースの間に接続されること
    を特徴とする、 請求項１に記載の制御システム。
  7. 【請求項７】ａ．電源（ＰＳ）と、 ｂ．前記電源（ＰＳ）に接続される複数の独立装置（Ｄ
    １、Ｄ２、または、Ｄ３）と、 ｃ．所定の機能関係をなすように、前記独立装置（Ｄ
    １、Ｄ２、または、Ｄ３）を電気的に相互接続し、制御
    するための装置コントローラ（ＤＣ）と、 ｄ．前記電源に結合されることになる単一の独立装置
    と、 ｅ．前記電源からの電力（ＰＳ、１２ｖ）を前記単一の
    独立装置（Ｑ１）に結合するための能動回路素子（Ｑ
    １）と、 ｆ．電力（ＰＳ、１２ｖ）が結合されると始動して、所
    定の時間間隔にわたる時変制御信号を発生し、前記所定
    の時間間隔内において前記能動回路素子（Ｑ１）の時変
    伝導を開始する制御回路（ＶＤ１）と、 ｇ．前記能動回路素子（Ｑ１）及び前記制御回路（ＶＤ
    １）を前記電源（ＰＳ）に結合するための電気コネクタ
    （ＳＮａ）とから構成される、 動作中に独立装置を接続するための措置が講じられた、
    相互接続独立装置システム。
  8. 【請求項８】ａ．前記能動回路素子（Ｑ１）がＭＯＳＦ
    ＥＴ電力トランジスタであることを特徴とする請求項７
    に記載のシステム。
  9. 【請求項９】前記能動回路素子（Ｑ１）が、ＭＯＳＦＥ
    Ｔ電力トランジスタであり、 前記制御回路（ＶＤ１）が、コンデンサ（Ｃ１）制御式
    分圧回路（Ｒ１、Ｒ２）であることを特徴とする請求項
    ７に記載のシステム。
JP30505895A 1994-10-31 1995-10-30 相互接続独立装置の制御システムおよび相互接続独立装置システム Pending JPH08211969A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33146894A 1994-10-31 1994-10-31
US331468 2001-11-16

Publications (1)

Publication Number Publication Date
JPH08211969A true JPH08211969A (ja) 1996-08-20

Family

ID=23294109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30505895A Pending JPH08211969A (ja) 1994-10-31 1995-10-30 相互接続独立装置の制御システムおよび相互接続独立装置システム

Country Status (4)

Country Link
US (1) US5587685A (ja)
EP (1) EP0709962B1 (ja)
JP (1) JPH08211969A (ja)
DE (1) DE69528431T2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682503B2 (ja) * 1995-03-24 1997-11-26 日本電気株式会社 活線挿抜システム
US5774315A (en) * 1996-08-19 1998-06-30 Core Engineering, Inc. Power surge suppression circuit for hot plug environments
US5864457A (en) * 1997-01-21 1999-01-26 Dell Usa, L.P. System and method for controlling current flow in an AC adapter
KR100256609B1 (ko) * 1997-06-03 2000-05-15 윤종용 하드디스크드라이브에서과전압및서어지보호회로
US5990723A (en) * 1998-01-09 1999-11-23 Maxim Integrated Products, Inc. Filter circuits for protecting against transient electrical pulses
US6098119A (en) * 1998-01-21 2000-08-01 Mylex Corporation Apparatus and method that automatically scans for and configures previously non-configured disk drives in accordance with a particular raid level based on the needed raid level
JP4412685B2 (ja) * 1998-09-28 2010-02-10 株式会社日立製作所 記憶制御装置及びこれを用いたデータ格納システムの取り扱い方法
US6473283B1 (en) 2000-01-12 2002-10-29 Mp Electronics, Inc. Voltage protection circuit for multi-drop bus of an automated coin vending machine
US20020071231A1 (en) * 2000-12-12 2002-06-13 Chloupek James E Hard disk drive (HDD) electrical over voltage stress (EOS) systems and methods
WO2002067279A2 (en) * 2000-12-22 2002-08-29 Ixys Corporation Hot-swap protection circuit
KR100828923B1 (ko) * 2001-10-10 2008-05-13 엘지디스플레이 주식회사 과전압 및 서지전압 방지회로
TW511271B (en) * 2001-10-19 2002-11-21 Winbond Electronics Corp Electrostatic discharge protection circuit with high electrostatic discharge tolerance capability
US6703889B2 (en) 2002-02-14 2004-03-09 Adc Dsl Systems, Inc. In-rush current protection
US20030206386A1 (en) * 2002-05-01 2003-11-06 Hill Christopher Lawrence Power supply isolation during motor spinup
US6807039B2 (en) * 2002-07-08 2004-10-19 Adc Dsl Systems, Inc. Inrush limiter circuit
US20040070908A1 (en) * 2002-09-27 2004-04-15 International Business Machines Corporation Overcurrent protection of input/output devices in a data processing system
DE20315837U1 (de) * 2003-10-15 2005-03-03 Weidmüller Interface GmbH & Co. KG Verteiler zum Anschluß elektrischer Geräte mit Mehrfach-Spannungsversorgung
TWI243230B (en) * 2004-07-16 2005-11-11 Delta Electronics Inc Hot-swap circuit system for fan tray
US7573156B2 (en) * 2005-12-22 2009-08-11 American Power Conversion Corporation Apparatus for and method of connecting a power source to a device
US7849261B2 (en) * 2006-06-29 2010-12-07 Seagate Technology Llc Temperature control to reduce cascade failures in a multi-device array
US7661005B2 (en) * 2006-06-30 2010-02-09 Seagate Technology Llc Individual storage device power control in a multi-device array
US7495878B2 (en) * 2007-03-22 2009-02-24 Bae Systems Information And Electronic Systems Integration Inc. Decoupling capacitor control circuit and method for enhanced ESD performance
US8503201B2 (en) 2009-12-03 2013-08-06 Schneider Electric It Corporation Transient clamping circuitry for voltage converter
CN102270839B (zh) * 2010-06-07 2014-06-18 飞利浦建兴数位科技股份有限公司 具有保护电路的电子装置
US8498088B1 (en) 2011-12-21 2013-07-30 Western Digital Technologies, Inc. Storage device with replaceable protection device
US9112345B2 (en) 2012-06-06 2015-08-18 Honeywell International Inc. In-rush current limiter and method for stowable and carry-on devices
WO2014032302A1 (en) 2012-09-03 2014-03-06 Schneider Electric It Corporation Method and apparatus for controlling distribution of power
GB2564482B (en) * 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
DE102018127621A1 (de) * 2018-11-06 2020-05-07 HELLA GmbH & Co. KGaA Schaltungsanordnung zur Begrenzung eines Einschaltstroms
US11955478B2 (en) 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
US12382651B2 (en) 2019-05-07 2025-08-05 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233566A (en) * 1978-10-23 1980-11-11 Technical Audio Products Corporation Distortion free power limiting and clipping prevention circuit
US4245270A (en) * 1978-12-26 1981-01-13 Rockwell International Corporation Circuit card with soft power switch
US4329705A (en) * 1979-05-21 1982-05-11 Exxon Research & Engineering Co. VMOS/Bipolar power switching device
US4620272A (en) * 1984-08-31 1986-10-28 Imec Corporation Line-regenerative motor controller with current limiter
US4891728A (en) * 1986-12-23 1990-01-02 Siemens Aktiengesellschaft Circuit arrangement for limiting the switch-on current and for providing an over voltage protection in switch mode power supply devices
DE3804250C1 (en) * 1988-02-11 1989-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De Circuit arrangement for a current limiter
GB8820078D0 (en) * 1988-08-24 1988-09-28 Stc Plc Power control circuit for electronic equipment
IT1227561B (it) * 1988-11-07 1991-04-16 Sgs Thomson Microelectronics Dispositivo circuitale, a ridotto numero di componenti, per l'accensione simultanea di una pluralita' di transistori di potenza
EP0490010A1 (en) * 1990-12-07 1992-06-17 International Business Machines Corporation Hot-plugging circuit for the interconnection of cards to boards
US5268592A (en) * 1991-02-26 1993-12-07 International Business Machines Corporation Sequential connector
US5379417A (en) * 1991-11-25 1995-01-03 Tandem Computers Incorporated System and method for ensuring write data integrity in a redundant array data storage system
US5313358A (en) * 1991-12-13 1994-05-17 Premier Power, Inc. Multiphase common mode transient suppressor
US5283707A (en) * 1992-11-27 1994-02-01 Northern Telecom Limited Inrush current limiting circuit
JP2738801B2 (ja) * 1993-01-26 1998-04-08 三菱電機株式会社 活線挿抜回路
DE4330996A1 (de) * 1993-09-13 1995-03-16 Bosch Gmbh Robert Steuereinrichtung für einen elektrischen, insbesondere einen induktiven Verbraucher

Also Published As

Publication number Publication date
US5587685A (en) 1996-12-24
EP0709962B1 (en) 2002-10-02
EP0709962A3 (en) 1997-02-26
DE69528431T2 (de) 2003-07-03
EP0709962A2 (en) 1996-05-01
DE69528431D1 (de) 2002-11-07

Similar Documents

Publication Publication Date Title
US5587685A (en) System for suppressing power transients when connecting a disk drive in an operating raid system
US4754160A (en) Power supply switching circuit
US5272584A (en) Hot-plugging circuit for the interconnection of cards to boards
JPH0531236B2 (ja)
US9984762B1 (en) Cascaded E-fuse switch circuits to control data backup in a storage device
JPH10164752A (ja) ホットプラグ環境のためのキャパシタンス充電用電力サージ抑制回路
US6954819B2 (en) Peripheral bus switch to maintain continuous peripheral bus interconnect system operation
JPH02177082A (ja) ダイナミック型半導体記憶装置
US6977833B2 (en) CMOS isolation cell for embedded memory in power failure environments
JPH03105797A (ja) デコーダ回路
WO1994008305A1 (en) Automatic disabling of termination of a digital computer bus
WO2021022957A1 (zh) 电源切换电路及电子设备
CN115878357B (zh) 一种服务器板卡的热插拔上电检测系统及方法
US7062620B1 (en) Dual power bus data storage system
JP3361527B2 (ja) メモリパッケージ、コンピュータシステム及びそれらの活線挿抜方法
US20040057182A1 (en) Method and control apparatus for controlling two hot-swapable IDE devices
CN216252259U (zh) 一种具有多层次冗余电源的自动切换电路
US20050157479A1 (en) Bus device insertion and removal system
JPWO1996021895A1 (ja) メモリパッケージ、メモリシステム及びそれらの活線挿抜方法
US5731677A (en) Integrated circuit for controlling an information storage disk
JPS6055595A (ja) 不揮発性ｒａｍメモリセル
CN100437434C (zh) 控制多ide装置的启动电路及方法
JPS632162A (ja) リカバリタイム削減回路
KR100404036B1 (ko) 정보저장디스크를제어하기위한집적회로
JP3980211B2 (ja) 半導体メモリ・カード用のローカル制御式ｆｅｔデータ・スイッチ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307