JPS632162A - リカバリタイム削減回路 - Google Patents
リカバリタイム削減回路Info
- Publication number
- JPS632162A JPS632162A JP14570386A JP14570386A JPS632162A JP S632162 A JPS632162 A JP S632162A JP 14570386 A JP14570386 A JP 14570386A JP 14570386 A JP14570386 A JP 14570386A JP S632162 A JPS632162 A JP S632162A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- operating current
- recovery time
- transistor
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 16
- 230000003247 decreasing effect Effects 0.000 title abstract 2
- 238000009434 installation Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数の機能回路を併設してなるリカバリタ
イム削減回路に係り、特に、給電状態で動作を停止させ
る待機状態の設定についてのリカバリタイムの削減に関
する。
イム削減回路に係り、特に、給電状態で動作を停止させ
る待機状態の設定についてのリカバリタイムの削減に関
する。
たとえば、フロッピィディスクなどの記憶メディアにデ
ータを書込みまたは書込まれたデータを読取るディスク
駆動装置では、電池などを電源として所定の動作を実現
する低電圧、低電力駆動化が進みつつある。このような
電池駆動を主体とする装置では、電池の消耗を回避する
ため、回路自体の省電力化は勿論のこと、必要な機能回
路以外の給電を解いて、消費電力の低減を図ることが行
われている。
ータを書込みまたは書込まれたデータを読取るディスク
駆動装置では、電池などを電源として所定の動作を実現
する低電圧、低電力駆動化が進みつつある。このような
電池駆動を主体とする装置では、電池の消耗を回避する
ため、回路自体の省電力化は勿論のこと、必要な機能回
路以外の給電を解いて、消費電力の低減を図ることが行
われている。
ところで、このようなディスク駆動装置において、複数
の機能回路の中の任意のものを選択して給電を解いた後
、再び、給電状態にして動作を開始させる場合、その機
能回路に接続されたキャパシタや浮遊容量の充電のため
に相当な時間を要し、動作の立上り時間（リカバリタイ
ム）が長く、瞬時に動作ができないばかりか、そのリカ
バリのために大きな電力消費を伴うなどの欠点がある。
の機能回路の中の任意のものを選択して給電を解いた後
、再び、給電状態にして動作を開始させる場合、その機
能回路に接続されたキャパシタや浮遊容量の充電のため
に相当な時間を要し、動作の立上り時間（リカバリタイ
ム）が長く、瞬時に動作ができないばかりか、そのリカ
バリのために大きな電力消費を伴うなどの欠点がある。
そこで、この発明は、このようなりカバリタイムの削減
を図ったリカバリタイム削減回路の提供を目的とする。
を図ったリカバリタイム削減回路の提供を目的とする。
この発明のリカバリタイム削減回路は、図面に示すよう
に、複数の機能回路（インターフェイス回路４、ドライ
ブコントロール回路６、読取り書込み回路８）を設置し
、各機能回路（インターフェイス回路４、ドライブコン
トロール回路６、読取り書込み回路８）に対して動作電
流を流す能動素子（トランジスタ３６．３８．４０）を
設置し、各能動素子（トランジスタ３６．３８．４０）
に対して給電状態を維持させた状態で、動作電流を切り
換えて動作を停止させる動作切換回路５２を設置したも
のである。
に、複数の機能回路（インターフェイス回路４、ドライ
ブコントロール回路６、読取り書込み回路８）を設置し
、各機能回路（インターフェイス回路４、ドライブコン
トロール回路６、読取り書込み回路８）に対して動作電
流を流す能動素子（トランジスタ３６．３８．４０）を
設置し、各能動素子（トランジスタ３６．３８．４０）
に対して給電状態を維持させた状態で、動作電流を切り
換えて動作を停止させる動作切換回路５２を設置したも
のである。
このように構成すると、各機能回路（インターフェイス
回路４、ドライブコントロール回路６、読取り書込み回
路８）は能動素子（トランジスタ３６．３８．４０）を
介して給電状態に設定されるので、機能回路（トランジ
スタ３６．３８．４０）に接続されたキャパシタや浮遊
容量は、最初の給電開始時に充電を完了しており、その
充電状態を維持する。
回路４、ドライブコントロール回路６、読取り書込み回
路８）は能動素子（トランジスタ３６．３８．４０）を
介して給電状態に設定されるので、機能回路（トランジ
スタ３６．３８．４０）に接続されたキャパシタや浮遊
容量は、最初の給電開始時に充電を完了しており、その
充電状態を維持する。
したがって、動作切換回路５２による各能動素子（トラ
ンジスタ３６．３８．４０）に対する動作電流の切換え
によって、瞬時に動作開始を行うことができ、リカバリ
タイムの削減が可能である。
ンジスタ３６．３８．４０）に対する動作電流の切換え
によって、瞬時に動作開始を行うことができ、リカバリ
タイムの削減が可能である。
以下、この発明の実施例を図面を参照して説明する。
図面は、この発明のリカバリタイム削減回路の実施例で
あるディスク駆動装置を示す。
あるディスク駆動装置を示す。
このディスク駆動装置の主回路部２は、ＩＣで構成され
ており、この主回路部２には複数の機能回路としてイン
ターフェイス回路４、ドライブコントロール回路６およ
び読取り書込み回路８などが設置されている。
ており、この主回路部２には複数の機能回路としてイン
ターフェイス回路４、ドライブコントロール回路６およ
び読取り書込み回路８などが設置されている。
インターフェイス回路４は、制御入力端子１０．１２．
１４に図示していないマイクロコンピュータなどの制御
回路部から加えられた制御入力を適合化してドライブコ
ントロール回路６に加える。
１４に図示していないマイクロコンピュータなどの制御
回路部から加えられた制御入力を適合化してドライブコ
ントロール回路６に加える。
ドライブコントロール回路６は、記憶メディアとしての
フロッピィディスク１６に対する書込みモード、その読
出しモードに応じた制御を行う。その場合、フロッピィ
ディスク１６に対するデータの読取りまたは書込みは、
読取り書込み回路８を通じて行い、読取り書込み端子１
８を介して読取り書込みヘッド２０により行う。
フロッピィディスク１６に対する書込みモード、その読
出しモードに応じた制御を行う。その場合、フロッピィ
ディスク１６に対するデータの読取りまたは書込みは、
読取り書込み回路８を通じて行い、読取り書込み端子１
８を介して読取り書込みヘッド２０により行う。
フロッピィディスク１６は、モータ２２で回転し、その
回転制御はドライブコントロール回路６の制御入出力端
子２４に主回路部２の外部に設置されたディスク用モー
タ制御回路２′６を通じて行われ、また、フロッピィデ
ィスク１６に対する読取り書込みヘッド２０の位置は、
モータ２８の回転によって変更され、その制御はドライ
ブコントロール回路６の制御入出力端子３０に主回路部
２の外部に設置されたステンピングモータ制御回路３２
を通じて行われる。
回転制御はドライブコントロール回路６の制御入出力端
子２４に主回路部２の外部に設置されたディスク用モー
タ制御回路２′６を通じて行われ、また、フロッピィデ
ィスク１６に対する読取り書込みヘッド２０の位置は、
モータ２８の回転によって変更され、その制御はドライ
ブコントロール回路６の制御入出力端子３０に主回路部
２の外部に設置されたステンピングモータ制御回路３２
を通じて行われる。
また、フロンビイディスク１６のトラック位置は、発光
素子３３ａをフロッピィディスク１６の指標孔に向けて
照射し、その透過光を受光素子３３ｂで受光して行い、
そのトラック位置の検出制御は、ドライブコントロール
回路６のトラック位置検出制御端子３゛４に主回路部２
の外部に設置されたセンサ回路３５を通じて行う。
素子３３ａをフロッピィディスク１６の指標孔に向けて
照射し、その透過光を受光素子３３ｂで受光して行い、
そのトラック位置の検出制御は、ドライブコントロール
回路６のトラック位置検出制御端子３゛４に主回路部２
の外部に設置されたセンサ回路３５を通じて行う。
そして、主回路部２に設置された機能回路としてのイン
ターフェイス回路４、ドライブコントロール回路６およ
び読取り書込み回路８には、能動素子としてのトランジ
スタ３６．３８．４０を介して電源端子４２と接地側と
の間に電源電圧Ｖｃｃが加えられており、各トランジス
タ３６．３８．４０のベース・エミッタ間には、ベース
・エミッタ間を共通にしてダイオード接続して動作電流
を発生する定電流源としてのトランジスタ４４が設置さ
れている。トランジスタ４４と、各トランジスタ３６．
３８．４０とはカレントミラー回路を構成しており、定
電流源としてのトランジスタ４４に流れる電流を、トラ
ンジスタ４４とトランジスタ３６．３８．４０との間に
設定された電流比に応じて各インターフェイス回路４、
ドライブコントロール回路６および読取り書込み回路８
に動作電流として流すことができる。
ターフェイス回路４、ドライブコントロール回路６およ
び読取り書込み回路８には、能動素子としてのトランジ
スタ３６．３８．４０を介して電源端子４２と接地側と
の間に電源電圧Ｖｃｃが加えられており、各トランジス
タ３６．３８．４０のベース・エミッタ間には、ベース
・エミッタ間を共通にしてダイオード接続して動作電流
を発生する定電流源としてのトランジスタ４４が設置さ
れている。トランジスタ４４と、各トランジスタ３６．
３８．４０とはカレントミラー回路を構成しており、定
電流源としてのトランジスタ４４に流れる電流を、トラ
ンジスタ４４とトランジスタ３６．３８．４０との間に
設定された電流比に応じて各インターフェイス回路４、
ドライブコントロール回路６および読取り書込み回路８
に動作電流として流すことができる。
トランジスタ４４のベース・コレクタ側には、抵抗４６
．４８を直列に接続し、抵抗４８に対してスイッチング
素子としてのトランジスタ５０を設置して動作切換回路
５２を構成している。トランジスタ５０のベースには、
制御入力端子５４から動作切換えのための動作切換信号
ＶＣを加える。
．４８を直列に接続し、抵抗４８に対してスイッチング
素子としてのトランジスタ５０を設置して動作切換回路
５２を構成している。トランジスタ５０のベースには、
制御入力端子５４から動作切換えのための動作切換信号
ＶＣを加える。
したがって、トランジスタ５０のベース電位が特定の高
電位（Ｈ）になったとき、トランジスタ５０は導通して
抵抗４８を短絡し、このとき正規の動作状態となり、定
電流源としてのトランジスタ４４に流れる電流が、トラ
ンジスタ４４とトランジスタ３６．３８．４０との間に
設定された電流比に応じて各インターフェイス回路４、
ドライブコントロール回路６および読取り書込み回路８
に流れ、正規の動作状態を得ることができる。
電位（Ｈ）になったとき、トランジスタ５０は導通して
抵抗４８を短絡し、このとき正規の動作状態となり、定
電流源としてのトランジスタ４４に流れる電流が、トラ
ンジスタ４４とトランジスタ３６．３８．４０との間に
設定された電流比に応じて各インターフェイス回路４、
ドライブコントロール回路６および読取り書込み回路８
に流れ、正規の動作状態を得ることができる。
また、動作切換信号ＶＣによって、トランジスタ５０の
ベース電位が特定の低電位（Ｌ）に移行し、トランジス
タ５０が遮断状態となると、トランジスタ４４のベース
・コレクタ側には抵抗４６．４８が設置されることにな
り、トランジスタ４４に流れる電流が抑制される。この
結果、各トランジスタ３６．３８．４０のバイアス電流
が削減され、各トランジスタ３６．３８．４０に流れる
電流が抑えられ、インターフェイス回路４、ドライブコ
ントロール回路６および読取り書込み回路８は給電状態
を維持しながら、動作電流が抑制される結果、動作が停
止されて待機モードとなる。この場合、図示しないが、
インターフェイス回路４、ドライブコントロール回路６
および読取り書込み回路８に接続されたキャパシタや浮
遊容量は動作状態と同様に充電状態となり、その充電状
態を維持している。
ベース電位が特定の低電位（Ｌ）に移行し、トランジス
タ５０が遮断状態となると、トランジスタ４４のベース
・コレクタ側には抵抗４６．４８が設置されることにな
り、トランジスタ４４に流れる電流が抑制される。この
結果、各トランジスタ３６．３８．４０のバイアス電流
が削減され、各トランジスタ３６．３８．４０に流れる
電流が抑えられ、インターフェイス回路４、ドライブコ
ントロール回路６および読取り書込み回路８は給電状態
を維持しながら、動作電流が抑制される結果、動作が停
止されて待機モードとなる。この場合、図示しないが、
インターフェイス回路４、ドライブコントロール回路６
および読取り書込み回路８に接続されたキャパシタや浮
遊容量は動作状態と同様に充電状態となり、その充電状
態を維持している。
そこで、この待機モードにおいて、動作切換信号ＶＣに
よってトランジスタ５０が導通ずると、瞬時に動作電流
がトランジスタ４４からトランジスタ３６．３８．４０
を通じてインターフェイス回路４、ドライブコントロー
ル回路６および読取り書込み回路８に流れ込み、キャパ
シタや浮遊容量の充電を伴うことなく、瞬時に動作状態
となる。
よってトランジスタ５０が導通ずると、瞬時に動作電流
がトランジスタ４４からトランジスタ３６．３８．４０
を通じてインターフェイス回路４、ドライブコントロー
ル回路６および読取り書込み回路８に流れ込み、キャパ
シタや浮遊容量の充電を伴うことなく、瞬時に動作状態
となる。
以上説明したように、この発明によれば、各機能回路の
給電を維持しながら、動作電流を削減してキャパシタや
浮遊容量の充電状態を維持するので、動作状態への移行
を瞬時に行うことができ、リカバリタイムの削減ととも
に、電池などによる低電圧、低電力駆動を実現できる。
給電を維持しながら、動作電流を削減してキャパシタや
浮遊容量の充電状態を維持するので、動作状態への移行
を瞬時に行うことができ、リカバリタイムの削減ととも
に、電池などによる低電圧、低電力駆動を実現できる。
図面はこの発明のリカバリタイム削減回路の実施例であ
るディスク駆動装置を示す回路図である。 ４・・・機能回路としてのインターフェイス回路、６・
・・機能回路としてのドライブコントロール回路、８・
・・機能回路としての読取り書込み回路、５２・・・動
作切換回路。
るディスク駆動装置を示す回路図である。 ４・・・機能回路としてのインターフェイス回路、６・
・・機能回路としてのドライブコントロール回路、８・
・・機能回路としての読取り書込み回路、５２・・・動
作切換回路。
Claims (1)
- 任意の機能回路を設置し、各機能回路に対して動作電流
を流す能動素子を設置し、各能動素子に対して給電状態
を維持させた状態で、動作電流を切り換えて動作を停止
させる動作切換回路を設置したことを特徴とするリカバ
リタイム削減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145703A JP2677986B2 (ja) | 1986-06-21 | 1986-06-21 | リカバリタイム削減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145703A JP2677986B2 (ja) | 1986-06-21 | 1986-06-21 | リカバリタイム削減回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS632162A true JPS632162A (ja) | 1988-01-07 |
| JP2677986B2 JP2677986B2 (ja) | 1997-11-17 |
Family
ID=15391160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61145703A Expired - Lifetime JP2677986B2 (ja) | 1986-06-21 | 1986-06-21 | リカバリタイム削減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677986B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939817A (en) * | 1994-09-22 | 1999-08-17 | Nippon Electric Co | Surface acoustic wave device |
| US6136275A (en) * | 1997-09-12 | 2000-10-24 | Becton, Dickinson And Company | Ball and socket closure for specimen collection container |
| US6139802A (en) * | 1997-09-12 | 2000-10-31 | Becton, Dickinson And Company | Ball and socket closure for specimen collection container incorporating a resilient elastomeric seal |
| US6161712A (en) * | 1996-07-22 | 2000-12-19 | Becton Dickinson And Company | Ball and socket closure |
| US6350415B1 (en) | 1997-09-12 | 2002-02-26 | Becton, Dickinson And Company | Ball and socket closure for specimen collection container incorporating a dimple locking mechanism |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205955A (ja) * | 1982-05-24 | 1983-12-01 | Sharp Corp | フロツピ−デイスク駆動装置 |
-
1986
- 1986-06-21 JP JP61145703A patent/JP2677986B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205955A (ja) * | 1982-05-24 | 1983-12-01 | Sharp Corp | フロツピ−デイスク駆動装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939817A (en) * | 1994-09-22 | 1999-08-17 | Nippon Electric Co | Surface acoustic wave device |
| US6161712A (en) * | 1996-07-22 | 2000-12-19 | Becton Dickinson And Company | Ball and socket closure |
| US6136275A (en) * | 1997-09-12 | 2000-10-24 | Becton, Dickinson And Company | Ball and socket closure for specimen collection container |
| US6139802A (en) * | 1997-09-12 | 2000-10-31 | Becton, Dickinson And Company | Ball and socket closure for specimen collection container incorporating a resilient elastomeric seal |
| US6350415B1 (en) | 1997-09-12 | 2002-02-26 | Becton, Dickinson And Company | Ball and socket closure for specimen collection container incorporating a dimple locking mechanism |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2677986B2 (ja) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010419B1 (ko) | 반도체집적회로 | |
| JP2869791B2 (ja) | 半導体集積回路装置およびそれを応用した電子装置 | |
| JPH10214487A (ja) | 電力散逸制御を有する集積回路 | |
| JP3195052B2 (ja) | 電源切換え回路 | |
| KR940004482Y1 (ko) | 셑 플레이트 전압 초기 셑업회로 | |
| KR100424703B1 (ko) | Ｄｒａｍ-메모리 내 리시버 회로의 스위칭 전환을 위한 회로 | |
| US8909959B2 (en) | Voltage adjustment circuit for storage media | |
| US5973871A (en) | Disk drive adaptable for multiple operating voltages | |
| JP2677986B2 (ja) | リカバリタイム削減回路 | |
| JPH07322608A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JP3755907B2 (ja) | 電圧発生回路 | |
| JP3277492B2 (ja) | 電子機器 | |
| EP0678969B1 (en) | BiMOS semiconductor integrated circuit having boosted voltage line | |
| JP2582535B2 (ja) | 半導体装置 | |
| JP3507164B2 (ja) | 電子機器類の電源供給回路 | |
| KR900004790Y1 (ko) | 전원차단시 헤드 자동 복귀회로 | |
| JPH0373891B2 (ja) | ||
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP3365921B2 (ja) | 電気機器の制御装置 | |
| JP2598902Y2 (ja) | センサ回路装置 | |
| KR930002080Y1 (ko) | 부가 전원이 필요없는 카드리더용 솔레노이드의 구동회로 | |
| JPH0833390A (ja) | モータ制御回路 | |
| JP2655766B2 (ja) | 情報カード | |
| JPH0143326B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |