JPS61135128A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61135128A JPS61135128A JP59257922A JP25792284A JPS61135128A JP S61135128 A JPS61135128 A JP S61135128A JP 59257922 A JP59257922 A JP 59257922A JP 25792284 A JP25792284 A JP 25792284A JP S61135128 A JPS61135128 A JP S61135128A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- film
- defects
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特に半導体基板
の結晶欠陥を低減する方法に係る。
の結晶欠陥を低減する方法に係る。
周知の如く、例えばシリコン基板（ウェハ）表面に形成
された各種の機能素子が正常に動作するためには、素子
中あるいはその近傍に欠陥がないことが望ましい。こう
した欠陥の原因は多々あるが、主として素子製造工程中
に受ける重金属汚染などによる場合と、シリコン結晶中
に含まれる酸素が素子製造工程の熱処理によって析出を
起す場合とがある。このようなことから、従来、欠陥の
発生を回避する手段として種々の試みが行なわれている
。
された各種の機能素子が正常に動作するためには、素子
中あるいはその近傍に欠陥がないことが望ましい。こう
した欠陥の原因は多々あるが、主として素子製造工程中
に受ける重金属汚染などによる場合と、シリコン結晶中
に含まれる酸素が素子製造工程の熱処理によって析出を
起す場合とがある。このようなことから、従来、欠陥の
発生を回避する手段として種々の試みが行なわれている
。
第１の手段として、結晶成長中の融液に磁場をかけるこ
とにより得られた低い酸素濃度のウェハを用いることが
行なわれている。このように低酸素濃度のウェハを用い
れば、ウェハの表面領域での欠陥発生が少ないことが報
告されている（星他：半導体研究２０、Ｐ２５４ （１
９８３））。しかしながら、大口径結晶を用いる傾向に
ある現在では、こうした低酸素濃度のウェハを得るため
には、巨大な磁場印加装置が必要となる。したがって、
装置の費用及び磁場印加に必要な電気代などを考慮する
と、一部の特殊な素子を除いてコスト高と。
とにより得られた低い酸素濃度のウェハを用いることが
行なわれている。このように低酸素濃度のウェハを用い
れば、ウェハの表面領域での欠陥発生が少ないことが報
告されている（星他：半導体研究２０、Ｐ２５４ （１
９８３））。しかしながら、大口径結晶を用いる傾向に
ある現在では、こうした低酸素濃度のウェハを得るため
には、巨大な磁場印加装置が必要となる。したがって、
装置の費用及び磁場印加に必要な電気代などを考慮する
と、一部の特殊な素子を除いてコスト高と。
なる欠点を有する。
また、第２の手段として、素子製造工程前にウェハを１
０００〜１２５０℃で熱処理し、ウェハ表面近傍の酸素
濃度を低減する方法が採用されている。（松下、宇佐美
、渡辺二半導体研究２０、Ｐｌ ９８ （１９８３））
。しかしながら、こうした方法により工業的に常に安定
した無欠陥表面ウェハを得ることは困難である。実例と
して、最初清浄に管理された熱処理炉を用いて１０００
〜１２５０℃の所定温度で４時間熱処理を行ない、素子
を形成した後、ウェハ表面近傍の欠陥の発生密度を調べ
たところ、第１表に示す結果が得られた。
０００〜１２５０℃で熱処理し、ウェハ表面近傍の酸素
濃度を低減する方法が採用されている。（松下、宇佐美
、渡辺二半導体研究２０、Ｐｌ ９８ （１９８３））
。しかしながら、こうした方法により工業的に常に安定
した無欠陥表面ウェハを得ることは困難である。実例と
して、最初清浄に管理された熱処理炉を用いて１０００
〜１２５０℃の所定温度で４時間熱処理を行ない、素子
を形成した後、ウェハ表面近傍の欠陥の発生密度を調べ
たところ、第１表に示す結果が得られた。
また、同一炉を同一温度条件で３ケ月使用した後、上記
と同一の熱処理を行った場合の欠陥発生密度を第１表に
併記する。
と同一の熱処理を行った場合の欠陥発生密度を第１表に
併記する。
第 １ 表
第１表から、熱処理温度が高いぼどウェハ表面近傍の初
期の欠陥発生密度が小さく、欠陥の発生が抑制されてい
ることがわかる。一方、熱処理炉を清浄に管理するうえ
では、１０００〜１２５０℃の範囲では温度が低いほう
が望ましい。これは以下のような理由による。すなわち
、熱処理炉に用いられる反応管の材質は、通常高純度石
英又は高純度炭化ケイ素であるが、いずれの場合も上記
温度範囲では高い温度はど劣化が速いことが経験的に知
られている。したがって、熱処理温度が高いほど、反応
管の交換回数が増え、製品のコスト高を招くためである
。
期の欠陥発生密度が小さく、欠陥の発生が抑制されてい
ることがわかる。一方、熱処理炉を清浄に管理するうえ
では、１０００〜１２５０℃の範囲では温度が低いほう
が望ましい。これは以下のような理由による。すなわち
、熱処理炉に用いられる反応管の材質は、通常高純度石
英又は高純度炭化ケイ素であるが、いずれの場合も上記
温度範囲では高い温度はど劣化が速いことが経験的に知
られている。したがって、熱処理温度が高いほど、反応
管の交換回数が増え、製品のコスト高を招くためである
。
また、上記第１表において、熱処理温度が１２５０℃、
１２００℃の場合、ウェハの３ケ月後の欠陥発生密度が
それぞれ４０．２３く個１０１１”）と高くなっている
ことから、劣化がゆっくりと経時的に変化し、この劣化
に起因してウェハが炉内で汚染を受けることがわかる。
１２００℃の場合、ウェハの３ケ月後の欠陥発生密度が
それぞれ４０．２３く個１０１１”）と高くなっている
ことから、劣化がゆっくりと経時的に変化し、この劣化
に起因してウェハが炉内で汚染を受けることがわかる。
以上のことから、第２の手段では、ウェハを高温で熱処
理することは欠陥の発生を抑制するのにそれなりの効果
があるが、この手法を工業的に行おうとした場合、温度
の選択が問題となる。すなわち、１０００〜１１００℃
の温度範囲では欠陥の発生が十分に抑制されないのに対
し、１１００℃以上では初期の欠陥の発生は十分に抑制
されているが、経時的には長期間熱処理を行なってい、
ろうちに欠陥発生が著しくなるおそれがある。 ”〔発
明の目的〕 本発明は上記事情に鑑みてなされたものであり、熱処理
炉の清浄度にかかわらずウェハ表面近傍の欠陥発生を抑
制し得るとともに、製品コストを低減できる半導体装置
の製造方法を提供しようとするものである。
理することは欠陥の発生を抑制するのにそれなりの効果
があるが、この手法を工業的に行おうとした場合、温度
の選択が問題となる。すなわち、１０００〜１１００℃
の温度範囲では欠陥の発生が十分に抑制されないのに対
し、１１００℃以上では初期の欠陥の発生は十分に抑制
されているが、経時的には長期間熱処理を行なってい、
ろうちに欠陥発生が著しくなるおそれがある。 ”〔発
明の目的〕 本発明は上記事情に鑑みてなされたものであり、熱処理
炉の清浄度にかかわらずウェハ表面近傍の欠陥発生を抑
制し得るとともに、製品コストを低減できる半導体装置
の製造方法を提供しようとするものである。
本発明の半導体装置の製造方法は、半導体基゛板上に酸
化膜を形成した後、多結晶シリコン膜又はシリコン窒化
膜を堆積し、更に１１５０〜１２５０℃の温度で熱処理
することを特徴とするものである。
化膜を形成した後、多結晶シリコン膜又はシリコン窒化
膜を堆積し、更に１１５０〜１２５０℃の温度で熱処理
することを特徴とするものである。
このような方法によれば、多結晶シリコン膜又はシリコ
ン窒化膜が汚染に対してブロック効果を有するので、熱
処理炉の清浄度にかかわりなく長期間にわたりウェハ表
面の欠陥発生を抑制することができ、製品コストを低減
することができる。
ン窒化膜が汚染に対してブロック効果を有するので、熱
処理炉の清浄度にかかわりなく長期間にわたりウェハ表
面の欠陥発生を抑制することができ、製品コストを低減
することができる。
なお、熱処理温度を１１５０〜１２５０℃としたのは、
１１５０℃未満では欠陥発生を抑制する効果が小さく、
一方１２５０℃を超えると熱処理炉の劣化が速まったり
、熱処理炉の耐熱性の点で問題が生じるためである。
１１５０℃未満では欠陥発生を抑制する効果が小さく、
一方１２５０℃を超えると熱処理炉の劣化が速まったり
、熱処理炉の耐熱性の点で問題が生じるためである。
以下、本発明の実施例を第１図〜第４図を参照して説明
する。
する。
まず、表面の結晶方位（１００）、比抵抗２０〜４０Ω
・傷のＮ型シリコン基板１を酸素雰囲気。
・傷のＮ型シリコン基板１を酸素雰囲気。
中、９５０℃で熱処理し、その表面に膜厚８００人の熱
酸化ｌＩ２を形成した（第１図図示）。次に、ＬＰＣＶ
Ｄ法により全面に膜厚１０００人の多結晶シリコン膜３
を堆積した（第２図図示）。つづいて、様々な管理状況
にあり、清浄度の異なる４基の熱処理炉（Ａ−Ｄ’）に
上記ウェハを装入し、それぞれＮ２雰囲気中、１２００
℃で５時間熱処理を行ない、基板１の表面に低酸素層４
を形成した。更に、Ｎ２雰囲気中、７００”Ｃで１０時
間熱処理を行ない、基板１内部に酸素析出核層５をそれ
ぞれ形成したく第３図図示）。次いで、前記多結晶シリ
コン膜３をケミカルドライエツチングにより剥離した後
、熱酸化膜２を剥離し、更に基板１の表面を４ｐＬ再び
鏡面加工した（第４図図示）。
酸化ｌＩ２を形成した（第１図図示）。次に、ＬＰＣＶ
Ｄ法により全面に膜厚１０００人の多結晶シリコン膜３
を堆積した（第２図図示）。つづいて、様々な管理状況
にあり、清浄度の異なる４基の熱処理炉（Ａ−Ｄ’）に
上記ウェハを装入し、それぞれＮ２雰囲気中、１２００
℃で５時間熱処理を行ない、基板１の表面に低酸素層４
を形成した。更に、Ｎ２雰囲気中、７００”Ｃで１０時
間熱処理を行ない、基板１内部に酸素析出核層５をそれ
ぞれ形成したく第３図図示）。次いで、前記多結晶シリ
コン膜３をケミカルドライエツチングにより剥離した後
、熱酸化膜２を剥離し、更に基板１の表面を４ｐＬ再び
鏡面加工した（第４図図示）。
その後、通常の方法により基板１表面に素子を形成し、
半導体装置を製造した。
半導体装置を製造した。
以上の工程に対し、第４図までの工程を経たシリコン基
板の一部について、基板表面の欠陥発生密度（個／Ｑｌ
＋２）を調べた。その結果を下記第２表に示す。なお、
第２表中比較例は、基板表面に熱酸化膜を形成した後、
多結晶シリコン膜を堆積する工程を除外した以外は上記
実施例と同一条件で処理した基板についての結果である
。また、第２表中比較は最初清浄に管理されていた熱処
理炉（Ａ）を１２００℃で３ケ月使用した後、この熱処
理炉（Ａ−）を用いて１０００℃の熱処理を行ったもの
である。
板の一部について、基板表面の欠陥発生密度（個／Ｑｌ
＋２）を調べた。その結果を下記第２表に示す。なお、
第２表中比較例は、基板表面に熱酸化膜を形成した後、
多結晶シリコン膜を堆積する工程を除外した以外は上記
実施例と同一条件で処理した基板についての結果である
。また、第２表中比較は最初清浄に管理されていた熱処
理炉（Ａ）を１２００℃で３ケ月使用した後、この熱処
理炉（Ａ−）を用いて１０００℃の熱処理を行ったもの
である。
第 ２ 表
第２表から明らかなように、基板上に熱酸化膜を形成し
、多結晶シリコン膜を堆積した後、高温で熱処理を行う
ことにより、熱処理炉の清浄度にかかわらず長期間にわ
たり表面欠陥密度を安定して低いレベルにすることがで
きる。
、多結晶シリコン膜を堆積した後、高温で熱処理を行う
ことにより、熱処理炉の清浄度にかかわらず長期間にわ
たり表面欠陥密度を安定して低いレベルにすることがで
きる。
この効果の原因は、現在のところ、多結晶シリコン膜が
炉内汚染に対してなんらかのブロック効果を有するため
であると推定される。
炉内汚染に対してなんらかのブロック効果を有するため
であると推定される。
また、熱処理炉の交換回数を減らすことができるので、
製品コストを低減することができる。
製品コストを低減することができる。
なお、上記実施例では基板表面に酸化膜を形成した後、
全面に多結晶シリコン膜を堆積したが、多結晶シリコン
膜に限らず炉内汚染に対してブロック効果を有する他の
被膜、例えばシリコン窒化膜を形成しても同様の効果が
得られる。また、上記実施例では高温熱処理の後、低温
熱処理も行なったが、この低温熱処理は行なわなくても
本発明の効果には何等影響を及ぼさない。
全面に多結晶シリコン膜を堆積したが、多結晶シリコン
膜に限らず炉内汚染に対してブロック効果を有する他の
被膜、例えばシリコン窒化膜を形成しても同様の効果が
得られる。また、上記実施例では高温熱処理の後、低温
熱処理も行なったが、この低温熱処理は行なわなくても
本発明の効果には何等影響を及ぼさない。
以上詳述した如く本発明方法によれば、熱処理炉の清浄
度にかかわらず長期間にねたりウェハ表面近傍の欠陥発
生を抑制し得るとともに、製品コストを低減できる等顕
著な効果を奏するものである。
度にかかわらず長期間にねたりウェハ表面近傍の欠陥発
生を抑制し得るとともに、製品コストを低減できる等顕
著な効果を奏するものである。
第１図〜第４図は本発明の実施例における半導体装置の
製造方法を示す断面図である。 １・・・Ｐ型シリコン基板、２・・・熱酸化膜、３・・
・多結晶シリコン膜、４・・・表面低酸素層、５・・・
酸素析出核層。 ５ 出願人代理人 弁理士 鈴江武彦 第４図
製造方法を示す断面図である。 １・・・Ｐ型シリコン基板、２・・・熱酸化膜、３・・
・多結晶シリコン膜、４・・・表面低酸素層、５・・・
酸素析出核層。 ５ 出願人代理人 弁理士 鈴江武彦 第４図
Claims (1)
- 半導体基板上に酸化膜を形成した後、多結晶シリコン
膜又はシリコン窒化膜を堆積し、更に１１５０〜１２５
０℃の温度で熱処理することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257922A JPS61135128A (ja) | 1984-12-06 | 1984-12-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257922A JPS61135128A (ja) | 1984-12-06 | 1984-12-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61135128A true JPS61135128A (ja) | 1986-06-23 |
Family
ID=17313052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59257922A Pending JPS61135128A (ja) | 1984-12-06 | 1984-12-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61135128A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189508A (en) * | 1988-03-30 | 1993-02-23 | Nippon Steel Corporation | Silicon wafer excelling in gettering ability and method for production thereof |
| US5444001A (en) * | 1992-12-25 | 1995-08-22 | Nec Corporation | Method of manufacturing a semiconductor device readily capable of removing contaminants from a silicon substrate |
| EP0635879A3 (en) * | 1993-07-22 | 1996-10-23 | Toshiba Kk | Silicon semiconductor wafers and process for their manufacture. |
| US6448157B1 (en) * | 1999-02-02 | 2002-09-10 | Nec Corporation | Fabrication process for a semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916338A (ja) * | 1982-07-19 | 1984-01-27 | Matsushita Electronics Corp | 半導体基板の熱処理方法 |
-
1984
- 1984-12-06 JP JP59257922A patent/JPS61135128A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916338A (ja) * | 1982-07-19 | 1984-01-27 | Matsushita Electronics Corp | 半導体基板の熱処理方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189508A (en) * | 1988-03-30 | 1993-02-23 | Nippon Steel Corporation | Silicon wafer excelling in gettering ability and method for production thereof |
| US5444001A (en) * | 1992-12-25 | 1995-08-22 | Nec Corporation | Method of manufacturing a semiconductor device readily capable of removing contaminants from a silicon substrate |
| EP0635879A3 (en) * | 1993-07-22 | 1996-10-23 | Toshiba Kk | Silicon semiconductor wafers and process for their manufacture. |
| US5738942A (en) * | 1993-07-22 | 1998-04-14 | Kabushiki Kaisha Toshiba | Semiconductor silicon wafer and process for producing it |
| US6448157B1 (en) * | 1999-02-02 | 2002-09-10 | Nec Corporation | Fabrication process for a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7977219B2 (en) | Manufacturing method for silicon wafer | |
| US5869405A (en) | In situ rapid thermal etch and rapid thermal oxidation | |
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| DE60127252T2 (de) | Epitaktischer siliziumwafer frei von selbstdotierung und rückseitenhalo | |
| US6599815B1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| US6339016B1 (en) | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone | |
| JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JPS61135128A (ja) | 半導体装置の製造方法 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JP2907095B2 (ja) | 半導体装置の製造方法 | |
| JPH08213403A (ja) | 半導体基板及びその製造方法 | |
| US20050032337A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP2602857B2 (ja) | 半導体結晶基板の改善方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH023539B2 (ja) | ||
| JPH04237134A (ja) | エピタキシャルウェハーの製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPS60123036A (ja) | 半導体装置の製造方法 | |
| JPH0897220A (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| JP2588632B2 (ja) | シリコン単結晶の酸素析出方法 | |
| JPH08162461A (ja) | 半導体基板の熱処理方法 |