JPH08213468A - 半導体集積回路の自動配置方式 - Google Patents
半導体集積回路の自動配置方式Info
- Publication number
- JPH08213468A JPH08213468A JP7039002A JP3900295A JPH08213468A JP H08213468 A JPH08213468 A JP H08213468A JP 7039002 A JP7039002 A JP 7039002A JP 3900295 A JP3900295 A JP 3900295A JP H08213468 A JPH08213468 A JP H08213468A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- block
- critical
- path
- calculating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】遅延を考慮した配置方法において、クリティカ
ルブロックを自動的に駆動能力の高いブロックに置き換
える場合、配線遅延に対し最も有効なクリティカルブロ
ックから置き換えて遅延を満足するまでにブロックを置
き換える処理及び置き換えるブロック数を必要最低限に
する配置を行う。 【構成】自動配置を行った後、配線長を算出して配線遅
延値を算出し、クリティカルパスを抽出し、クリティカ
ルブロックを抽出し、クリティカルブロックのパスの密
度を算出し、パスの密度が最も高いクリティカルブロッ
クを自動的に駆動能力の高いブロックに置き換え（「バ
ッファサイジング」という）、配線長、配線遅延値を算
出し、遅延制約を満足しているか判断し、満足していな
い場合にはパスの密度が次に高いクリティカルブロック
を抽出し、再度バッファサイジングを行う。
ルブロックを自動的に駆動能力の高いブロックに置き換
える場合、配線遅延に対し最も有効なクリティカルブロ
ックから置き換えて遅延を満足するまでにブロックを置
き換える処理及び置き換えるブロック数を必要最低限に
する配置を行う。 【構成】自動配置を行った後、配線長を算出して配線遅
延値を算出し、クリティカルパスを抽出し、クリティカ
ルブロックを抽出し、クリティカルブロックのパスの密
度を算出し、パスの密度が最も高いクリティカルブロッ
クを自動的に駆動能力の高いブロックに置き換え（「バ
ッファサイジング」という）、配線長、配線遅延値を算
出し、遅延制約を満足しているか判断し、満足していな
い場合にはパスの密度が次に高いクリティカルブロック
を抽出し、再度バッファサイジングを行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の自動
配置方式に関し、特に機能ブロック間の接続の遅延を考
慮する場合の自動配置方式に関する。
配置方式に関し、特に機能ブロック間の接続の遅延を考
慮する場合の自動配置方式に関する。
【０００２】
【従来の技術】近年、半導体集積回路は高集積化、大規
模化が進み、これに伴う配線幅の縮小は配線抵抗を増大
させている。このため、配線抵抗と配線容量の積に比例
する配線の遅延時間も増大化している。
模化が進み、これに伴う配線幅の縮小は配線抵抗を増大
させている。このため、配線抵抗と配線容量の積に比例
する配線の遅延時間も増大化している。
【０００３】配線の遅延時間が増大することにより、特
にタイミングが重要なネットにおいて、誤動作を起こす
危険性がある。これを防ぐためにも、特にタイミングが
重要なネット上のブロックについては、配線遅延値に注
意しながら配置配線する必要がある。
にタイミングが重要なネットにおいて、誤動作を起こす
危険性がある。これを防ぐためにも、特にタイミングが
重要なネット上のブロックについては、配線遅延値に注
意しながら配置配線する必要がある。
【０００４】従来の自動配置システムとして、例えば特
開平３−２６６０８２号公報には、配置前にクリティカ
ルパス上のクリティカルブロックを抽出した後、そのク
リティカルブロックをインタラクティブに配置すること
により、配線遅延値を満足させるようにした構成が開示
されている。
開平３−２６６０８２号公報には、配置前にクリティカ
ルパス上のクリティカルブロックを抽出した後、そのク
リティカルブロックをインタラクティブに配置すること
により、配線遅延値を満足させるようにした構成が開示
されている。
【０００５】すなわち、図４に示すように、まず機能ブ
ロック間の接続関係を示す接続情報を記憶し（ステップ
２１）、クリティカルパス（始まりのブロックのソース
ピンと終りのブロックのロードピン）を指定する（ステ
ップ２２）。
ロック間の接続関係を示す接続情報を記憶し（ステップ
２１）、クリティカルパス（始まりのブロックのソース
ピンと終りのブロックのロードピン）を指定する（ステ
ップ２２）。
【０００６】次に、格納された接続情報に基づいてソー
スピンに接続されているパスを全てトレースし、そのパ
スの中からロードピンに接続しているクリティカルパス
を抽出する（ステップ２３）。
スピンに接続されているパスを全てトレースし、そのパ
スの中からロードピンに接続しているクリティカルパス
を抽出する（ステップ２３）。
【０００７】そして、クリティカルパス上のブロックを
クリティカルブロックとして抽出する（ステップ２
４）。
クリティカルブロックとして抽出する（ステップ２
４）。
【０００８】抽出されたクリティカルブロックを、回路
制約条件を満足するようにその接続順にインタラクティ
プに配置する（ステップ２５）。
制約条件を満足するようにその接続順にインタラクティ
プに配置する（ステップ２５）。
【０００９】次に、クリティカルブロックの配置情報と
接続関係より予測配線長を算出し（ステップ２６）、配
線遅延値を算出する（ステップ２７）。
接続関係より予測配線長を算出し（ステップ２６）、配
線遅延値を算出する（ステップ２７）。
【００１０】配線遅延値が回路制約条件の制限値以下に
なるようにブロックを配置できたら、残りの（すなわ
ち、回路制約の厳しくない通常の）ブロックについて自
動配置を行う（ステップ２８）。
なるようにブロックを配置できたら、残りの（すなわ
ち、回路制約の厳しくない通常の）ブロックについて自
動配置を行う（ステップ２８）。
【００１１】しかし、上記従来例のように、配置の段階
だけで配線遅延値を考慮しても配線を実行した結果が配
置の段階での結果と異なり、配線遅延値を満足しない場
合がある。このような場合、配線までの処理を考慮し、
クリティカルパスに重み付けを行ってから配置配線を行
うことにより、配線遅延値を満足するようにしていた。
だけで配線遅延値を考慮しても配線を実行した結果が配
置の段階での結果と異なり、配線遅延値を満足しない場
合がある。このような場合、配線までの処理を考慮し、
クリティカルパスに重み付けを行ってから配置配線を行
うことにより、配線遅延値を満足するようにしていた。
【００１２】また、特開平２−１２０８４５号公報に
は、仮想線長シミュレーションから得る遅延情報と、タ
イミング検証から得る信号間のクリティカルパスの要求
される遅延時間情報を入力することにより、要求される
ＩＣの動作速度を満足するように自動配置配線を行なう
装置が提案されている。
は、仮想線長シミュレーションから得る遅延情報と、タ
イミング検証から得る信号間のクリティカルパスの要求
される遅延時間情報を入力することにより、要求される
ＩＣの動作速度を満足するように自動配置配線を行なう
装置が提案されている。
【００１３】すなわち、図５を参照して、クリティカル
パスを指定した（ステップ３１）後、クリティカルパス
に重みを付け（ステップ３２）、自動配置を行ない（ス
テップ３３）、概略配線を行う（ステップ３４）。
パスを指定した（ステップ３１）後、クリティカルパス
に重みを付け（ステップ３２）、自動配置を行ない（ス
テップ３３）、概略配線を行う（ステップ３４）。
【００１４】次に、全て配置配線できたかを判定し（ス
テップ３５）、全て配置配線できなかった場合には、仮
想遅延とタイミング情報を入力し（ステップ３６）、配
置配線結果が要求されている遅延を満足しているかを比
較する（ステップ３７）。
テップ３５）、全て配置配線できなかった場合には、仮
想遅延とタイミング情報を入力し（ステップ３６）、配
置配線結果が要求されている遅延を満足しているかを比
較する（ステップ３７）。
【００１５】そして、遅延要求を満足しているか否かを
判定した結果（ステップ３８）、満足している場合は、
再度同じ条件で配置、概略配線を行い、配置配線できる
まで繰り返す。
判定した結果（ステップ３８）、満足している場合は、
再度同じ条件で配置、概略配線を行い、配置配線できる
まで繰り返す。
【００１６】遅延要求を満足していない場合には、信号
の重み付けを変更してから（ステップ３９）、再度、配
置、概略配線を行い、遅延を満足して配置配線できるま
で繰り返す。
の重み付けを変更してから（ステップ３９）、再度、配
置、概略配線を行い、遅延を満足して配置配線できるま
で繰り返す。
【００１７】そして、遅延要求を満足した配置・概略配
線が終了した段階で、詳細配線を実行する（ステップ４
０）。
線が終了した段階で、詳細配線を実行する（ステップ４
０）。
【００１８】次に、全ての詳細配線ができたか否かを判
定し（ステップ４１）、全ての詳細配線ができなかった
場合には、詳細配線結果が要求している遅延を満足して
いるかどうかを比較し（ステップ４２）、遅延要求を満
足しているか否かを判定した結果（ステップ４３）、満
足している場合は、再度同じ条件で詳細配線を実行し
（ステップ４０）、配線できるまで繰り返す。
定し（ステップ４１）、全ての詳細配線ができなかった
場合には、詳細配線結果が要求している遅延を満足して
いるかどうかを比較し（ステップ４２）、遅延要求を満
足しているか否かを判定した結果（ステップ４３）、満
足している場合は、再度同じ条件で詳細配線を実行し
（ステップ４０）、配線できるまで繰り返す。
【００１９】遅延要求を満足していない場合には、信号
の配線順序と重みを変更してから（ステップ４４）、再
度詳細配線を行い、配線できるまで繰り返す。
の配線順序と重みを変更してから（ステップ４４）、再
度詳細配線を行い、配線できるまで繰り返す。
【００２０】上記２つの従来例において、なお配線遅延
を満足しない場合は、クリティカルブロックを駆動能力
の高いブロックに人手で置き換えることにより、配線遅
延を満足していた。
を満足しない場合は、クリティカルブロックを駆動能力
の高いブロックに人手で置き換えることにより、配線遅
延を満足していた。
【００２１】
【発明が解決しようとする課題】前記従来の配線遅延値
を考慮した配置方法では、抽出したクリティカルブロッ
ク全てに対して、配線遅延を考慮しなくてはならなかっ
た。また人手でブロックを置き換えるなど、ＴＡＴが増
大するという問題点があった。さらにブロックを置き換
える場合、人手により必要以上にブロックを置き換える
可能性があり、チップ面積が増大するという問題点があ
った。
を考慮した配置方法では、抽出したクリティカルブロッ
ク全てに対して、配線遅延を考慮しなくてはならなかっ
た。また人手でブロックを置き換えるなど、ＴＡＴが増
大するという問題点があった。さらにブロックを置き換
える場合、人手により必要以上にブロックを置き換える
可能性があり、チップ面積が増大するという問題点があ
った。
【００２２】従って、本発明は前記問題点を解消し、遅
延を考慮した配置方法において、遅延に有効なクリティ
カルブロックから自動的に駆動能力の高いブロックに置
き換え、遅延を満足するまでに置き換えるブロックの数
を低減し、ＴＡＴの短縮とチップ面積の増大を抑止する
自動配置方式を提供することを目的とする。
延を考慮した配置方法において、遅延に有効なクリティ
カルブロックから自動的に駆動能力の高いブロックに置
き換え、遅延を満足するまでに置き換えるブロックの数
を低減し、ＴＡＴの短縮とチップ面積の増大を抑止する
自動配置方式を提供することを目的とする。
【００２３】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、クリティカルパスを構成する機能ブロッ
ク（「クリティカルブロック」という）のパスの密度を
算出し、前記クリティカルブロックの中からパスの密度
が高いクリティカルブロックの順に該クリティカルブロ
ックを駆動能力の高いブロックと置き換え、配線遅延が
予め定めた遅延制約値を満たすようにすることを特徴と
する半導体集積回路の自動配置方式を提供する。
め、本発明は、クリティカルパスを構成する機能ブロッ
ク（「クリティカルブロック」という）のパスの密度を
算出し、前記クリティカルブロックの中からパスの密度
が高いクリティカルブロックの順に該クリティカルブロ
ックを駆動能力の高いブロックと置き換え、配線遅延が
予め定めた遅延制約値を満たすようにすることを特徴と
する半導体集積回路の自動配置方式を提供する。
【００２４】本発明の半導体集積回路の自動配置方式
は、好ましくは、配線長を算出する工程と、前記配線長
から配線遅延値を算出する工程と、前記配線遅延値をあ
らかじめ定められた対象回路の制約条件と比較すること
により、クリティカルパスを抽出する工程と、前記クリ
ティカルパスを構成する機能ブロックを抽出する工程
と、前記機能ブロックの各々のパス密度を算出する工程
と、前記機能ブロックの中から、最もパスの密度の高い
機能ブロックを選択する工程と、前記機能ブロックに対
して自動的にブロックの置き換えを行う工程と、ブロッ
クの置き換えを行った後、再度配線長を算出する工程
と、前記配線長から配線遅延値を算出する工程と、前記
配線遅延値と前記回路制約条件に示される制限値とを比
較する工程と、を備えている。
は、好ましくは、配線長を算出する工程と、前記配線長
から配線遅延値を算出する工程と、前記配線遅延値をあ
らかじめ定められた対象回路の制約条件と比較すること
により、クリティカルパスを抽出する工程と、前記クリ
ティカルパスを構成する機能ブロックを抽出する工程
と、前記機能ブロックの各々のパス密度を算出する工程
と、前記機能ブロックの中から、最もパスの密度の高い
機能ブロックを選択する工程と、前記機能ブロックに対
して自動的にブロックの置き換えを行う工程と、ブロッ
クの置き換えを行った後、再度配線長を算出する工程
と、前記配線長から配線遅延値を算出する工程と、前記
配線遅延値と前記回路制約条件に示される制限値とを比
較する工程と、を備えている。
【００２５】
【作用】本発明によれば、クリティカルブロックの中か
ら高いパス密度を有するクリティカルブロック順に駆動
能力の高いブロックと順次置き換えるものであり、配線
遅延値に対し有効なブロックから置き換えていくため、
遅延を満足するまでに行うブロックの置き換え処理が必
要最低限ですみ、ＴＡＴを短縮する。また、本発明によ
れば、置き換えるブロック数が最小ですむため、チップ
面積の増大化を回避している。
ら高いパス密度を有するクリティカルブロック順に駆動
能力の高いブロックと順次置き換えるものであり、配線
遅延値に対し有効なブロックから置き換えていくため、
遅延を満足するまでに行うブロックの置き換え処理が必
要最低限ですみ、ＴＡＴを短縮する。また、本発明によ
れば、置き換えるブロック数が最小ですむため、チップ
面積の増大化を回避している。
【００２６】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００２７】
【実施例１】図１は、本発明の一実施例を説明する流れ
図である。
図である。
【００２８】図１を参照して、まず機能ブロックの自動
配置を行い（ステップ１）、予測配線長を算出し（ステ
ップ２）、予測配線長から配線遅延値を算出する（ステ
ップ３）。
配置を行い（ステップ１）、予測配線長を算出し（ステ
ップ２）、予測配線長から配線遅延値を算出する（ステ
ップ３）。
【００２９】ステップ３で求めた配線遅延値を予め定め
られた対象回路の制限値と比較して、制限値以上の配線
遅延値をもつパス（「クリティカルパス」という）を抽
出する（ステップ４）。
られた対象回路の制限値と比較して、制限値以上の配線
遅延値をもつパス（「クリティカルパス」という）を抽
出する（ステップ４）。
【００３０】次に、クリティカルパス上の全ての機能ブ
ロックをクリティカルブロックとして抽出する（ステッ
プ５）。
ロックをクリティカルブロックとして抽出する（ステッ
プ５）。
【００３１】そして、クリティカルブロックのソースピ
ンに接続されているパスを全てトレースし、ステップ５
で抽出した全てのクリティカルブロック上を通過するパ
スの本数から、パスの密度を算出する（ステップ６）。
ンに接続されているパスを全てトレースし、ステップ５
で抽出した全てのクリティカルブロック上を通過するパ
スの本数から、パスの密度を算出する（ステップ６）。
【００３２】ステップ６で算出したパスの密度に基づ
き、最もパスの密度が高いクリティカルブロックを抽出
する（ステップ７）。
き、最もパスの密度が高いクリティカルブロックを抽出
する（ステップ７）。
【００３３】ステップ７で抽出したクリティカルブロッ
クを自動的に駆動能力の高いブロックに置き換える処理
（「バッファサイジング」という）を行う（ステップ
８）。
クを自動的に駆動能力の高いブロックに置き換える処理
（「バッファサイジング」という）を行う（ステップ
８）。
【００３４】バッファサイジングを行った結果に基づき
配線長を算出し（ステップ９）、求めた予測配線長から
配線遅延値を算出する（ステップ１０）。
配線長を算出し（ステップ９）、求めた予測配線長から
配線遅延値を算出する（ステップ１０）。
【００３５】ステップ１０で求めた配線遅延値と回路制
約条件の制限値とを比較し（ステップ１１）、遅延を満
足していない場合、パスの密度が次に高いクリティカル
ブロックを抽出し（ステップ７）、バッファサイジング
を行う（ステップ８）。
約条件の制限値とを比較し（ステップ１１）、遅延を満
足していない場合、パスの密度が次に高いクリティカル
ブロックを抽出し（ステップ７）、バッファサイジング
を行う（ステップ８）。
【００３６】上記のようにして、遅延を満足するまで処
理を繰り返す。
理を繰り返す。
【００３７】このように、本実施例においては、配線遅
延値に対し有効なブロックから置き換えていくため、遅
延を満足するまでに行うブロックの置き換え処理が必要
最低限ですみ、ＴＡＴの短縮となる。また、本実施例に
よれば、置き換えるブロックの数が最小で済むため、面
積の増大化を防ぐ。
延値に対し有効なブロックから置き換えていくため、遅
延を満足するまでに行うブロックの置き換え処理が必要
最低限ですみ、ＴＡＴの短縮となる。また、本実施例に
よれば、置き換えるブロックの数が最小で済むため、面
積の増大化を防ぐ。
【００３８】図２は、機能ブロックとその接続関係を表
した回路図の一例である。図２を参照して、本実施例を
より具体的に説明する。
した回路図の一例である。図２を参照して、本実施例を
より具体的に説明する。
【００３９】図２において、２０１から２１４は機能ブ
ロック、Ｎ０１からＮ１４はソースピン、Ｈ０１からＨ
１７はロードピンをそれぞれ示す。
ロック、Ｎ０１からＮ１４はソースピン、Ｈ０１からＨ
１７はロードピンをそれぞれ示す。
【００４０】図２に示す例で、機能ブロック２０１のソ
ースピンＮ０１から機能ブロック２１４のロードピンＨ
１３に至るパスが、クリティカルパスとして抽出された
として説明する。
ースピンＮ０１から機能ブロック２１４のロードピンＨ
１３に至るパスが、クリティカルパスとして抽出された
として説明する。
【００４１】次に、クリティカルパス上の機能ブロック
２０１から２１３をクリティカルブロックとして抽出す
る。そして、クリティカルブロックのソースピンに接続
されているパスを全てトレースし、クリティカルブロッ
ク上を通過するパスの本数から、パスの密度を算出す
る。
２０１から２１３をクリティカルブロックとして抽出す
る。そして、クリティカルブロックのソースピンに接続
されているパスを全てトレースし、クリティカルブロッ
ク上を通過するパスの本数から、パスの密度を算出す
る。
【００４２】例えば、クリティカルブロック２０１のソ
ースピンＮ０１に接続されているパスは、ブロック２０
２、２０４、２０５、２０７、２０９、２１１を経て、
ブロック２１２のロードピンＨ１３に至るパスと、ブロ
ック２０２、２０４、２０５、２０８のソースピンＮ０
８、ブロック２１０、２１１を経てブロック２１２のロ
ードピンＨ１３に至るパスと、ブロック２０２、２０
４、２０５、２０８のソースピンＮ０９、ブロック２１
０、２１１を経てブロック２１２のロードピンＨ１３に
至るパスと、ブロック２０２、２０４、２０６、２０８
のソースピンＮ０８、ブロック２１０、２１１を経てブ
ロック２１２のロードピンＨ１３に至るパスと、ブロッ
ク２０２、２０４、２０６、２０８のソースピンＮ０
９、ブロック２１０、２１１を経てブロック２１２のロ
ードピンＨ１３に至るパスと、ブロック２０３、２１
３、２０８のソースピンＮ０８、ブロック２１０、２１
１を経て、ブロック２１２のロードピンＨ１３に至るパ
スと、ブロック２０３、２１３、２０８のソースピンＮ
０９、ブロック２１０、２１１を経て、ブロック２１２
のロードピンＨ１３に至るパスの計７本である。
ースピンＮ０１に接続されているパスは、ブロック２０
２、２０４、２０５、２０７、２０９、２１１を経て、
ブロック２１２のロードピンＨ１３に至るパスと、ブロ
ック２０２、２０４、２０５、２０８のソースピンＮ０
８、ブロック２１０、２１１を経てブロック２１２のロ
ードピンＨ１３に至るパスと、ブロック２０２、２０
４、２０５、２０８のソースピンＮ０９、ブロック２１
０、２１１を経てブロック２１２のロードピンＨ１３に
至るパスと、ブロック２０２、２０４、２０６、２０８
のソースピンＮ０８、ブロック２１０、２１１を経てブ
ロック２１２のロードピンＨ１３に至るパスと、ブロッ
ク２０２、２０４、２０６、２０８のソースピンＮ０
９、ブロック２１０、２１１を経てブロック２１２のロ
ードピンＨ１３に至るパスと、ブロック２０３、２１
３、２０８のソースピンＮ０８、ブロック２１０、２１
１を経て、ブロック２１２のロードピンＨ１３に至るパ
スと、ブロック２０３、２１３、２０８のソースピンＮ
０９、ブロック２１０、２１１を経て、ブロック２１２
のロードピンＨ１３に至るパスの計７本である。
【００４３】同様に、クリティカルブロック２０２を通
過するパスは５本、２０２は２本、２０４は５本、２０
５は３本、２０６は２本、２０８は２本、２１０は２
本、２０９から２１４はそれぞれ１本である。
過するパスは５本、２０２は２本、２０４は５本、２０
５は３本、２０６は２本、２０８は２本、２１０は２
本、２０９から２１４はそれぞれ１本である。
【００４４】このうち最も多くパスが通過する、すなわ
ちパスの密度が最も高いブロック２０１を抽出し、バッ
ファサイジングを行う。
ちパスの密度が最も高いブロック２０１を抽出し、バッ
ファサイジングを行う。
【００４５】バッファサイジングを行った結果に基づき
予測配線長を算出し、配線遅延値を算出する。そして、
求めた配線遅延値と回路制約条件の制限値とを比較し、
遅延の制限値を満足していたら、処理を終了する。
予測配線長を算出し、配線遅延値を算出する。そして、
求めた配線遅延値と回路制約条件の制限値とを比較し、
遅延の制限値を満足していたら、処理を終了する。
【００４６】制限値を満足していなかったら、パスの密
度が次に高いクリティカルブロック２０２を抽出し、遅
延を満足するように、バッファサイジングを行う。
度が次に高いクリティカルブロック２０２を抽出し、遅
延を満足するように、バッファサイジングを行う。
【００４７】このようにして、遅延を満足するまで、パ
スの密度の高い、すなわち配線遅延に対し有効なクリテ
ィカルブロックから置き換えていく。遅延を満足したと
ころで、処理は終了する。
スの密度の高い、すなわち配線遅延に対し有効なクリテ
ィカルブロックから置き換えていく。遅延を満足したと
ころで、処理は終了する。
【００４８】
【実施例２】図３は本発明の第２の実施例を示す流れ図
である。
である。
【００４９】本実施例は、詳細配線後に、配線遅延に対
し有効なクリティカルブロックを置き換えるものであ
る。
し有効なクリティカルブロックを置き換えるものであ
る。
【００５０】概略配線（global routing：「グローバル
配線」ともいう）を行なった（ステップ101）後、詳細
配線（detaile routing）を行い（ステップ102）、実配
線長を算出する（ステップ103）。
配線」ともいう）を行なった（ステップ101）後、詳細
配線（detaile routing）を行い（ステップ102）、実配
線長を算出する（ステップ103）。
【００５１】次に、実配線長から配線遅延値を算出する
（ステップ104）。
（ステップ104）。
【００５２】そして、ステップ104で算出した配線遅延
値を予め定められた対象回路の制限値と比較して、クリ
ティカルパスを抽出する（ステップ105）。
値を予め定められた対象回路の制限値と比較して、クリ
ティカルパスを抽出する（ステップ105）。
【００５３】クリティカルパス上のブロックをクリティ
カルブロックとして抽出する（ステップ106）。
カルブロックとして抽出する（ステップ106）。
【００５４】クリティカルパス上の始まりのブロックの
ソースピンに接続されているパスの全てトレースし、ス
テップ106で抽出した全てのクリティカルブロックのパ
スの密度を算出する（ステップ107）。
ソースピンに接続されているパスの全てトレースし、ス
テップ106で抽出した全てのクリティカルブロックのパ
スの密度を算出する（ステップ107）。
【００５５】次に、最もパスの密度が高いクリティカル
ブロックを抽出する（ステップ108）。
ブロックを抽出する（ステップ108）。
【００５６】抽出した最もパスの密度が高いクリティカ
ルブロックに対してバッファサイジングを行う（ステッ
プ109）。
ルブロックに対してバッファサイジングを行う（ステッ
プ109）。
【００５７】そして、ブロックの置き換えが行なわれた
エリアだけ再配線する（ステップ110）。
エリアだけ再配線する（ステップ110）。
【００５８】バッファサイジングを行った結果に基づき
再度配線長を算出し（ステップ111）、配線長から配線
遅延値を算出する（ステップ112）。
再度配線長を算出し（ステップ111）、配線長から配線
遅延値を算出する（ステップ112）。
【００５９】算出された配線遅延値と回路制約条件の制
限値とを比較し、遅延を満足していないなら、パスの密
度が次に高いクリティカルブロックを抽出し（ステップ
108）、バッファサイジングを行う（ステップ109）。
限値とを比較し、遅延を満足していないなら、パスの密
度が次に高いクリティカルブロックを抽出し（ステップ
108）、バッファサイジングを行う（ステップ109）。
【００６０】上記のようにして、遅延を満足するまで、
処理を繰り返す。
処理を繰り返す。
【００６１】以上、本発明を上記各実施例に即して説明
したが、本発明は上記態様にのみ限定されるものでな
く、本発明の原理に準ずる各種態様を含むことは勿論で
ある。
したが、本発明は上記態様にのみ限定されるものでな
く、本発明の原理に準ずる各種態様を含むことは勿論で
ある。
【００６２】
【発明の効果】以上説明したように本発明は、遅延に有
効なクリティカルブロックから自動的に駆動能力の高い
ブロックに置き換える処理を行うため、遅延を満足する
までに置き換えるブロックの数が最小ですみ、ＴＡＴの
短縮とチップ面積の増大化を防ぐという効果を有する。
効なクリティカルブロックから自動的に駆動能力の高い
ブロックに置き換える処理を行うため、遅延を満足する
までに置き換えるブロックの数が最小ですみ、ＴＡＴの
短縮とチップ面積の増大化を防ぐという効果を有する。
【図１】本発明の一実施例を説明するための流れ図であ
る。
る。
【図２】本発明の一実施例により自動配置される回路の
一例を示す図である。
一例を示す図である。
【図３】本発明の第２の実施例を説明するための流れ図
である。
である。
【図４】従来例を説明するための流れ図である。
【図５】別の従来例を説明するための流れ図である。
１ 自動配置を実行するステップ ２ 予測配線長を算出するステップ ３ 配線遅延値を算出するステップ ４ クリティカルネットを抽出するステップ ５ クリティカルパスを抽出するステップ ６ クリティカルブロックを抽出するステップ ７ クリティカルブロックのパスの密度を算出するステ
ップ ８ パスの密度が最も高いブロックを抽出するステップ ９ 駆動能力の高いブロックに置き換える処理を行うス
テップ １０ 予測配線長を算出するステップ １１ 配線遅延値を算出するステップ １２ 遅延を満足しているかを判断するステップ ２１ 機能ブロック間の接続情報を記憶するステップ ２２ クリティカルパスを指定するステップ ２３ クリティカルパスを抽出するステップ ２４ クリティカルブロックを抽出するステップ ２５ クリティカルブロックをインタラクティブに配置
するステップ ２６ 予測配線長を算出するステップ ２７ 配線遅延値を算出するステップ ２８ 残りのブロックに対して自動配置を実行するステ
ップ ３１ クリティカルパスを指定するステップ ３２ クリティカルパスに重みを付けるステップ ３３ 自動配置を実行するステップ ３４ 概略配線を実行するステップ ３５ 全て配置・配線を終了したかを判定するステップ ３６ 仮想遅延とタイミング情報を入力するステップ ３７ 配置・配線結果を要求している遅延を満足してい
るかどうか比較するステップ ３８ 要求を満足しているかどうかを判定するステップ ３９ 要求を満足するように信号の重みを変更するステ
ップ ４０ 詳細配線を実行するステップ ４１ 全て詳細配線を終了したかを判定するステップ ４２ 詳細配線結果が要求している遅延を満足している
かどうか比較するステップ ４３ 要求を満足しているかどうかを判定するステップ ４４ 要求を満足するように信号の配線順序と重みを変
更するステップ １０１ 概略配線を実行するステップ １０２ 詳細配線を実行するステップ １０３ 配線長を算出するステップ １０４ 配線遅延値を算出するステップ １０５ クリティカルパスを抽出するステップ １０６ クリティカルブロックを抽出するステップ １０７ クリティカルブロックのパスの密度を算出する
ステップ １０８ パスの密度が最も高いブロックを抽出するステ
ップ １０９ 駆動能力の高いブロックに置き換える処理を行
うステップ １１０ 配線長を算出するステップ １１１ 配線遅延値を算出するステップ １１２ 遅延を満足しているかを判断するステップ ２０１〜２１４ 機能ブロック Ｎ０１〜Ｎ１４ ソースピン Ｈ０１〜Ｈ１７ ロードピン
ップ ８ パスの密度が最も高いブロックを抽出するステップ ９ 駆動能力の高いブロックに置き換える処理を行うス
テップ １０ 予測配線長を算出するステップ １１ 配線遅延値を算出するステップ １２ 遅延を満足しているかを判断するステップ ２１ 機能ブロック間の接続情報を記憶するステップ ２２ クリティカルパスを指定するステップ ２３ クリティカルパスを抽出するステップ ２４ クリティカルブロックを抽出するステップ ２５ クリティカルブロックをインタラクティブに配置
するステップ ２６ 予測配線長を算出するステップ ２７ 配線遅延値を算出するステップ ２８ 残りのブロックに対して自動配置を実行するステ
ップ ３１ クリティカルパスを指定するステップ ３２ クリティカルパスに重みを付けるステップ ３３ 自動配置を実行するステップ ３４ 概略配線を実行するステップ ３５ 全て配置・配線を終了したかを判定するステップ ３６ 仮想遅延とタイミング情報を入力するステップ ３７ 配置・配線結果を要求している遅延を満足してい
るかどうか比較するステップ ３８ 要求を満足しているかどうかを判定するステップ ３９ 要求を満足するように信号の重みを変更するステ
ップ ４０ 詳細配線を実行するステップ ４１ 全て詳細配線を終了したかを判定するステップ ４２ 詳細配線結果が要求している遅延を満足している
かどうか比較するステップ ４３ 要求を満足しているかどうかを判定するステップ ４４ 要求を満足するように信号の配線順序と重みを変
更するステップ １０１ 概略配線を実行するステップ １０２ 詳細配線を実行するステップ １０３ 配線長を算出するステップ １０４ 配線遅延値を算出するステップ １０５ クリティカルパスを抽出するステップ １０６ クリティカルブロックを抽出するステップ １０７ クリティカルブロックのパスの密度を算出する
ステップ １０８ パスの密度が最も高いブロックを抽出するステ
ップ １０９ 駆動能力の高いブロックに置き換える処理を行
うステップ １１０ 配線長を算出するステップ １１１ 配線遅延値を算出するステップ １１２ 遅延を満足しているかを判断するステップ ２０１〜２１４ 機能ブロック Ｎ０１〜Ｎ１４ ソースピン Ｈ０１〜Ｈ１７ ロードピン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ａ
Claims (3)
- 【請求項１】クリティカルパスを構成する機能ブロック
（「クリティカルブロック」という）のパスの密度を算
出し、前記クリティカルブロックの中からパスの密度が
高いクリティカルブロックの順に該クリティカルブロッ
クを駆動能力の高いブロックと置き換え、配線遅延が予
め定めた遅延制約値を満たすようにすることを特徴とす
る半導体集積回路の自動配置方式。 - 【請求項２】配線長を算出する工程と、 前記配線長から配線遅延値を算出する工程と、 前記配線遅延値を予め定められた対象回路の制約条件と
比較してクリティカルパスを抽出する工程と、 前記クリティカルパスを構成する機能ブロックを抽出す
る工程と、 前記機能ブロックについてそれぞれのパス密度を算出す
る工程と、 前記機能ブロックの中から最もパスの密度の高い機能ブ
ロックを選択する工程と、 前記選択された機能ブロックに対して自動的にブロック
の置き換えを行う工程と、 前記ブロックの置き換えを行った後に再度配線長を算出
する工程と、 前記配線長から配線遅延値を算出する工程と、 前記配線遅延値と前記回路制約条件に示される制限値と
を比較する工程と、を備えることを特徴とする半導体集
積回路の自動配置方式。 - 【請求項３】概略配線、詳細配線を行なった後配線長を
算出する工程と、 前記配線長から配線遅延値を算出する工程と、 前記配線遅延値を予め定められた対象回路の制約条件と
比較してクリティカルパスを抽出する工程と、 前記クリティカルパスを構成する機能ブロックを抽出す
る工程と、 前記機能ブロックについてそれぞれのパス密度を算出す
る工程と、 前記機能ブロックの中から最もパスの密度の高い機能ブ
ロックを選択する工程と、 前記選択された機能ブロックに対して自動的にブロック
の置き換えを行う工程と、 前記ブロックの置き換えを行った領域について再度配線
を行なう工程と、 再度配線長を算出する工程と、 前記配線長から配線遅延値を算出する工程と、 前記配線遅延値と前記回路制約条件に示される制限値と
を比較する工程と、を備えることを特徴とする半導体集
積回路の自動配置方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7039002A JPH08213468A (ja) | 1995-02-03 | 1995-02-03 | 半導体集積回路の自動配置方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7039002A JPH08213468A (ja) | 1995-02-03 | 1995-02-03 | 半導体集積回路の自動配置方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213468A true JPH08213468A (ja) | 1996-08-20 |
Family
ID=12540924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7039002A Pending JPH08213468A (ja) | 1995-02-03 | 1995-02-03 | 半導体集積回路の自動配置方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213468A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326705A (ja) * | 1992-05-22 | 1993-12-10 | Toshiba Corp | 半導体集積回路の設計方法 |
| JPH0728876A (ja) * | 1993-07-12 | 1995-01-31 | Fujitsu Ltd | 遅延時間解析装置 |
-
1995
- 1995-02-03 JP JP7039002A patent/JPH08213468A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326705A (ja) * | 1992-05-22 | 1993-12-10 | Toshiba Corp | 半導体集積回路の設計方法 |
| JPH0728876A (ja) * | 1993-07-12 | 1995-01-31 | Fujitsu Ltd | 遅延時間解析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737580A (en) | Wiring design tool improvement for avoiding electromigration by determining optimal wire widths | |
| EP0145925B1 (en) | Iterative method for establishing connections between nodes and the resulting product | |
| KR0153392B1 (ko) | Lsi용 상호접속 배선 설계 방법 | |
| US5926397A (en) | Routing design method and routing design apparatus | |
| JPH10270563A (ja) | 集積回路の自動概略配線方法 | |
| US6971082B2 (en) | Method and apparatus for revising wiring of a circuit to prevent electro-migration | |
| US7191420B2 (en) | Net/wiring selection method, net selection method, wiring selection method, and delay improvement method | |
| US5757657A (en) | Adaptive incremental placement of circuits on VLSI chip | |
| US20070022400A1 (en) | Method, program, and apparatus for designing layout of semiconductor integrated circuit | |
| JPH08213468A (ja) | 半導体集積回路の自動配置方式 | |
| US6202195B1 (en) | Semiconductor integrated circuit layout method | |
| US6615401B1 (en) | Blocked net buffer insertion | |
| US6226775B1 (en) | Semiconductor integrated circuit designing method of an interconnection thereof and recording medium in which the method is recorded for empty area | |
| JP3193167B2 (ja) | 論理合成システム | |
| JP2000172738A (ja) | Ｌｓｉの自動レイアウト方法 | |
| US6532583B1 (en) | Global routing determination method and storage medium | |
| JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
| JPH04251961A (ja) | Ｃａｄによる回路ブロックの配置設計方式 | |
| JP3134838B2 (ja) | ブロック間配線装置 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JP2002313920A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH05243383A (ja) | 自動配線方法 | |
| JP2005107556A (ja) | 半導体集積回路の配線処理方法 | |
| JP2000057197A (ja) | クロックネットのレイアウト設計変更方式 | |
| JPH04151853A (ja) | 配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980106 |