JPH08213741A - 印刷配線板の製造方法 - Google Patents

印刷配線板の製造方法

Info

Publication number
JPH08213741A
JPH08213741A JP4137295A JP4137295A JPH08213741A JP H08213741 A JPH08213741 A JP H08213741A JP 4137295 A JP4137295 A JP 4137295A JP 4137295 A JP4137295 A JP 4137295A JP H08213741 A JPH08213741 A JP H08213741A
Authority
JP
Japan
Prior art keywords
solder resist
wiring board
printed wiring
palladium
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4137295A
Other languages
English (en)
Other versions
JP2682497B2 (ja
Inventor
Takanori Tsunoda
貴徳 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7041372A priority Critical patent/JP2682497B2/ja
Publication of JPH08213741A publication Critical patent/JPH08213741A/ja
Application granted granted Critical
Publication of JP2682497B2 publication Critical patent/JP2682497B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 印刷配線板の狭小パッド間にソルダーレジス
トを形成する際、実装パッド上にソルダーレジストの残
渣が発生しないように形成する。 【構成】 印刷配線板(1)の銅上にニッケル又はパラ
ジュウムめっき(3)を行い、めっき表面を酸化後、印
刷配線板全面にソルダーレジスト(4a)を塗布し、レ
ジスト(4a)の表面を膨潤後パターンとソルダーレジ
ストの面が平滑になるように研磨する。ニッケル又はパ
ラジュウム上のソルダーレジストは銅めっき上に比較し
て剥離しやすいため実装パッド上にソルダーレジストの
残渣がなく、狭小パッド間にソルダーレジストを形成し
た印刷配線板を製造することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、印刷配線板の製造方法
に関し、特に、高密度表面実装用のパッド間にソルダー
レジストを正確に形成する印刷配線板の製造方法に関す
るものである。
【0002】
【従来の技術】従来技術について図3を用いて説明す
る。図3は、従来技術による印刷配線板の製造方法を示
す縦断面図で、図3(a)はパターン形成後の縦断面
図、(b)はソルダーレジスト塗布、硬化後の縦断面
図、(c)は平滑に研磨後の縦断面図、及び(d)は2
次ソルダーレジスト形成後の縦断面図である。従来の印
刷配線板の製造方法における、パッドピッチの狭い部分
にソルダーレジストを形成するための従来の技術につい
ては、例えば、特開平3−278592に提案されてい
る。
【0003】この従来の技術(特開平3−27859
2)によれば、図3(a)に示すように、従来より公知
の方法で回路形成された0.3mmピッチパッド(2)
(幅0.15mm、間隙0.15mm、導体厚40μ
m)を有する印刷配線板(1)上に、図3(b)に示す
ように、膨張性ソルダーレジストインク(4a)を塗布
する。その後、50〜100℃で仮乾燥させる。次に、
図3(c)に示すように、ソルダーレジスト(4a)と
実装用パッド(2)によって構成される面が平滑になる
ように機械研磨を行う。その後140〜160℃でソル
ダーレジスト(4a)を硬化する。この時、ソルダーレ
ジスト中の充填材の膨張が起こり、ソルダーレジストダ
ムが形成される。
【0004】その他、同様の目的(狭小パッド間のソル
ダーレジスト形成)を達成するための従来技術として
は、例えば、特開平3−268479のようにエッチン
グレジストを残存させ、ソルダーレジスト塗布乾燥後、
平滑になるように研磨する方法もある。図3(c)の状
態では、実装用パッド以外の部分も研磨により導体回路
が露出しているため、図3(d)に示すように、この印
刷配線板上に通常のフォト現像型のソルダーレジスト
(4b)又はスクリーン印刷による熱硬化型のソルダー
レジストを形成し、狭小パッド間にソルダーレジストを
形成した所望の印刷配線板を製造する。
【0005】
【発明が解決しようとする課題】上記従来の印刷配線板
の製造方法では、パッド間隙狭小部分にソルダーレジス
トを形成するため、印刷配線板全面にソルダーレジスト
インクを塗布・乾燥し、パッドとソルダーレジストが平
滑になるように研磨している。従って、ソルダーレジス
ト(又はエッチングレジスト)がパッド上に残り実装時
にはんだ付け不良になるという問題があった。
【0006】
【課題を解決するための手段】本発明は、回路導体及び
スルーホールを形成した印刷配線板の銅上にニッケル又
はパラジュウムをめっきする工程と、めっき表面を加熱
処理して酸化させる工程と、ソルダーレジストを全面に
塗布・乾燥する工程と、アルカリ溶液にてソルダーレジ
ストを膨潤させ、導体回路上のソルダーレジストを研磨
除去する工程と、露出した導体部に無電解銅めっきを置
換析出させる工程と、ソルダーレジストを形成する工程
を含むことを特徴とする印刷配線板の製造方法である。
また、本発明は、印刷配線板の銅上にニッケル又はパラ
ジュウムをめっきする工程が、無電解めっきであること
を特徴とする上記の印刷配線板の製造方法である。
【0007】
【作用】本発明においては、印刷配線板の銅上にニッケ
ル又はパラジュウムをめっきする工程、めっき表面を加
熱処理して酸化させる工程、ソルダーレジストを全面に
塗布・乾燥する工程と、アルカリ溶液にてソルダーレジ
ストを膨潤させ、銅上のソルダーレジストを研磨除去す
る工程、露出した導体部に無電解銅めっきを置換析出さ
せる工程を含むもので、銅上にめっきされているニッケ
ル又はパラジュウムは、その表面が銅に比べてなめらか
であるため、ソルダーレジストのアンカー効果がなくな
り密着しないものであり、かつ、これらをを酸化させて
いるため、剥離しやすくなっており、ソルダーレジスト
は、完全に剥離除去できるものである。また、印刷配線
板の銅上にニッケル又はパラジュウムをめっきする工程
が、無電解めっきであることが好ましく、銅上にめっき
されているニッケル又はパラジュウムは、その表面が銅
に比べてなめらかである。
【0008】
【実施例】本発明の実施例について図面を参照して説明
する。 [実施例1]図1は、本発明の実施例1の印刷配線板の
製造方法を示す縦断面図で、(a)はニッケルめっき後
の縦断面図、(b)はソルダーレジスト塗布、硬化後の
縦断面図、(c)は平滑に研磨後の縦断面図、(d)は
無電解銅めっき後の縦断面図及び(e)は2次ソルダー
レジスト形成後の縦断面図である。図1(a)に示すよ
うに、従来より公知の方法で回路形成された0.3mm
ピッチパッド(2)(幅0.15mm、間隙0.15m
m、導体厚40μm)を有する印刷配線板(1)の銅上
に無電解ニッケルめっき(3)を行う。
【0009】無電解ニッケルめっきの処理方法は、前処
理として酸性脱脂→ソフトエッチング(過酸化水素−硫
酸系)→10%硫酸洗浄を行い、銅表面の汚れ(酸化
膜、油分)を除去して、ニッケルめっきの触媒となるパ
ラジュウムを含む活性化浴に常温で1分間浸漬し、銅と
の置換反応によってパラジュウムを0.001μm程度
析出させる。次に、次亜リン酸又はジメチルアミンボラ
ン等を還元剤とする無電解ニッケルめっき液に90℃、
20分間の条件で浸漬し、銅上のパラジュウムを触媒と
して、ニッケルめっき(3)を約3μm析出させる。ニ
ッケルは約3μm被膜を形成すれば特性が得られる。ニ
ッケルめっきした印刷配線板(1)を150℃、10分
間加熱処理し、ニッケルの表面を約0.1μm酸化させ
る。
【0010】図1(b)に示すように、印刷配線板
(1)上に樹脂を低分子化してアルカリ溶液の浸透性を
良くしたソルダーレジスト(4a)を導体厚とほぼ同じ
厚み40μm塗布し、100℃、30分間乾燥する。そ
の後、常温の1%炭酸ナトリウム溶液に10分間浸漬
し、ソルダーレジスト(4a)の表面を膨潤させ、図1
(c)に示すように、パッド(2)とソルダーレジスト
(4a)が平滑になるように機械研磨(ブラシ、バフ、
ベルト研磨等)する。ニッケルの表面は銅に比べてなめ
らかであるため、ソルダーレジストのアンカー効果がな
くなり密着しない。また、ニッケルを酸化させているた
め、酸化ニッケルとニッケルの間で剥離しやすくなって
おり、ソルダーレジスト(4a)はニッケル(3)上か
ら完全に剥離除去できる。
【0011】次に、図1(d)に示すように、10%硫
酸に常温、1分間浸漬しニッケル酸化層を除去した後無
電解銅めっき(5)をニッケル(3)との置換反応によ
り行う。無電解銅めっき(5)は60℃、20分間で約
1μm析出させる。無電解銅めっき(5)を行うことに
より導体回路の表面はポーラスな形状となり、ソルダー
レジストのアンカー効果の作用を使用できる状態とな
る。図1(e)に示すように、得られた印刷配線板
(1)上に通常のフォト現像型ソルダーレジスト(4
b)を形成し、実装パッド上にソルダーレジストの残渣
がなく。狭小ピッチパッド間にソルダーレジストが形成
された所望の印刷配線板を得ることが出来るものであ
る。
【0012】〔実施例2〕図2は、本発明の実施例2の
印刷配線板の製造方法を示す縦断面図で、(a)はパラ
ジュウムめっき後の縦断面図、(b)はソルダーレジス
ト塗布、硬化後の縦断面図、(c)は平滑に研磨後の縦
断面図、(d)は無電解銅めっき後の縦断面図、及び
(e)は2次ソルダーレジスト形成後の縦断面図であ
る。図2(a)に示すように、従来より公知の方法で回
路形成された0.3mmピッチパッド(2)(幅0.1
5mm、間隙0.15mm、導体厚40μm)を有する
印刷配線板(1)の銅上に無電解パラジュウムめっき
(6)を行う。
【0013】無電解パラジュウムめっきの処理方法は、
前処理として酸性脱脂→ソフトエッチング(過酸化水素
−硫酸系)→10%硫酸洗浄を行い、銅表面の汚れ(酸
化膜、油分)を除去して、パラジュウムめっきの触媒と
なるパラジュウムを含む活性化浴に常温で1分間浸漬
し、銅との置換反応によってパラジュウムを0.001
μm程度析出させる。次に、次亜リン酸等を還元剤とす
る無電解パラジュウムめっき液に50℃、60分間の条
件で浸漬し、銅上のパラジュウムを触媒として、パラジ
ュウムめっき(6)を約1μm析出させる。パラジュウ
ムは約1μm被膜を形成すれば表面がなめらかになる。
パラジュウムめっき(6)した印刷配線板(1)を15
0℃、10分間加熱処理し、パラジュウムの表面を約
0.05μm酸化させる。
【0014】図2(b)に示すように、印刷配線板
(1)上に樹脂を低分子化してアルカリ溶液の浸透性を
良くしたソルダーレジスト(4a)を導体厚とほぼ同じ
厚み40μm塗布し、100℃、30分間乾燥する。そ
の後、常温の1%炭酸ナトリウム溶液に10分間浸漬
し、ソルダーレジスト(4a)の表面を膨潤させ、図2
(c)に示すように、パッド(2)とソルダーレジスト
(4a)が平滑になるように機械研磨(ブラシ、バフ、
ベルト研磨等)する。パラジュウムの表面は銅に比べて
なめらかであるため、ソルダーレジストのアンカー効果
がなくなり密着しない。またパラジュウムを酸化させて
いるため、酸化パラジュウムとパラジュウムの間で剥離
しやすくなっておりソルダーレジスト(4a)はパラジ
ュウム(6)上から完全に剥離除去できる。
【0015】次に、図2(d)に示すように、10%硫
酸に常温、1分間浸漬しパラジュウム酸化層を除去した
後無電解銅めっき(5)をパラジュウム(6)との置換
反応により行う。無電解銅めっき(5)は、60℃、2
0分間で約1μm析出させる。無電解銅めっき(5)を
行うことにより導体回路の表面はポーラスな形状とな
り、ソルダーレジストのアンカー効果の作用を使用でき
る状態となる。図2(e)に示すように、得られた印刷
配線板(1)上に通常のスクリーン印刷で熱硬化型ソル
ダーレジスト(4c)を形成する。回路形成後ニッケル
めっきの代わりにパラジュウムめっきを使用しても実装
パッド上にソルダーレジストの残渣がなく、狭小ピッチ
パッド間にソルダーレジストが形成された所望の印刷配
線板を得ることが出来るものである。
【0016】
【発明の効果】以上説明したように本発明は、印刷配線
板の製造方法において、狭小パッド間にソルダーレジス
トを形成するため、回路形成後銅上に無電解ニッケル又
はパラジュウムめっきを行い、めっき表面を酸化後、印
刷配線板全面にソルダーレジストを塗布し、レジストの
膨潤後パターンとソルダーレジストの面が平滑になるよ
うに研磨した。ニッケル又はパラジュウム上のソルダー
レジストは銅めっき上に比較して剥離除去しやすいた
め、実装パッド上のレジスト残りは従来の5%から1%
未満に減少した。その結果、部品実装時のはんだ付け不
良も防止することが出来るという効果を奏するものであ
る。
【図面の簡単な説明】
【図1】本発明の実施例1の印刷配線板の製造方法を示
す縦断面図。
【図2】本発明の実施例2の印刷配線板の製造方法を示
す縦断面図。
【図3】従来技術による印刷配線板の製造方法を示す縦
断面図。
【符号の説明】
1 印刷配線板 2 パッド 3 ニッケルめっき 4a ソルダーレジスト(改良熱硬化型) 4b ソルダーレジスト(フォト現像型) 4c ソルダーレジスト(熱硬化型) 5 銅めっき 6 パラジウムめっき

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 回路導体及びスルーホールを形成した印
    刷配線板の銅上にニッケル又はパラジュウムをめっきす
    る工程と、めっき表面を加熱処理して酸化させる工程
    と、ソルダーレジストを全面に塗布・乾燥する工程と、
    アルカリ溶液にてソルダーレジストを膨潤させ、導体回
    路上のソルダーレジストを研磨除去する工程と、露出し
    た導体部に無電解銅めっきを置換析出させる工程と、ソ
    ルダーレジストを形成する工程を含むことを特徴とする
    印刷配線板の製造方法。
  2. 【請求項2】 印刷配線板の銅上にニッケル又はパラジ
    ュウムをめっきする工程が、無電解めっきであることを
    特徴とする請求項1に記載の印刷配線板の製造方法。
JP7041372A 1995-02-06 1995-02-06 印刷配線板の製造方法 Expired - Fee Related JP2682497B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7041372A JP2682497B2 (ja) 1995-02-06 1995-02-06 印刷配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7041372A JP2682497B2 (ja) 1995-02-06 1995-02-06 印刷配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH08213741A true JPH08213741A (ja) 1996-08-20
JP2682497B2 JP2682497B2 (ja) 1997-11-26

Family

ID=12606601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7041372A Expired - Fee Related JP2682497B2 (ja) 1995-02-06 1995-02-06 印刷配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2682497B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246750A (ja) * 2001-02-15 2002-08-30 Ibiden Co Ltd プリント配線板及びその製造方法
US7288838B2 (en) 2003-04-16 2007-10-30 Oki Electric Industry Co., Ltd. Circuit board for mounting a semiconductor chip and manufacturing method thereof
JP2010109104A (ja) * 2008-10-29 2010-05-13 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2015141998A (ja) * 2014-01-28 2015-08-03 ファナック株式会社 配線パターンの腐食による断線を防止する構造を備えたプリント基板
US11646287B2 (en) 2020-07-22 2023-05-09 Kioxia Corporation Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246750A (ja) * 2001-02-15 2002-08-30 Ibiden Co Ltd プリント配線板及びその製造方法
US7288838B2 (en) 2003-04-16 2007-10-30 Oki Electric Industry Co., Ltd. Circuit board for mounting a semiconductor chip and manufacturing method thereof
JP2010109104A (ja) * 2008-10-29 2010-05-13 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2015141998A (ja) * 2014-01-28 2015-08-03 ファナック株式会社 配線パターンの腐食による断線を防止する構造を備えたプリント基板
US11646287B2 (en) 2020-07-22 2023-05-09 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
JP2682497B2 (ja) 1997-11-26

Similar Documents

Publication Publication Date Title
US4430154A (en) Method of producing printed circuit boards
JP2682497B2 (ja) 印刷配線板の製造方法
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP3999834B2 (ja) 成形回路部品などのめっき部品の製法
JPS58186994A (ja) 印刷配線板の製造方法
JPH09184076A (ja) 窒化アルミニウムメタライズ基板の製造方法
JP2004124110A (ja) 無電解金めっきの前処理方法、配線基板及びその製造方法
JPH0964538A (ja) プリント配線板の製造方法
JP2513158B2 (ja) プリント配線板の製造方法
JP3766349B2 (ja) 配線基板の製造方法
JP3784978B2 (ja) 多層配線基板の製造方法
JP2713037B2 (ja) プリント配線板及びその製造方法
JP2000223818A (ja) 多層配線基板の製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JPH0575233A (ja) 配線板の製造法
JP3748372B2 (ja) 配線基板の製造方法
JP3729555B2 (ja) プリント配線板
JPH02244789A (ja) プリント板及びその製造方法
JPS61163693A (ja) プリント配線板の製造方法
JPS5938759B2 (ja) プリント回路用基板の製造法
JPH11177210A (ja) 導体パターンの形成方法
JPS62268194A (ja) 印刷配線板の製造方法
JPS62271491A (ja) 印刷配線板の製造方法
JPS6114796A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20090808

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100808

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees