JPH08213903A - Ｖｆｏ自動調整装置 - Google Patents
Ｖｆｏ自動調整装置Info
- Publication number
- JPH08213903A JPH08213903A JP7020054A JP2005495A JPH08213903A JP H08213903 A JPH08213903 A JP H08213903A JP 7020054 A JP7020054 A JP 7020054A JP 2005495 A JP2005495 A JP 2005495A JP H08213903 A JPH08213903 A JP H08213903A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- frequency
- voltage
- peak voltage
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ピーク電圧が一定した波形として発振して入
力する同期信号にロックするように自動調整するＶＦＯ
自動調整装置を提供することを目的とする。 【構成】 発振用コンデンサ１１を接続し、制御入力端
子ｃに印加する直流電圧を変えることにより発振周波数
を制御し、同期信号に同期した信号を出力する発振ユニ
ット１において、前記制御入力端子に印加する直流電圧
は、発振周波数検出部２と、発振ピーク電圧検出部３
と、発振周波数設定部４と、設定テーブル５と、制御電
圧設定手段６と、Ｄ／Ａコンバータ７とでなり、前記発
振周波数検出部よりの発振周波数及び、発振ピーク電圧
検出部よりの発振ピーク電圧と、前記発振周波数設定部
よりの設定周波数に対する設定周波数及び、設定ピーク
電圧とを各々比較して前記制御入力端子に印加する直流
電圧データを設定し、該直流電圧データをアナログ信号
に変換して制御入力端子ｃに入力している。
力する同期信号にロックするように自動調整するＶＦＯ
自動調整装置を提供することを目的とする。 【構成】 発振用コンデンサ１１を接続し、制御入力端
子ｃに印加する直流電圧を変えることにより発振周波数
を制御し、同期信号に同期した信号を出力する発振ユニ
ット１において、前記制御入力端子に印加する直流電圧
は、発振周波数検出部２と、発振ピーク電圧検出部３
と、発振周波数設定部４と、設定テーブル５と、制御電
圧設定手段６と、Ｄ／Ａコンバータ７とでなり、前記発
振周波数検出部よりの発振周波数及び、発振ピーク電圧
検出部よりの発振ピーク電圧と、前記発振周波数設定部
よりの設定周波数に対する設定周波数及び、設定ピーク
電圧とを各々比較して前記制御入力端子に印加する直流
電圧データを設定し、該直流電圧データをアナログ信号
に変換して制御入力端子ｃに入力している。
Description
【０００１】
【産業上の利用分野】本発明は、ＶＦＯ自動調整装置に
係わり、とくに、設定した周波数に正確にロックするも
のに関する。
係わり、とくに、設定した周波数に正確にロックするも
のに関する。
【０００２】
【従来の技術】従来のＶＦＯ調整は図６に示すように、
発振用コンデンサを外部に接続し、制御入力端子に印加
する直流電圧を変えることにより発振周波数を制御し、
入力する同期信号に同期する信号を発振して出力する発
振ユニットにおいて、前記制御入力端子に印加する直流
電圧を決定するに、発振周波数設定部と、制御電圧調整
部を設け、前記発振用コンデンサの両端の波形を監視し
て、手動により直流制御電圧を調整するようにしてい
た。しかし、この方法では、前記発振ユニットのバラツ
キ等により、発振コンデンサの両端の周波数が周波数設
定部で設定した周波数と一致したとしても、発振周期が
一定せず、図５に示すように、鋸歯状波のピーク電圧が
一定しない状態で同期信号にロックする場合があり、周
期が一定し、安定した発振信号が得られないという問題
があった。
発振用コンデンサを外部に接続し、制御入力端子に印加
する直流電圧を変えることにより発振周波数を制御し、
入力する同期信号に同期する信号を発振して出力する発
振ユニットにおいて、前記制御入力端子に印加する直流
電圧を決定するに、発振周波数設定部と、制御電圧調整
部を設け、前記発振用コンデンサの両端の波形を監視し
て、手動により直流制御電圧を調整するようにしてい
た。しかし、この方法では、前記発振ユニットのバラツ
キ等により、発振コンデンサの両端の周波数が周波数設
定部で設定した周波数と一致したとしても、発振周期が
一定せず、図５に示すように、鋸歯状波のピーク電圧が
一定しない状態で同期信号にロックする場合があり、周
期が一定し、安定した発振信号が得られないという問題
があった。
【０００３】
【発明が解決しようとする課題】本発明は以上述べた問
題点を解決し、周波数設定部で設定した周波数で、ピー
ク電圧が一定した波形として発振して入力する同期信号
にロックするように自動調整し、一定周期の安定した発
振信号を得ることのできるＶＦＯ自動調整装置を提供す
ることを目的としている。
題点を解決し、周波数設定部で設定した周波数で、ピー
ク電圧が一定した波形として発振して入力する同期信号
にロックするように自動調整し、一定周期の安定した発
振信号を得ることのできるＶＦＯ自動調整装置を提供す
ることを目的としている。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、発振用コンデンサを外部に接続し、制御入
力端子に印加する直流電圧を変えることにより発振周波
数を制御し、入力する同期信号に同期する信号を発振し
て出力する発振ユニットにおいて、前記制御入力端子に
印加する直流電圧は、前記発振用コンデンサの両端の発
進波形より、発進周波数を検出する発振周波数検出部
と、発振ピーク電圧を検出する発振ピーク電圧検出部
と、発振周波数設定部と、該発振周波数設定部で設定し
た設定周波数に対する設定周波数及び、設定ピーク電圧
を記憶する設定テーブルと、制御電圧設定手段と、Ｄ／
Ａコンバータとでなり、前記発振周波数検出部よりの発
振周波数及び、発振ピーク電圧検出部よりの発振ピーク
電圧と、前記発振周波数設定部よりの設定周波数に対す
る設定周波数及び、設定ピーク電圧とを各々比較するこ
とにより前記制御入力端子に印加する直流電圧データを
設定し、該直流電圧データをアナログ信号に変換し、該
アナログ信号を前記制御入力端子に印加している。
決するため、発振用コンデンサを外部に接続し、制御入
力端子に印加する直流電圧を変えることにより発振周波
数を制御し、入力する同期信号に同期する信号を発振し
て出力する発振ユニットにおいて、前記制御入力端子に
印加する直流電圧は、前記発振用コンデンサの両端の発
進波形より、発進周波数を検出する発振周波数検出部
と、発振ピーク電圧を検出する発振ピーク電圧検出部
と、発振周波数設定部と、該発振周波数設定部で設定し
た設定周波数に対する設定周波数及び、設定ピーク電圧
を記憶する設定テーブルと、制御電圧設定手段と、Ｄ／
Ａコンバータとでなり、前記発振周波数検出部よりの発
振周波数及び、発振ピーク電圧検出部よりの発振ピーク
電圧と、前記発振周波数設定部よりの設定周波数に対す
る設定周波数及び、設定ピーク電圧とを各々比較するこ
とにより前記制御入力端子に印加する直流電圧データを
設定し、該直流電圧データをアナログ信号に変換し、該
アナログ信号を前記制御入力端子に印加している。
【０００５】また、前記発振周波数検出部は、前記発振
用コンデンサの両端の信号を高インピーダンスで受けて
出力する高インピーダンスバッファ回路と、該高インピ
ーダンスバッファ回路よりの信号の周波数をカウントす
る周波数カウンタとで構成している。
用コンデンサの両端の信号を高インピーダンスで受けて
出力する高インピーダンスバッファ回路と、該高インピ
ーダンスバッファ回路よりの信号の周波数をカウントす
る周波数カウンタとで構成している。
【０００６】また、前記発振ピーク電圧検出部は、前記
発振用コンデンサの両端の信号のピーク電圧をホールド
するピークホールド回路と、該ピークホールド回路より
の信号をデジタル信号に変換するＡ／Ｄコンバータとで
構成している。
発振用コンデンサの両端の信号のピーク電圧をホールド
するピークホールド回路と、該ピークホールド回路より
の信号をデジタル信号に変換するＡ／Ｄコンバータとで
構成している。
【０００７】また、前記制御電圧設定手段は、前記周波
数設定部よりの周波数に対する設定周波数及び設定ピー
ク電圧と、周波数検出部よりの発振周波数データとを比
較する周波数比較部と、Ａ／Ｄコンバータよりの発振ピ
ーク電圧データとを比較するピーク電圧比較部と、前記
周波数の差データおよびピーク電圧の差データに対する
制御電圧補正データを予め記憶する補正テーブルと、直
流制御電圧設定部とでなり、前記周波数比較部よりの差
データおよび、ピーク電圧比較部よりの差データを基
に、前記補正テーブルを参照して制御電圧を補正し、直
流制御電圧設定部が直流制御電圧を設定している。
数設定部よりの周波数に対する設定周波数及び設定ピー
ク電圧と、周波数検出部よりの発振周波数データとを比
較する周波数比較部と、Ａ／Ｄコンバータよりの発振ピ
ーク電圧データとを比較するピーク電圧比較部と、前記
周波数の差データおよびピーク電圧の差データに対する
制御電圧補正データを予め記憶する補正テーブルと、直
流制御電圧設定部とでなり、前記周波数比較部よりの差
データおよび、ピーク電圧比較部よりの差データを基
に、前記補正テーブルを参照して制御電圧を補正し、直
流制御電圧設定部が直流制御電圧を設定している。
【０００８】
【作用】以上のように構成したので、本発明のＶＦＯ自
動調整装置においては、発振ユニットの発振用コンデン
サの両端の発振波形より、その発振周波数と、ピーク電
圧を検出し、発振周波数が周波数設定部で設定した周波
数と一致し、また、発振波形のピーク電圧が所定の一定
値になるように制御電圧を設定し、一定周期の安定した
発振信号を得るようにしている。
動調整装置においては、発振ユニットの発振用コンデン
サの両端の発振波形より、その発振周波数と、ピーク電
圧を検出し、発振周波数が周波数設定部で設定した周波
数と一致し、また、発振波形のピーク電圧が所定の一定
値になるように制御電圧を設定し、一定周期の安定した
発振信号を得るようにしている。
【０００９】
【実施例】以下、図面に基づいて本発明によるＶＦＯ自
動調整装置を詳細に説明する。図１は本発明によるＶＦ
Ｏ自動調整装置の一実施例を示す回路ブロック図であ
る。図において、１は発振ユニットで、発振コンデンサ
接続端子ｂ１，ｂ２に発振用コンデンサ１１を接続し、
制御入力端子ｃに入力する直流電圧によって発振周波数
を制御して、同期入力端子ａより入力する垂直同期信号
に同期して発振した垂直信号を出力端子ｄより出力して
いる。２は周波数検出部で、前記発振コンデンサ接続端
子ｂ１，ｂ２間に接続する高インピーダンスバッファ２
１と、周波数カウンタ２２とでなり、前記発振用コンデ
ンサ１１の両端の信号の発振周波数を検出している。３
は発振ピーク電圧検出部で、前記発振コンデンサ接続端
子ｂ１，ｂ２間に接続するピークホールド回路３１と、
該ピークホールド回路３１よりのピーク電圧をデジタル
信号に変換するＡ／Ｄコンバータ３２とでなり、前記発
振用コンデンサ１１の両端の発振波形の発振ピーク電圧
を検出している。４は周波数設定部で、発振する垂直信
号の周波数を入力する垂直同期信号に合わせて設定して
いる。５は設定テーブルで、前記周波数設定部で設定し
た周波数に対応する発振周波数および設定ピーク電圧を
予め記憶している。６は制御電圧設定手段で、前記周波
数検出部２で検出した発振周波数と、周波数設定部４に
て設定した設定周波数とを比較する周波数比較部６１
と、前記Ａ／Ｄコンバータ３２よりの発振ピーク電圧と
前記設定テーブル５よりの設定ピーク電圧とを比較する
ピーク電圧比較部６２と、前記周波数比較部６１よりの
周波数差データと、前記ピーク電圧比較部６２よりのピ
ーク電圧差データに対する制御電圧補正データを予め記
憶した補正テーブル６３と、前記補正テーブル６３より
の制御電圧補正データに基づいて直流制御電圧を補正し
て設定する直流制御電圧設定部６４とでなり、前記制御
入力端子ｃに入力する直流制御電圧データを設定してい
る。７はＤ／Ａコンバータで、前記制御電圧設定部６よ
りの直流制御電圧データをアナログ信号に変換してい
る。
動調整装置を詳細に説明する。図１は本発明によるＶＦ
Ｏ自動調整装置の一実施例を示す回路ブロック図であ
る。図において、１は発振ユニットで、発振コンデンサ
接続端子ｂ１，ｂ２に発振用コンデンサ１１を接続し、
制御入力端子ｃに入力する直流電圧によって発振周波数
を制御して、同期入力端子ａより入力する垂直同期信号
に同期して発振した垂直信号を出力端子ｄより出力して
いる。２は周波数検出部で、前記発振コンデンサ接続端
子ｂ１，ｂ２間に接続する高インピーダンスバッファ２
１と、周波数カウンタ２２とでなり、前記発振用コンデ
ンサ１１の両端の信号の発振周波数を検出している。３
は発振ピーク電圧検出部で、前記発振コンデンサ接続端
子ｂ１，ｂ２間に接続するピークホールド回路３１と、
該ピークホールド回路３１よりのピーク電圧をデジタル
信号に変換するＡ／Ｄコンバータ３２とでなり、前記発
振用コンデンサ１１の両端の発振波形の発振ピーク電圧
を検出している。４は周波数設定部で、発振する垂直信
号の周波数を入力する垂直同期信号に合わせて設定して
いる。５は設定テーブルで、前記周波数設定部で設定し
た周波数に対応する発振周波数および設定ピーク電圧を
予め記憶している。６は制御電圧設定手段で、前記周波
数検出部２で検出した発振周波数と、周波数設定部４に
て設定した設定周波数とを比較する周波数比較部６１
と、前記Ａ／Ｄコンバータ３２よりの発振ピーク電圧と
前記設定テーブル５よりの設定ピーク電圧とを比較する
ピーク電圧比較部６２と、前記周波数比較部６１よりの
周波数差データと、前記ピーク電圧比較部６２よりのピ
ーク電圧差データに対する制御電圧補正データを予め記
憶した補正テーブル６３と、前記補正テーブル６３より
の制御電圧補正データに基づいて直流制御電圧を補正し
て設定する直流制御電圧設定部６４とでなり、前記制御
入力端子ｃに入力する直流制御電圧データを設定してい
る。７はＤ／Ａコンバータで、前記制御電圧設定部６よ
りの直流制御電圧データをアナログ信号に変換してい
る。
【００１０】以上の構成において、つぎにその動作を説
明する。図２は図１の各部の信号波形例を示しており、
周波数検出部２では、発振用コンデンサ１１の両端の発
振波形Ｓｏｓｃよりその周波数をカウントし、制御電圧
設定手段６にその周波数データｆｏｓｃを入力してい
る。また、発振ピーク電圧検出部３では、発振用コンデ
ンサ１１の両端の発振波形Ｓｏｓｃよりその発振ピーク
電圧を検出し、制御電圧設定手段６にその発振ピーク電
圧データＥｐｏを入力している。一方、周波数設定部４
で設定した設定周波数に基づいて、設定テーブル５を参
照して、設定周波数に対する設定周波数ｆｓ及び、設定
ピーク電圧Ｅｐｓを制御電圧設定手段６に入力してい
る。制御電圧設定手段６では、周波数比較部６１で前記
検出する周波数データｆｏｓｃと、設定する設定周波数
データｆｓを比較し、周波数差データＤｆ（＝ｆｓ−ｆ
ｏｓｃ）を算出し、また、ピーク電圧比較部６２で前記
検出するピーク電圧データＥｐｏと、設定する設定周波
数にたいする設定ピーク電圧Ｅｐｓを比較し、ピーク電
圧差データＤｅｐ（＝Ｅｐｓ−Ｅｐｏ）を算出し、前記
周波数差データＤｆ及び、ピーク電圧差データＤｅｐを
基に、補正テーブル６３の補正データΔＤｃｃを参照し
て直流制御電圧設定部６４が直流制御電圧Ｄｄｃｃを設
定している。制御電圧設定手段６で設定した直流制御電
圧ＤｄｃｃはＤ／Ａコンバータでアナログ電圧ｄｃｃに
変換して、前記発振ユニット１の制御入力端子ｃに入力
している。発振ユニット１では制御入力端子ｃに入力す
る直流制御電圧ｄｃｃに基づいて、周波数設定部４で設
定する周波数を発振し、入力する垂直同期信号に同期し
た垂直発振信号を出力端子ｄより出力している。図３は
設定テーブル５に記憶するデータ例、図４は補正テーブ
ル６３に記憶するデータ例を示している。
明する。図２は図１の各部の信号波形例を示しており、
周波数検出部２では、発振用コンデンサ１１の両端の発
振波形Ｓｏｓｃよりその周波数をカウントし、制御電圧
設定手段６にその周波数データｆｏｓｃを入力してい
る。また、発振ピーク電圧検出部３では、発振用コンデ
ンサ１１の両端の発振波形Ｓｏｓｃよりその発振ピーク
電圧を検出し、制御電圧設定手段６にその発振ピーク電
圧データＥｐｏを入力している。一方、周波数設定部４
で設定した設定周波数に基づいて、設定テーブル５を参
照して、設定周波数に対する設定周波数ｆｓ及び、設定
ピーク電圧Ｅｐｓを制御電圧設定手段６に入力してい
る。制御電圧設定手段６では、周波数比較部６１で前記
検出する周波数データｆｏｓｃと、設定する設定周波数
データｆｓを比較し、周波数差データＤｆ（＝ｆｓ−ｆ
ｏｓｃ）を算出し、また、ピーク電圧比較部６２で前記
検出するピーク電圧データＥｐｏと、設定する設定周波
数にたいする設定ピーク電圧Ｅｐｓを比較し、ピーク電
圧差データＤｅｐ（＝Ｅｐｓ−Ｅｐｏ）を算出し、前記
周波数差データＤｆ及び、ピーク電圧差データＤｅｐを
基に、補正テーブル６３の補正データΔＤｃｃを参照し
て直流制御電圧設定部６４が直流制御電圧Ｄｄｃｃを設
定している。制御電圧設定手段６で設定した直流制御電
圧ＤｄｃｃはＤ／Ａコンバータでアナログ電圧ｄｃｃに
変換して、前記発振ユニット１の制御入力端子ｃに入力
している。発振ユニット１では制御入力端子ｃに入力す
る直流制御電圧ｄｃｃに基づいて、周波数設定部４で設
定する周波数を発振し、入力する垂直同期信号に同期し
た垂直発振信号を出力端子ｄより出力している。図３は
設定テーブル５に記憶するデータ例、図４は補正テーブ
ル６３に記憶するデータ例を示している。
【００１１】
【発明の効果】以上説明したように、本発明によるＶＦ
Ｏ自動調整装置によれば、発振ユニットの発振用コンデ
ンサの両端の発振波形より、その発振周波数と、ピーク
電圧を検出し、発振周波数が周波数設定部で設定した周
波数と一致し、また、発振波形のピーク電圧が所定の値
になるように制御電圧を設定しているので、周波数設定
部で設定した周波数で、ピーク電圧の一定した波形とし
て発振して入力する同期信号にロックするように自動調
整し、一定周期の安定した発振信号を得ることのできる
ＶＦＯ自動調整装置を提供することができる。
Ｏ自動調整装置によれば、発振ユニットの発振用コンデ
ンサの両端の発振波形より、その発振周波数と、ピーク
電圧を検出し、発振周波数が周波数設定部で設定した周
波数と一致し、また、発振波形のピーク電圧が所定の値
になるように制御電圧を設定しているので、周波数設定
部で設定した周波数で、ピーク電圧の一定した波形とし
て発振して入力する同期信号にロックするように自動調
整し、一定周期の安定した発振信号を得ることのできる
ＶＦＯ自動調整装置を提供することができる。
【図１】本発明によるＶＦＯ自動調整装置の一実施例を
示す回路ブロック図である。
示す回路ブロック図である。
【図２】図１の各部信号波形例を示している。
【図３】設定テーブルのデータ例を示している。
【図４】ルックアップテーブルのデータ例を示してい
る。
る。
【図５】図６の各部信号波形例を示している。
【図６】従来のＶＦＯ自動調整装置を示す回路ブロック
図である。
図である。
１ 発振ユニット ２ 周波数検出部 ３ ピーク電圧検出部 ４ 周波数設定部 ５ 設定テーブル ６ 制御電圧設定手段 ７ Ｄ／Ａコンバータ １１ 発振用コンデンサ ２１ 高インピーダンスバッファ ２２ 周波数カウンタ ３１ ピークホールド回路 ３２ Ａ／Ｄコンバータ ６１ 周波数比較部 ６２ ピーク電圧比較部 ６３ 補正テーブル ６４ 直流制御電圧設定部 ａ 同期入力端子 ｂ１発振用コンデンサ接続端子 ｂ２発振用コンデンサ接続端子 ｃ 制御入力端子 ｄ 出力端子
Claims (4)
- 【請求項１】 発振用コンデンサを外部に接続し、制御
入力端子に印加する直流電圧を変えることにより発振周
波数を制御し、入力する同期信号に同期する信号を発振
して出力する発振ユニットにおいて、前記制御入力端子
に印加する直流電圧は、前記発振用コンデンサの両端の
発進波形より、発進周波数を検出する発振周波数検出部
と、発振ピーク電圧を検出する発振ピーク電圧検出部
と、発振周波数設定部と、該発振周波数設定部で設定し
た設定周波数に対する設定周波数及び、設定ピーク電圧
を記憶する設定テーブルと、制御電圧設定手段と、Ｄ／
Ａコンバータとでなり、前記発振周波数検出部よりの発
振周波数及び、発振ピーク電圧検出部よりの発振ピーク
電圧と、前記発振周波数設定部よりの設定周波数に対す
る設定周波数及び、設定ピーク電圧とを各々比較するこ
とにより前記制御入力端子に印加する直流電圧データを
設定し、該直流電圧データをアナログ信号に変換し、該
アナログ信号を前記制御入力端子に印加することを特徴
とするＶＦＯ自動調整装置。 - 【請求項２】 前記発振周波数検出部は、前記発振用コ
ンデンサの両端の信号を高インピーダンスで受けて出力
する高インピーダンスバッファ回路と、該高インピーダ
ンスバッファ回路よりの信号の周波数をカウントする周
波数カウンタとで成ることを特徴とする請求項１記載の
ＶＦＯ自動調整装置。 - 【請求項３】 前記発振ピーク電圧検出部は、前記発振
用コンデンサの両端の信号のピーク電圧をホールドする
ピークホールド回路と、該ピークホールド回路よりの信
号をデジタル信号に変換するＡ／Ｄコンバータとで成る
ことを特徴とする請求項１記載のＶＦＯ自動調整装置。 - 【請求項４】 前記制御電圧設定手段は、前記周波数設
定部よりの周波数に対する設定周波数及び設定ピーク電
圧と、周波数検出部よりの発振周波数データとを比較す
る周波数比較部と、Ａ／Ｄコンバータよりの発振ピーク
電圧データとを比較するピーク電圧比較部と、前記周波
数の差データおよびピーク電圧の差データに対する制御
電圧補正データを予め記憶する補正テーブルと、直流制
御電圧設定部とでなり、前記周波数比較部よりの差デー
タおよび、ピーク電圧比較部よりの差データを基に、前
記補正テーブルを参照して制御電圧を補正し、直流制御
電圧設定部が直流制御電圧を設定していることを特徴と
する請求項１記載のＶＦＯ自動調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7020054A JPH08213903A (ja) | 1995-02-08 | 1995-02-08 | Ｖｆｏ自動調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7020054A JPH08213903A (ja) | 1995-02-08 | 1995-02-08 | Ｖｆｏ自動調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213903A true JPH08213903A (ja) | 1996-08-20 |
Family
ID=12016366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7020054A Pending JPH08213903A (ja) | 1995-02-08 | 1995-02-08 | Ｖｆｏ自動調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213903A (ja) |
-
1995
- 1995-02-08 JP JP7020054A patent/JPH08213903A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03157018A (ja) | 周波数シンセサイザ | |
| JP2705588B2 (ja) | 映像信号取り込み装置 | |
| JPH0561835B2 (ja) | ||
| EP0647933A1 (en) | Dot clock generator for liquid crystal display device | |
| JP2000125550A (ja) | 自動同期ｄｃ／ｄｃコンバ―タおよびその作動方法 | |
| JPH07231688A (ja) | Ｐｌｌシステム | |
| JPH0635409A (ja) | マルチスキャン用水平発振周波数制御装置 | |
| JPH08213903A (ja) | Ｖｆｏ自動調整装置 | |
| JP2644890B2 (ja) | 位相同期回路 | |
| JP3592291B2 (ja) | 基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置 | |
| US20020180536A1 (en) | Frequency synchronous apparatus and frequency synchronous control method | |
| EP0224828A2 (en) | PLL circuit | |
| KR0120615B1 (ko) | 디지탈 위상동기루프(pll) | |
| GB2360152A (en) | Control circuit arrangements | |
| JP2002314413A (ja) | 位相同期ループ回路 | |
| JP3263917B2 (ja) | 水平同期回路 | |
| KR0135987B1 (ko) | 핀 밸런스 제어 회로 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JPH09135369A (ja) | 映像表示装置 | |
| JPH067628Y2 (ja) | 水平画面位置制御回路 | |
| JPH06261224A (ja) | Ｐｌｌ回路 | |
| JPH01232828A (ja) | Ｐｌｌ回路 | |
| JPH04240921A (ja) | 位相同期回路 | |
| JPS6178225A (ja) | 自動周波数制御装置 | |
| JPH05172962A (ja) | 遅延時間測定装置 |