JPH04240921A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH04240921A JPH04240921A JP3007808A JP780891A JPH04240921A JP H04240921 A JPH04240921 A JP H04240921A JP 3007808 A JP3007808 A JP 3007808A JP 780891 A JP780891 A JP 780891A JP H04240921 A JPH04240921 A JP H04240921A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- voltage
- controlled oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、位相同期回路における
粗同調回路の改良に関するものである。
粗同調回路の改良に関するものである。
【０００２】
【従来の技術】図４は粗同調回路を持ったＰＬＬ回路の
従来例を示すブロック図である。電圧制御発振器（Ｖｏ
ｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔ
ｏｒ ；以下ＶＣＯと呼ぶ）１の出力周波数ｆＯ は周
波数変換器２で周波数変換され、位相比較器３で参照信
号入力の周波数ｆＲ と比較される。 位相比較器３の出力は加算器５で粗同調回路４の出力と
加算され、ル―プフィルタ６を介してＶＣＯ１の制御入
力となる。粗同調回路４により、ＶＣＯ１の出力周波数
ｆＯ は同期可能な周波数範囲に調整される。その結果
、ＶＣＯ１の出力周波数ｆＯ は参照信号周波数ｆＲ
に対し周波数変換器２の分周比等で決まる所定の周波数
に制御される。
従来例を示すブロック図である。電圧制御発振器（Ｖｏ
ｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔ
ｏｒ ；以下ＶＣＯと呼ぶ）１の出力周波数ｆＯ は周
波数変換器２で周波数変換され、位相比較器３で参照信
号入力の周波数ｆＲ と比較される。 位相比較器３の出力は加算器５で粗同調回路４の出力と
加算され、ル―プフィルタ６を介してＶＣＯ１の制御入
力となる。粗同調回路４により、ＶＣＯ１の出力周波数
ｆＯ は同期可能な周波数範囲に調整される。その結果
、ＶＣＯ１の出力周波数ｆＯ は参照信号周波数ｆＲ
に対し周波数変換器２の分周比等で決まる所定の周波数
に制御される。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ようなＰＬＬ回路の出力周波数を確実に同期範囲に引込
むためには、ＶＣＯ１の発振周波数を位相同期系の同期
可能な周波数範囲に精度よく合せる必要があり、そのた
め粗同調回路に高安定性が要求されるという問題があっ
た。本発明は、高安定な粗同調回路を用いることなしに
、確実にＶＣＯの発振周波数を同期範囲に引込むことの
できる位相同期回路を実現することを目的とする。
ようなＰＬＬ回路の出力周波数を確実に同期範囲に引込
むためには、ＶＣＯ１の発振周波数を位相同期系の同期
可能な周波数範囲に精度よく合せる必要があり、そのた
め粗同調回路に高安定性が要求されるという問題があっ
た。本発明は、高安定な粗同調回路を用いることなしに
、確実にＶＣＯの発振周波数を同期範囲に引込むことの
できる位相同期回路を実現することを目的とする。
【０００４】
【課題を解決するための手段】本発明に係る位相同期回
路は電圧制御発振器と、この電圧制御発振器の出力周波
数に関連した周波数を参照信号入力の周波数と比較する
位相比較器と、前記電圧制御発振器の出力周波数を電圧
に変換する周波数・電圧変換部と、この周波数・電圧変
換部の出力が所定の設定範囲外に出たことを検出するウ
ィンドコンパレ―タ部と、このウィンドコンパレ―タ部
の出力に応じて正負いずれかの電圧を選択して出力する
スイッチ部とを具備する粗同調回路と、前記位相比較器
の出力と前記粗同調回路の出力を加算して前記電圧制御
発振器の出力周波数を制御する加算器とを備えたことを
特徴とする。
路は電圧制御発振器と、この電圧制御発振器の出力周波
数に関連した周波数を参照信号入力の周波数と比較する
位相比較器と、前記電圧制御発振器の出力周波数を電圧
に変換する周波数・電圧変換部と、この周波数・電圧変
換部の出力が所定の設定範囲外に出たことを検出するウ
ィンドコンパレ―タ部と、このウィンドコンパレ―タ部
の出力に応じて正負いずれかの電圧を選択して出力する
スイッチ部とを具備する粗同調回路と、前記位相比較器
の出力と前記粗同調回路の出力を加算して前記電圧制御
発振器の出力周波数を制御する加算器とを備えたことを
特徴とする。
【０００５】
【作用】粗同調回路は電圧制御発振器の出力周波数が同
期範囲内にない時は前記周波数が同期範囲内に入るよう
に制御出力を発生するので、電圧制御発振器の出力周波
数は確実に同期範囲に制御される。
期範囲内にない時は前記周波数が同期範囲内に入るよう
に制御出力を発生するので、電圧制御発振器の出力周波
数は確実に同期範囲に制御される。
【０００６】
【実施例】以下本発明を図面を用いて詳しく説明する。
図１は本発明に係る位相同期回路の一実施例を示す構成
ブロック図である。図４と同じ部分は同一の記号を付し
ている。粗同調回路以外の構成は図４の場合と同じであ
る。
ブロック図である。図４と同じ部分は同一の記号を付し
ている。粗同調回路以外の構成は図４の場合と同じであ
る。
【０００７】ＶＣＯ１の出力周波数は周波数変換器２に
より逓増，逓減等され、位相比較器３において参照信号
入力の周波数ｆＲ と比較され、位相差と対応した信号
が出力される。また粗同調回路４ａはＶＣＯ１の出力周
波数ｆｏ が設定範囲を越えたときに引き込み用の制御
出力を発生する。位相比較器３の出力と粗同調回路４ａ
の出力Ｖｐ は加算器５で加算され、ル―プフィルタ６
を介してＶＣＯ１の制御入力となる。ＶＣＯ１の出力は
出力端子７を介して外部に出力される。
より逓増，逓減等され、位相比較器３において参照信号
入力の周波数ｆＲ と比較され、位相差と対応した信号
が出力される。また粗同調回路４ａはＶＣＯ１の出力周
波数ｆｏ が設定範囲を越えたときに引き込み用の制御
出力を発生する。位相比較器３の出力と粗同調回路４ａ
の出力Ｖｐ は加算器５で加算され、ル―プフィルタ６
を介してＶＣＯ１の制御入力となる。ＶＣＯ１の出力は
出力端子７を介して外部に出力される。
【０００８】図２は粗同調回路４ａの具体例を示す要部
構成回路図である。粗同調回路４ａはＶＣＯ１出力周波
数（または周期）に対応した電圧を発生する周波数・電
圧変換部（以下Ｔ−Ｖ変換部と呼ぶ）３０と、Ｔ−Ｖ変
換部３０の出力が所定の設定範囲外に出たことを検出す
るウィンドコンパレ―タ部４０と、このウィンドコンパ
レ―タ部４０の出力に応じて正負いずれかの電圧を選択
して出力するスイッチ部とから構成される。
構成回路図である。粗同調回路４ａはＶＣＯ１出力周波
数（または周期）に対応した電圧を発生する周波数・電
圧変換部（以下Ｔ−Ｖ変換部と呼ぶ）３０と、Ｔ−Ｖ変
換部３０の出力が所定の設定範囲外に出たことを検出す
るウィンドコンパレ―タ部４０と、このウィンドコンパ
レ―タ部４０の出力に応じて正負いずれかの電圧を選択
して出力するスイッチ部とから構成される。
【０００９】Ｔ−Ｖ変換部３０において、１１はその一
端が正電圧源＋Ｖに接続する定電流源、１２，１３は定
電流源１１とコモンの間に直列に接続するスイッチであ
る。スイッチ１２はＶＣＯ１の出力により駆動され、ス
イッチ１３はＶＣＯ１の出力をＮＯＴ回路１５で反転し
た信号により駆動される。Ｃはスイッチ１２，１３の接
続点とコモンの間に接続する積分用のキャパシタである
。また１６は参照信号周波数ｆＲ と対応した設定用デ
ィジタル信号を入力して対応する電圧を発生するＤ／Ａ
変換器である。ウィンドコンパレ―タ部４０において、
第１のコンパレ―タ１７はＤ／Ａ変換器１６の出力値を
上限設定値ＶＨとし、第２のコンパレ―タ１８はＤ／Ａ
変換器１６の出力の抵抗Ｒ１ ，Ｒ２ による分圧値を
下限設定値ＶＬ として、それぞれキャパシタ出力電圧
Ｖｏ と比較する。コンパレ―タ１７，１８の出力はラ
ッチ回路１９でそれぞれホ―ルドされる。ラッチ回路１
９はＶＣＯ１出力をＮＯＴ回路１４で反転した信号をク
ロックとして駆動される。スイッチ部５０において、ラ
ッチ回路１９からの各保持出力ＶＳＨ，ＶＳＬはそれぞ
れスイッチ２０，２１を駆動する。スイッチ２０，２１
は正負の電源＋Ｖ，−Ｖの間に直列に接続し、その接続
点から粗同調回路４ａの制御出力ＶＰが出力される。
端が正電圧源＋Ｖに接続する定電流源、１２，１３は定
電流源１１とコモンの間に直列に接続するスイッチであ
る。スイッチ１２はＶＣＯ１の出力により駆動され、ス
イッチ１３はＶＣＯ１の出力をＮＯＴ回路１５で反転し
た信号により駆動される。Ｃはスイッチ１２，１３の接
続点とコモンの間に接続する積分用のキャパシタである
。また１６は参照信号周波数ｆＲ と対応した設定用デ
ィジタル信号を入力して対応する電圧を発生するＤ／Ａ
変換器である。ウィンドコンパレ―タ部４０において、
第１のコンパレ―タ１７はＤ／Ａ変換器１６の出力値を
上限設定値ＶＨとし、第２のコンパレ―タ１８はＤ／Ａ
変換器１６の出力の抵抗Ｒ１ ，Ｒ２ による分圧値を
下限設定値ＶＬ として、それぞれキャパシタ出力電圧
Ｖｏ と比較する。コンパレ―タ１７，１８の出力はラ
ッチ回路１９でそれぞれホ―ルドされる。ラッチ回路１
９はＶＣＯ１出力をＮＯＴ回路１４で反転した信号をク
ロックとして駆動される。スイッチ部５０において、ラ
ッチ回路１９からの各保持出力ＶＳＨ，ＶＳＬはそれぞ
れスイッチ２０，２１を駆動する。スイッチ２０，２１
は正負の電源＋Ｖ，−Ｖの間に直列に接続し、その接続
点から粗同調回路４ａの制御出力ＶＰが出力される。
【００１０】上記のような構成の位相同期回路の動作を
次に説明する。粗同調回路以外の動作は図４の場合と同
様である。図３は粗同調回路の動作を示すタイムチャ―
トである。ＶＣＯ１出力が１となる半サイクルＴＷ で
はスイッチ１２が閉、スイッチ１３が開となって、キャ
パシタＣが定電流源１１により充電され、キャパシタＣ
の電圧ＶＯ が直線的に上昇する。定電流源１１の電流
値をＩＯ とすると、電圧ＶＯ のピ―ク値は次式で示
すように、ＶＣＯ１の出力周波数ｆＯ のみの関数とな
る。 ＶＯ ＝ＩＯ ＴＷ ／Ｃ＝（ＩＯ ／Ｃ）（１／２ｆ
Ｏ ） （Ｖ） …（１）ＶＣＯ１出
力が０となる半サイクルではスイッチ１３が閉、スイッ
チ１２が開となって、キャパシタＣの両端が短絡され、
キャパシタＣの出力ＶＯ が０となる（図３（Ａ）（Ｂ
））。ＶＣＯ１の出力周波数が同期範囲にあるときは半
周期ＴＷ におけるキャパシタＣの積分電圧ＶＯ は上
下限設定値ＶＨ ，ＶＬ の間にあるので、ラッチ回路
１９の出力はいずれも０、スイッチ２０，２１は共に開
、ＶＰ は０となる（図３（Ｃ）（Ｄ）（Ｅ））。ＶＣ
Ｏ１の出力周波数が同期範囲の上限より大きいときは半
周期ＴＷ におけるキャパシタ電圧ＶＯ は下限設定値
ＶＬ より小さくなるので、コンパレ―タ１８の出力が
正となる。その結果ラッチ回路１９のＶＳＬ出力のみが
１となり、スイッチ２１が閉、制御出力ＶＰ は−Ｖと
なるので、ＶＣＯ１の出力周波数は下降方向に制御され
る。逆にＶＣＯ１の出力周波数が同期範囲の下限より小
さいときは半周期ＴＷ におけるキャパシタ電圧ＶＯ
は上限設定値ＶＨ より大きくなるので、コンパレ―タ
１８の出力が負となる。その結果ラッチ回路１９のＶＳ
Ｈ出力のみが１となり、スイッチ２０が閉、制御出力Ｖ
Ｐ は＋Ｖとなるので、ＶＣＯ１の出力周波数は上昇方
向に制御される。 すなわち粗同調回路４ａは、ＶＣＯ１の出力周波数が設
定範囲により高いときはＶＣＯ１の出力周波数ｆＯ を
下げるように動作し、設定範囲より低いときはＶＣＯ１
の出力周波数ｆＯ を上げるように動作するので、出力
周波数は同期範囲内に引込まれる。
次に説明する。粗同調回路以外の動作は図４の場合と同
様である。図３は粗同調回路の動作を示すタイムチャ―
トである。ＶＣＯ１出力が１となる半サイクルＴＷ で
はスイッチ１２が閉、スイッチ１３が開となって、キャ
パシタＣが定電流源１１により充電され、キャパシタＣ
の電圧ＶＯ が直線的に上昇する。定電流源１１の電流
値をＩＯ とすると、電圧ＶＯ のピ―ク値は次式で示
すように、ＶＣＯ１の出力周波数ｆＯ のみの関数とな
る。 ＶＯ ＝ＩＯ ＴＷ ／Ｃ＝（ＩＯ ／Ｃ）（１／２ｆ
Ｏ ） （Ｖ） …（１）ＶＣＯ１出
力が０となる半サイクルではスイッチ１３が閉、スイッ
チ１２が開となって、キャパシタＣの両端が短絡され、
キャパシタＣの出力ＶＯ が０となる（図３（Ａ）（Ｂ
））。ＶＣＯ１の出力周波数が同期範囲にあるときは半
周期ＴＷ におけるキャパシタＣの積分電圧ＶＯ は上
下限設定値ＶＨ ，ＶＬ の間にあるので、ラッチ回路
１９の出力はいずれも０、スイッチ２０，２１は共に開
、ＶＰ は０となる（図３（Ｃ）（Ｄ）（Ｅ））。ＶＣ
Ｏ１の出力周波数が同期範囲の上限より大きいときは半
周期ＴＷ におけるキャパシタ電圧ＶＯ は下限設定値
ＶＬ より小さくなるので、コンパレ―タ１８の出力が
正となる。その結果ラッチ回路１９のＶＳＬ出力のみが
１となり、スイッチ２１が閉、制御出力ＶＰ は−Ｖと
なるので、ＶＣＯ１の出力周波数は下降方向に制御され
る。逆にＶＣＯ１の出力周波数が同期範囲の下限より小
さいときは半周期ＴＷ におけるキャパシタ電圧ＶＯ
は上限設定値ＶＨ より大きくなるので、コンパレ―タ
１８の出力が負となる。その結果ラッチ回路１９のＶＳ
Ｈ出力のみが１となり、スイッチ２０が閉、制御出力Ｖ
Ｐ は＋Ｖとなるので、ＶＣＯ１の出力周波数は上昇方
向に制御される。 すなわち粗同調回路４ａは、ＶＣＯ１の出力周波数が設
定範囲により高いときはＶＣＯ１の出力周波数ｆＯ を
下げるように動作し、設定範囲より低いときはＶＣＯ１
の出力周波数ｆＯ を上げるように動作するので、出力
周波数は同期範囲内に引込まれる。
【００１１】このような構成の位相同期回路によれば、
ウィンドコンパレ―タを使用することにより、出力周波
数が同期範囲にないときは同期範囲内に引込むように周
波数制御用の信号が出力されるので、粗同調回路に高安
定性を必要とすることなく、確実に出力周波数を制御す
ることができる。また周波数比較に要する時間がパルス
の１周期分と短時間で済むので、高速の引き込みが可能
である。
ウィンドコンパレ―タを使用することにより、出力周波
数が同期範囲にないときは同期範囲内に引込むように周
波数制御用の信号が出力されるので、粗同調回路に高安
定性を必要とすることなく、確実に出力周波数を制御す
ることができる。また周波数比較に要する時間がパルス
の１周期分と短時間で済むので、高速の引き込みが可能
である。
【００１２】なお図１において、ＶＣＯ１の出力を分周
器で分周した後粗同調回路４ａに入力すれば、ＶＣＯ１
の出力周波数が高いところ迄動作させることができる。
器で分周した後粗同調回路４ａに入力すれば、ＶＣＯ１
の出力周波数が高いところ迄動作させることができる。
【００１３】
【発明の効果】以上述べたように本発明によれば、ウィ
ンドコンパレ―タを使用することにより、出力周波数が
同期範囲にないときは同期範囲内に引込むように周波数
制御用の信号が出力されるので、高安定な粗同調回路を
用いることなしに、確実にＶＣＯの発振周波数を同期範
囲に引込むことのできる位相同期回路を実現することが
できる。
ンドコンパレ―タを使用することにより、出力周波数が
同期範囲にないときは同期範囲内に引込むように周波数
制御用の信号が出力されるので、高安定な粗同調回路を
用いることなしに、確実にＶＣＯの発振周波数を同期範
囲に引込むことのできる位相同期回路を実現することが
できる。
【図１】本発明に係る位相同期回路の一実施例の構成ブ
ロック図である。
ロック図である。
【図２】図１装置における粗同調回路の構成を示す要部
回路構成図である。
回路構成図である。
【図３】図２の回路の動作を示すタイムチャ―トである
。
。
【図４】位相同期回路の従来例を示す要部構成ブロック
図である。
図である。
１ 電圧制御発振器
３ 位相比較器
４ａ 粗同調回路
５ 加算器
３０ 周波数・電圧変換部
４０ ウィンドコンパレ―タ部
５０ スイッチ部
Claims (1)
- 【請求項１】電圧制御発振器と、この電圧制御発振器の
出力周波数に関連した周波数を参照信号入力の周波数と
比較する位相比較器と、前記電圧制御発振器の出力周波
数を電圧に変換する周波数・電圧変換部と、この周波数
・電圧変換部の出力が所定の設定範囲外に出たことを検
出するウィンドコンパレ―タ部と、このウィンドコンパ
レ―タ部の出力に応じて正負いずれかの電圧を選択して
出力するスイッチ部とを具備する粗同調回路と、前記位
相比較器の出力と前記粗同調回路の出力を加算して前記
電圧制御発振器の出力周波数を制御する加算器とを備え
たことを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007808A JP2850543B2 (ja) | 1991-01-25 | 1991-01-25 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007808A JP2850543B2 (ja) | 1991-01-25 | 1991-01-25 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04240921A true JPH04240921A (ja) | 1992-08-28 |
| JP2850543B2 JP2850543B2 (ja) | 1999-01-27 |
Family
ID=11675915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007808A Expired - Lifetime JP2850543B2 (ja) | 1991-01-25 | 1991-01-25 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850543B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005060103A3 (en) * | 2003-12-12 | 2005-12-29 | Qualcomm Inc | A phase locked loop that sets gain automatically |
| US7825706B2 (en) | 2002-06-28 | 2010-11-02 | Qualcomm Incorporated | Phase locked loop that sets gain automatically |
-
1991
- 1991-01-25 JP JP3007808A patent/JP2850543B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825706B2 (en) | 2002-06-28 | 2010-11-02 | Qualcomm Incorporated | Phase locked loop that sets gain automatically |
| WO2005060103A3 (en) * | 2003-12-12 | 2005-12-29 | Qualcomm Inc | A phase locked loop that sets gain automatically |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2850543B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667663B2 (en) | Phase locked loop circuit | |
| US6915081B2 (en) | PLL circuit and optical communication reception apparatus | |
| CN100553148C (zh) | 具有改进的锁相/解锁检测功能的锁相回路 | |
| US4849714A (en) | Signal generating apparatus | |
| US12451891B2 (en) | Switching frequency synchronization circuit, method therefor and switching power supply | |
| US6429901B1 (en) | PLL circuit and phase lock detector | |
| US6873670B1 (en) | Automatic pre-scaler control for a phase-locked loop | |
| US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
| JP2850543B2 (ja) | 位相同期回路 | |
| US6002302A (en) | Frequency generator | |
| JPH0590962A (ja) | 周波数シンセサイザ | |
| JP2909653B2 (ja) | Ｐｌｌ回路 | |
| JPH05268078A (ja) | 周波数監視機能を有するｐｌｌキャリブレーション回路 | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JP3473413B2 (ja) | 位相同期回路 | |
| JPH03284062A (ja) | ビデオ信号処理装置用ｐｌｌ回路 | |
| JP4168524B2 (ja) | Ｐｌｌ回路 | |
| KR960006943B1 (ko) | 디지탈 위상동기루프(pll) | |
| KR0120615B1 (ko) | 디지탈 위상동기루프(pll) | |
| JPH05110429A (ja) | フエーズロツクドループ回路 | |
| US20050266816A1 (en) | PLL synthesizer | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| CN114614816A (zh) | 一种能够实现快速锁定的锁相环 | |
| JPH10242852A (ja) | クロック生成用ｐｌｌ回路 |