JPH08213911A - 電流源により駆動された変換器 - Google Patents
電流源により駆動された変換器Info
- Publication number
- JPH08213911A JPH08213911A JP7271665A JP27166595A JPH08213911A JP H08213911 A JPH08213911 A JP H08213911A JP 7271665 A JP7271665 A JP 7271665A JP 27166595 A JP27166595 A JP 27166595A JP H08213911 A JPH08213911 A JP H08213911A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- integrated circuit
- resistor string
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005994 diacetyl cellulose Polymers 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 240000004153 Hibiscus sabdariffa Species 0.000 description 1
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 デジタル的に符号化された信号に対応するア
ナログ電圧を正確に発生するデジタル・アナログ変換器
を提供する。 【解決手段】 電流源(12、112、212)により
駆動される抵抗ストリング(14、114、214)を
有するデジタル・アナログ変換器(10、100、11
0、200)を含む集積回路が開示されている。抵抗ス
トリングは電流源に接続される。中間タップ(T1 から
Tn+1 、T1 からT25、T1 からT17)が、抵抗接続点
ならびに抵抗−電流源の接続点において規定される。ス
イッチングトランジスタ(M1 からMn+1 ;M1 からM
25;M1 −M17)が出力ノードとそれぞれの中間タップ
の間に接続される。関連した中間タップを出力ノード
(16、118、232)に電気的に接続し、トランジ
スタを予め定められた状態に選択的に切り換えるため
に、選択回路(2、206)がスイッチングトランジス
タの端子に接続されている。
ナログ電圧を正確に発生するデジタル・アナログ変換器
を提供する。 【解決手段】 電流源(12、112、212)により
駆動される抵抗ストリング(14、114、214)を
有するデジタル・アナログ変換器(10、100、11
0、200)を含む集積回路が開示されている。抵抗ス
トリングは電流源に接続される。中間タップ(T1 から
Tn+1 、T1 からT25、T1 からT17)が、抵抗接続点
ならびに抵抗−電流源の接続点において規定される。ス
イッチングトランジスタ(M1 からMn+1 ;M1 からM
25;M1 −M17)が出力ノードとそれぞれの中間タップ
の間に接続される。関連した中間タップを出力ノード
(16、118、232)に電気的に接続し、トランジ
スタを予め定められた状態に選択的に切り換えるため
に、選択回路(2、206)がスイッチングトランジス
タの端子に接続されている。
Description
【0001】
【発明の属する技術分野】本発明は、一般的には、アナ
ログ・デジタル変換器(DACs)に関するものであ
り、より詳しくは、電流源により駆動される、この種の
変換器に関するものである。
ログ・デジタル変換器(DACs)に関するものであ
り、より詳しくは、電流源により駆動される、この種の
変換器に関するものである。
【0002】
【発明が解決しようとする課題】DACsは、デジタル
的に符号化された信号をアナログ信号に変換するため、
あるいはアナログ・デジタル変換器の一部としての逐次
近似回路(successive approxima
tion circuitry)とともに使用される。
DACsはデジタル的に符号化された信号を、デジタル
信号に比例するアナログ信号に変換する。DACsは、
抵抗ストリングに印加された電圧を使用する。トランジ
スタのような、スイッチが、抵抗接続点において、並び
に抵抗−電位接続点において、中間タップを出力ノード
に接続する。デジタル的に符号化された信号は、どのス
イッチをオンするのかを決定するために復号化される。
出力ノードにおいて生成されたアナログ電圧の大きさ
は、どのスイッチがオンされるのかに依存してる。デジ
タル的に符号化された信号に対応するアナログ電圧を正
確に発生するためには、抵抗ストリングのレジスタンス
を同じレジスタンスとする必要がある。抵抗ストリング
内を同じレジスタンスとした場合でも、電圧駆動された
抵抗ストリングの基準電圧源に直列にノイズ電圧が励起
され、DACが抵抗ストリング内の各抵抗の電圧、つま
り各中間タップにおける電圧を変化することから、出力
ノードにおけるアナログ電圧は不正確となってしまう。
中間タップにおけるノイズ電圧は同じではなく、このた
め出力ノードにおいて誤ったアナログ電圧が生成されて
しまう。
的に符号化された信号をアナログ信号に変換するため、
あるいはアナログ・デジタル変換器の一部としての逐次
近似回路(successive approxima
tion circuitry)とともに使用される。
DACsはデジタル的に符号化された信号を、デジタル
信号に比例するアナログ信号に変換する。DACsは、
抵抗ストリングに印加された電圧を使用する。トランジ
スタのような、スイッチが、抵抗接続点において、並び
に抵抗−電位接続点において、中間タップを出力ノード
に接続する。デジタル的に符号化された信号は、どのス
イッチをオンするのかを決定するために復号化される。
出力ノードにおいて生成されたアナログ電圧の大きさ
は、どのスイッチがオンされるのかに依存してる。デジ
タル的に符号化された信号に対応するアナログ電圧を正
確に発生するためには、抵抗ストリングのレジスタンス
を同じレジスタンスとする必要がある。抵抗ストリング
内を同じレジスタンスとした場合でも、電圧駆動された
抵抗ストリングの基準電圧源に直列にノイズ電圧が励起
され、DACが抵抗ストリング内の各抵抗の電圧、つま
り各中間タップにおける電圧を変化することから、出力
ノードにおけるアナログ電圧は不正確となってしまう。
中間タップにおけるノイズ電圧は同じではなく、このた
め出力ノードにおいて誤ったアナログ電圧が生成されて
しまう。
【0003】
【課題を解決するための手段】本発明の例示的な実施の
形態によれば、集積回路は、抵抗ストリングが電流源に
よる駆動される、デジタル・アナログ変換器を含んでい
る。中間タップが、抵抗接続点および抵抗−電流源接続
点において規定されている。スイッチングトランジスタ
が出力ノードとそれぞれの中間タップとの間に接続され
ている。トランジスタを選択的に予め定められた状態に
切り換え、関連する中間タップを出力ノードに電気的に
接続するために、選択回路が各スイッチングトランジス
タの端子に接続されている。
形態によれば、集積回路は、抵抗ストリングが電流源に
よる駆動される、デジタル・アナログ変換器を含んでい
る。中間タップが、抵抗接続点および抵抗−電流源接続
点において規定されている。スイッチングトランジスタ
が出力ノードとそれぞれの中間タップとの間に接続され
ている。トランジスタを選択的に予め定められた状態に
切り換え、関連する中間タップを出力ノードに電気的に
接続するために、選択回路が各スイッチングトランジス
タの端子に接続されている。
【0004】
【発明の実施の形態】本発明の例示的な実施の形態に係
るDAC10の図式的な概要を図1に示した。DAC1
0は、単一終端モード(single−ended m
ode)で動作して示されている。DAC10は、抵抗
ストリングに一定の電流を提供するために、抵抗ストリ
ングに接続された電流源を含んでいる。MOSトランジ
スタとして示された、スイッチは、中間タップを共通の
出力ノードに接続する。出猟ノードにおいて生成される
アナログ電圧の大きさは、どのスイッチがオンされるか
に依存する。出力は出力増幅器により増幅される。本発
明によるDACは、モノシリック集積回路の形で制作さ
れるのに適している。
るDAC10の図式的な概要を図1に示した。DAC1
0は、単一終端モード(single−ended m
ode)で動作して示されている。DAC10は、抵抗
ストリングに一定の電流を提供するために、抵抗ストリ
ングに接続された電流源を含んでいる。MOSトランジ
スタとして示された、スイッチは、中間タップを共通の
出力ノードに接続する。出猟ノードにおいて生成される
アナログ電圧の大きさは、どのスイッチがオンされるか
に依存する。出力は出力増幅器により増幅される。本発
明によるDACは、モノシリック集積回路の形で制作さ
れるのに適している。
【0005】抵抗ストリング14は、ユーザが決めた数
nの直列の抵抗R1 からRn で構成される。抵抗ストリ
ングは電流源12に接続され、これは、DAC10がデ
ジタル・アナログ変換器として使用されたときには、既
知の一定電流を抵抗ストリング14に提供する。抵抗ス
トリングに含まれる抵抗のレジスタンス値は用途依存し
たものであり、また消費電力、抵抗ストリング間の電
位、並びに抵抗ストリングの抵抗の数のような種々のパ
ラメータに基づいて、当業者が用意に選択できるもので
ある。抵抗接続点においては、電流源−抵抗接続点と同
様に、スイッチが接続点と出力ノード16との間に接続
されている。接続点は中間タップT1 からTn+1 を規定
する。好ましくはトランジスタである、スイッチは、図
示した例ではMOSトランジスタM1 からMn+1 として
示されている。
nの直列の抵抗R1 からRn で構成される。抵抗ストリ
ングは電流源12に接続され、これは、DAC10がデ
ジタル・アナログ変換器として使用されたときには、既
知の一定電流を抵抗ストリング14に提供する。抵抗ス
トリングに含まれる抵抗のレジスタンス値は用途依存し
たものであり、また消費電力、抵抗ストリング間の電
位、並びに抵抗ストリングの抵抗の数のような種々のパ
ラメータに基づいて、当業者が用意に選択できるもので
ある。抵抗接続点においては、電流源−抵抗接続点と同
様に、スイッチが接続点と出力ノード16との間に接続
されている。接続点は中間タップT1 からTn+1 を規定
する。好ましくはトランジスタである、スイッチは、図
示した例ではMOSトランジスタM1 からMn+1 として
示されている。
【0006】トランジスタM1 は電流源12の正の端子
と抵抗R1 の接続点の間に接続されている。トランジス
タMn+1 は、電流源12の負の端子と抵抗Rn の接続点
の間に接続されている。トランジスタM2 からMn は、
それぞれ中間タップT2 からTn を、出力ノードにそれ
ぞれ接続する。トランジスタは典型的には同じであり、
導通状態では抵抗ストリング14内の抵抗のレジスタン
スに比べて非常に大きいインピーダンスを有している。
出力増幅器18は出力ノード16において出力信号を増
幅し、また出力を、電圧出力から電流出力のような、他
の形式に変える。
と抵抗R1 の接続点の間に接続されている。トランジス
タMn+1 は、電流源12の負の端子と抵抗Rn の接続点
の間に接続されている。トランジスタM2 からMn は、
それぞれ中間タップT2 からTn を、出力ノードにそれ
ぞれ接続する。トランジスタは典型的には同じであり、
導通状態では抵抗ストリング14内の抵抗のレジスタン
スに比べて非常に大きいインピーダンスを有している。
出力増幅器18は出力ノード16において出力信号を増
幅し、また出力を、電圧出力から電流出力のような、他
の形式に変える。
【0007】デジタル・アナログ変換器の技術において
知られているように、所望のアナログ信号の表示であ
る、デジタル的に符号化された信号6は、復号化回路に
提供される。復号化回路はデジタル的に符号化された信
号を復号化し、また関連した中間タップにおける電圧を
出力ノードに伝達するために駆動回路は適当なスイッチ
をオンする。単一のスイッチがオンされ、あるいは多数
のスイッチが同時にオン状態に切り換えられる。スイッ
チングトランジスタM1 からMn+1 はスイッチングトラ
ンジスタ選択および駆動回路2により制御される。デジ
タル的に符号化された入力6を増大するための出力ノー
ド16における階段の出力電圧を提供する、単調な入力
−出力特性が、中間タップT1 からTn+1 に得られる。
知られているように、所望のアナログ信号の表示であ
る、デジタル的に符号化された信号6は、復号化回路に
提供される。復号化回路はデジタル的に符号化された信
号を復号化し、また関連した中間タップにおける電圧を
出力ノードに伝達するために駆動回路は適当なスイッチ
をオンする。単一のスイッチがオンされ、あるいは多数
のスイッチが同時にオン状態に切り換えられる。スイッ
チングトランジスタM1 からMn+1 はスイッチングトラ
ンジスタ選択および駆動回路2により制御される。デジ
タル的に符号化された入力6を増大するための出力ノー
ド16における階段の出力電圧を提供する、単調な入力
−出力特性が、中間タップT1 からTn+1 に得られる。
【0008】本発明によれば、電流源12は抵抗ストリ
ング14に一定の電流を供給する。中間タップの各1つ
を出力ノード16に接続するために、トランジスタM1
からMn+1 の1つまたはそれより多くが切り換えられ
る。トランジスタM1 からMn+ 1 を選択的に切り換える
ことで、関連する中間タップにおける抵抗ストリング1
4内の電圧が、出力ノード16に供給される。トランジ
スタM1 からMn+1 の複数を選択的に切り換えることに
より、中間タップにおける電圧の中間の電圧が、出力ノ
ード16に供給される。
ング14に一定の電流を供給する。中間タップの各1つ
を出力ノード16に接続するために、トランジスタM1
からMn+1 の1つまたはそれより多くが切り換えられ
る。トランジスタM1 からMn+ 1 を選択的に切り換える
ことで、関連する中間タップにおける抵抗ストリング1
4内の電圧が、出力ノード16に供給される。トランジ
スタM1 からMn+1 の複数を選択的に切り換えることに
より、中間タップにおける電圧の中間の電圧が、出力ノ
ード16に供給される。
【0009】電流源12内の固有の高インピーダンスに
より、電流源−抵抗ストリングのループ内で励起され
た、ノイズ電圧は電流を変えることはない。出力ノード
16において生成された電圧は抵抗ストリング14通過
する電流および抵抗ストリング14内の抵抗のレジスタ
ンスだけに依存するため、出力ノード16において生成
された電圧の精度はこのようなノイズ電圧の影響を受け
ることがない。
より、電流源−抵抗ストリングのループ内で励起され
た、ノイズ電圧は電流を変えることはない。出力ノード
16において生成された電圧は抵抗ストリング14通過
する電流および抵抗ストリング14内の抵抗のレジスタ
ンスだけに依存するため、出力ノード16において生成
された電圧の精度はこのようなノイズ電圧の影響を受け
ることがない。
【0010】電流駆動されたDACは差分モード(di
fferential mode)においても同様に動
作する。差分モードのDAC100の図式的な概要を図
2に例示した。抵抗ストリング114は例示的に24の
抵抗を有しており、これにより25の中間タップT1 か
らT25が規定される。中間にある中間タップは、グラン
ドのような基準電位に接続されている。ノイズがなくて
一定の電流が電流源112により供給され、中間他タッ
プT1 からT12は正の電圧で動作し、中間タップT13は
グランド電位に保持され、また中間タップT14からT25
は負の電圧で動作する。出力118にアナログ出力電圧
を供給することで、スイッチングトランジスタは、基準
電圧に接続された中間タップの回りに対称的にオンされ
る。DAC10とともに、単一のスイッチングトランジ
スタは、アナログ出力電圧を提供するためにオンされ、
DAC100とともにトランジスタは基準電圧に接続さ
れた中間タップの回りで対称的に対でオンされる。例え
ば、トランジスタM6 がオンされた場合には、トランジ
スタM20が同様にオンされる。出力118においてアナ
ログ出力電圧を提供するためにトランジスタM2 とM3
がオンされた場合には、トランジスタM24とM23が同様
にオンされる。差分モードDAC100の抵抗ストリン
グ114の正と負の電圧側の多数のトランジスタは、本
明細書中に取り入れる「抵抗の数が減じられたデジタル
・アナログ変換器およびその使用方法」と題された米国
特許出願第08/327174号の教示にしたがってオ
ンすることができる。
fferential mode)においても同様に動
作する。差分モードのDAC100の図式的な概要を図
2に例示した。抵抗ストリング114は例示的に24の
抵抗を有しており、これにより25の中間タップT1 か
らT25が規定される。中間にある中間タップは、グラン
ドのような基準電位に接続されている。ノイズがなくて
一定の電流が電流源112により供給され、中間他タッ
プT1 からT12は正の電圧で動作し、中間タップT13は
グランド電位に保持され、また中間タップT14からT25
は負の電圧で動作する。出力118にアナログ出力電圧
を供給することで、スイッチングトランジスタは、基準
電圧に接続された中間タップの回りに対称的にオンされ
る。DAC10とともに、単一のスイッチングトランジ
スタは、アナログ出力電圧を提供するためにオンされ、
DAC100とともにトランジスタは基準電圧に接続さ
れた中間タップの回りで対称的に対でオンされる。例え
ば、トランジスタM6 がオンされた場合には、トランジ
スタM20が同様にオンされる。出力118においてアナ
ログ出力電圧を提供するためにトランジスタM2 とM3
がオンされた場合には、トランジスタM24とM23が同様
にオンされる。差分モードDAC100の抵抗ストリン
グ114の正と負の電圧側の多数のトランジスタは、本
明細書中に取り入れる「抵抗の数が減じられたデジタル
・アナログ変換器およびその使用方法」と題された米国
特許出願第08/327174号の教示にしたがってオ
ンすることができる。
【0011】抵抗ストリング14の正の電圧側上で動作
するトランジスタM1 からM12の1つまたはそれより多
くをオンすることで、キャパシタC1が充電される。同
様に、抵抗ストリング14の負の電圧側上で動作するト
ランジスタM14からM25の1つまたはそれより多くをオ
ンすることで、キャパシタC2が充電される。キャパシ
タの充電が完了したならば、スイッチ内の電流は零にな
る。よって、各スイッチの電圧降下も零になる。DAC
の動作はスイッチの抵抗ないしスイッチの非線形性に影
響されない。よって、DAC動作のためには電流が零に
減少するまでスイッチが閉じられていることが重要であ
る。
するトランジスタM1 からM12の1つまたはそれより多
くをオンすることで、キャパシタC1が充電される。同
様に、抵抗ストリング14の負の電圧側上で動作するト
ランジスタM14からM25の1つまたはそれより多くをオ
ンすることで、キャパシタC2が充電される。キャパシ
タの充電が完了したならば、スイッチ内の電流は零にな
る。よって、各スイッチの電圧降下も零になる。DAC
の動作はスイッチの抵抗ないしスイッチの非線形性に影
響されない。よって、DAC動作のためには電流が零に
減少するまでスイッチが閉じられていることが重要であ
る。
【0012】抵抗ストリング114の正の電圧側上のス
イッチングトランジスタは、キャパシタC1とともにサ
ンプルホールド回路120を形成する。抵抗ストリング
114の負の電圧側上のスイッチングトランジスタは、
キャパシタC2とともにサンプルホールド回路122を
形成する。キャパシタの電圧は、差分増幅器124に正
と負の入力を提供するキャパシタ電圧はコモンモードの
ノイズを無くすために差分増幅器124により加えら
れ、この結果、差分増幅器124の出力118において
ノイズのないアナログ出力が得られる。
イッチングトランジスタは、キャパシタC1とともにサ
ンプルホールド回路120を形成する。抵抗ストリング
114の負の電圧側上のスイッチングトランジスタは、
キャパシタC2とともにサンプルホールド回路122を
形成する。キャパシタの電圧は、差分増幅器124に正
と負の入力を提供するキャパシタ電圧はコモンモードの
ノイズを無くすために差分増幅器124により加えら
れ、この結果、差分増幅器124の出力118において
ノイズのないアナログ出力が得られる。
【0013】図3は、図2に示した実施の形態と抵抗ス
トリング内の数が同じ抵抗および中間タップに接続され
た数が同じスイッチを使用し、アナログ出力への追加の
ビットを有するデジタル的に符号化された入力を変換す
ることができるDAC110の回路を図式的に示したも
のである。DAC110はDAC100よりも1つまた
はそれより多くのビットを有するデジタル的に符号化さ
れた信号を許容し、また2倍の数の離散したアナログ出
力を生成し、このアナログ出力は正と負の両方の範囲に
延在する。典型的には、デジタル的に符号化された入力
の範囲の中点は零アナログ出力い対応する。デジタル的
に符号化された入力の全ての範囲を出力に変換するため
の他の技術を使用することもできる。2つのレベルの復
号化が採用される。最下位ビットが信号の大きさを生成
するために復号化される。最上位ビットはどの抵抗の信
号がどのキャパシタに接続されるかを決定するために第
2段階で復号化される。
トリング内の数が同じ抵抗および中間タップに接続され
た数が同じスイッチを使用し、アナログ出力への追加の
ビットを有するデジタル的に符号化された入力を変換す
ることができるDAC110の回路を図式的に示したも
のである。DAC110はDAC100よりも1つまた
はそれより多くのビットを有するデジタル的に符号化さ
れた信号を許容し、また2倍の数の離散したアナログ出
力を生成し、このアナログ出力は正と負の両方の範囲に
延在する。典型的には、デジタル的に符号化された入力
の範囲の中点は零アナログ出力い対応する。デジタル的
に符号化された入力の全ての範囲を出力に変換するため
の他の技術を使用することもできる。2つのレベルの復
号化が採用される。最下位ビットが信号の大きさを生成
するために復号化される。最上位ビットはどの抵抗の信
号がどのキャパシタに接続されるかを決定するために第
2段階で復号化される。
【0014】本発明の例示的な実施の形態に係るデジタ
ル・アナログ変換器を組み込んだアナログ・デジタル変
換器20を図4に示した。アナログ・デジタル変換器は
アナログ電流信号を対応するデジタル的に符号化された
信号に変換する。スイッチングトランジスタM1 からM
17は上記したようなあるいは他の公知の形態で構成され
る。アナログ・デジタル変換は2段階の手順で完了す
る。第1の段階では、電圧を発生するためにアナログ電
流が抵抗ストリングを通過する。全体の抵抗ストリング
で発生した電圧はサンプルホールド回路により保持され
る。第2段階では、逐次近似回路(succesive
approximation circuitry)
が一連の中間タップ電圧を、サンプルホールド回路によ
り保持された電圧により近似するように反復して発生す
る。逐次近似プロセスは、サンプルホールド回路により
保持された電圧のデジタル的な等価が決定されるまで継
続される。
ル・アナログ変換器を組み込んだアナログ・デジタル変
換器20を図4に示した。アナログ・デジタル変換器は
アナログ電流信号を対応するデジタル的に符号化された
信号に変換する。スイッチングトランジスタM1 からM
17は上記したようなあるいは他の公知の形態で構成され
る。アナログ・デジタル変換は2段階の手順で完了す
る。第1の段階では、電圧を発生するためにアナログ電
流が抵抗ストリングを通過する。全体の抵抗ストリング
で発生した電圧はサンプルホールド回路により保持され
る。第2段階では、逐次近似回路(succesive
approximation circuitry)
が一連の中間タップ電圧を、サンプルホールド回路によ
り保持された電圧により近似するように反復して発生す
る。逐次近似プロセスは、サンプルホールド回路により
保持された電圧のデジタル的な等価が決定されるまで継
続される。
【0015】アナログ・デジタル変換器200内では、
アナログ電流信号202が、トランジスタM30、M31、
およびM34がオン状態にまたトランジスタM32とM33が
オフ状態に切り換えられて、ライン201上に受信され
る。トランジスタM34は、電流源212により生成され
た電流をグランドに落とす。抵抗ストリング214で発
生した電圧はキャパシタ203を充電し、また正の入力
を比較器204に提供する。トランジスタM30、M31、
およびM34は次いでオフ状態に切り換えられ、またトラ
ンジスタM32とM33はオン状態に切り換えられる。トラ
ンジスタM33はアナログ電流信号202をグランドに落
とす。トランジスタM30、M31、M32、M33、およびM
34は、キャパシタ203とともに、抵抗ストリング21
4で発生した電圧を比較器204への正の入力として保
持する、サンプルホールド回路を構成する。逐次近似回
路206は最初に適当なスイッチングトランジスタM1
からM17をオンし、出力ノード314に抵抗ストリング
214の中間点電圧を生成する。出力ノード314にお
ける電圧は、比較時204に負の入力として供給され、
ここでキャパシタ203上で保持された電圧と比較され
る。キャパシタ203上に保持された電圧と電流逐次近
似反復により出力ノード314において発生した電圧の
差を表す、比較器204からの出力232が正である場
合には、抵抗ストリング214の上半分の中間点が比較
器204への入力として電気的に接続されまたキャパシ
タ203に保持された電圧と比較される。出力232が
負である場合には、抵抗ストリング214の下半分の中
間点が比較器204への入力として電気的に接続され
る。オンに切り換えられるスイッチングトランジスタの
選択は、上記したように、逐次近似回路206により制
御される。仮のビットパターンから開始して、各反復は
2進ないし他の符号方式における表示234の1ビット
を決定し、また逐次近似プロセスは全てのビットが決定
されるまで継続される。逐次近似プロセスは当業者には
公知であり、上記したあるいはいずれかの公知の方法に
より構成される。2進の表示234は逐次近似回路20
6およびアナログ・デジタル変換器200の出力として
供給される。
アナログ電流信号202が、トランジスタM30、M31、
およびM34がオン状態にまたトランジスタM32とM33が
オフ状態に切り換えられて、ライン201上に受信され
る。トランジスタM34は、電流源212により生成され
た電流をグランドに落とす。抵抗ストリング214で発
生した電圧はキャパシタ203を充電し、また正の入力
を比較器204に提供する。トランジスタM30、M31、
およびM34は次いでオフ状態に切り換えられ、またトラ
ンジスタM32とM33はオン状態に切り換えられる。トラ
ンジスタM33はアナログ電流信号202をグランドに落
とす。トランジスタM30、M31、M32、M33、およびM
34は、キャパシタ203とともに、抵抗ストリング21
4で発生した電圧を比較器204への正の入力として保
持する、サンプルホールド回路を構成する。逐次近似回
路206は最初に適当なスイッチングトランジスタM1
からM17をオンし、出力ノード314に抵抗ストリング
214の中間点電圧を生成する。出力ノード314にお
ける電圧は、比較時204に負の入力として供給され、
ここでキャパシタ203上で保持された電圧と比較され
る。キャパシタ203上に保持された電圧と電流逐次近
似反復により出力ノード314において発生した電圧の
差を表す、比較器204からの出力232が正である場
合には、抵抗ストリング214の上半分の中間点が比較
器204への入力として電気的に接続されまたキャパシ
タ203に保持された電圧と比較される。出力232が
負である場合には、抵抗ストリング214の下半分の中
間点が比較器204への入力として電気的に接続され
る。オンに切り換えられるスイッチングトランジスタの
選択は、上記したように、逐次近似回路206により制
御される。仮のビットパターンから開始して、各反復は
2進ないし他の符号方式における表示234の1ビット
を決定し、また逐次近似プロセスは全てのビットが決定
されるまで継続される。逐次近似プロセスは当業者には
公知であり、上記したあるいはいずれかの公知の方法に
より構成される。2進の表示234は逐次近似回路20
6およびアナログ・デジタル変換器200の出力として
供給される。
【0016】本発明は特に通信システムおよびデジタル
・アナログおよびアナログ・デジタル変換器用途におい
て集積回路を採用する装置に有用である。そして、この
ような通信システムや装置を、変換器の抵抗ストリング
において励起されるノイズを受けないようにすることが
できる。
・アナログおよびアナログ・デジタル変換器用途におい
て集積回路を採用する装置に有用である。そして、この
ような通信システムや装置を、変換器の抵抗ストリング
において励起されるノイズを受けないようにすることが
できる。
【0017】図4に示したアナログ・デジタル変換器は
単一終端モードで動作するものとして示したが、当業者
であれば差分モードで動作するアナログ・デジタル変換
器を構成することは容易である。
単一終端モードで動作するものとして示したが、当業者
であれば差分モードで動作するアナログ・デジタル変換
器を構成することは容易である。
【図1】本発明の例示的な実施の形態に係る、単一終端
モードのデジタル・アナログ変換器の図式的な概要の説
明図である。
モードのデジタル・アナログ変換器の図式的な概要の説
明図である。
【図2】本発明の例示的な実施の形態に係る、差分モー
ドのデジタル・アナログ変換器の図式的な概要の説明図
である。
ドのデジタル・アナログ変換器の図式的な概要の説明図
である。
【図3】追加の精度のビットを達成することができる、
差分モードのアナログ・デジタル変換器の図式的な概要
の説明図である。
差分モードのアナログ・デジタル変換器の図式的な概要
の説明図である。
【図4】アナログ・デジタル変換器の図式的な概要の説
明図である。
明図である。
10 DAC 12 電流源 14 抵抗ストリング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ザヤムクランガラ ラマスワミー ヴィス ワナザン アメリカ合衆国 19529 ペンシルヴァニ ア,ケンプトン,ボックス 149イー,ア ールデーナンバー1
Claims (11)
- 【請求項1】 出力ノードにおいてアナログ出力を提供
するためのデジタル・アナログ変換器を含む集積回路に
おいて、 正の端子と負の端子を有する電流源(例えば、12、1
12、212)、 電流源の正と負の端子に接続された抵抗ストリング(例
えば、14、114、214)であり、抵抗ストリング
は複数の直列に接続された抵抗(例えば、R1−Rn ;
R1 −R24;R1 −R16)からなり、電流パスを提供
し、 抵抗ストリング内の抵抗の接続点および抵抗ストリング
と電流源の正と負の端子の接続点において規定された中
間タップ(例えばT1 −Tn+1 ;T1 −T25;T1 −T
17)、 複数のスイッチングトランジスタ(例えば、M1 −M
n+1 ;M1 −M25;M1−M17)であり、各スイッチン
グトランジスタは出力ノード(例えば、16、118、
232)とそれぞれの中間タップの間に接続され、並び
にトランジスタを予め定めら得た状態に選択的に切り換
えるために各スイッチングトランジスタの端子に接続さ
れた選択回路(例えば、2、206)であり、これによ
り対応するスイッチングトランジスタが予め定められた
状態に切り換えられたときには中間タップ(例えばT1
−Tn+1 ;T1 −T25;T1 −T17)が出力ノード(例
えば、16、118、232)に接続される、ことから
なる集積回路。 - 【請求項2】 ただ1つのスイッチングトランジスタ
(例えば、M1 −Mn+ 1 ;M1 −M25;M1 −M17)
が、一度に予め定められた状態に切り換えることができ
る、請求項1記載の集積回路。 - 【請求項3】 少なくとも2つのスイッチングトランジ
スタ(例えば、M1−Mn+1 ;M1 −M25;M1 −
M17)が、同時に予め定められた状態に切り換えること
ができる、請求項1記載の集積回路。 - 【請求項4】 デジタル・アナログ変換器が単一の終端
モードで動作する、請求項1記載の集積回路。 - 【請求項5】 アナログ出力を提供するための集積回路
において、 正の端子と負の端子を有する電流源(例えば、12、1
12、212)、 電流源の正と負の端子に接続された抵抗ストリング(例
えば、14、114、214)であり、抵抗ストリング
は複数の直列に接続された抵抗(例えば、R1−Rn ;
R1 −R24;R1 −R16)からなり、電流パスを提供
し、 抵抗ストリング内の抵抗の接続点において、および抵抗
ストリングと電流源の正と負の端子の接続点において規
定された中間タップ(例えばT1 −Tn+1 ;T1 −
T25;T1 −T17)であり、中間タップの1つ(例え
ば、T13)が基準電位に接続され、前記1つの中間タッ
プが他の中間タップを、前記1つの中間タップと電流源
の正の端子の間における第1のグループの中間タップ
(例えば、T1 −T12)と、前記1つの中間タップ(例
えば、T13)と電流源の負の端子の間における第2のグ
ループの中間タップ(例えば、T14−T25)に分割し、 第1のノードと、第1のグループの中間タップのそれぞ
れの中間タップの間に接続された第1の複数のスイッチ
ングトランジスタ(例えば、M1 からM12)、 第2のノードと、第2のグループの中間タップのそれぞ
れの中間タップの間に接続された第2の複数のスイッチ
ングトランジスタ(例えば、M14からM25)、 第1および第2の入力ポートおよび出力ポートを有する
差動増幅器(例えば、124)であり、差動増幅器の第
1の入力ポートは第1の出力ノードにこれから信号を受
信するために接続され、差動増幅器の第2の入力ポート
は第2の出力ノードにこれから信号を受信するために接
続され、差動増幅器はその出力ポート(例えば、11
8)においてその第1および第2の入力ポートにおいて
受信した信号の差である信号を提供し、これによりコモ
ンモードノイズが差動増幅器の出力において生成された
アナログ信号から排除される、集積回路。 - 【請求項6】 第1および第2の複数のトランジスタ内
の各スイッチングトランジスタの端子に接続された選択
回路(例えば、206)を有し、選択回路はトランジス
タの選択された1つの状態をデジタル的に符号化された
信号に応答して予め定められた状態に切り換えるための
ものである、請求項5記載の集積回路。 - 【請求項7】 変換器が差分モードで動作する、請求項
5記載の集積回路。 - 【請求項8】 選択回路(例えば、2、206)が、少
なくとも2つのスイッチングトランジスタを予め定めれ
た状態に同時に切り換えることができる、請求項5記載
の集積回路。 - 【請求項9】 少なくとも2つのスイッチングトランジ
スタの1つが、第1の複数のスイッチングトランジスタ
(例えば、M1 からM12)であり、また少なくとも2つ
のスイッチングトランジスタの他の1つが、第2の複数
のスイッチングトランジスタ(例えば、M14からM25)
である、請求項8記載の集積回路。 - 【請求項10】 アナログ信号のデジタル表示を発生す
るためのアナログ・デジタル変換器を含む集積回路にお
いて、 正の端子と負の端子を有する電流源(例えば、12、1
12、212)、 電流パスを提供する抵抗ストリング(例えば、214)
であり、抵抗ストリングは複数の直列に接続された抵抗
(例えば、R1 −R16)からなり、抵抗ストリングは電
流源の正と負の端子に接続されており、 抵抗ストリング内の抵抗の接続点および抵抗ストリング
と電流源の正と負の端子の接続点において規定された中
間タップ(例えばT1 −T17)、 複数のスイッチングトランジスタ(例えば、M1 −
M17)であり、各スイッチングトランジスタは出力ノー
ド(例えば、314)とそれぞれの中間タップの間に接
続され、 第1および第2の入力リード並びに出力ポート(例えば
232)を有する比較器(例えば、204)であり、第
1の入力リードは発生したアナログ信号を受信するため
に出力ノード(例えば、314)に接続され、第2の入
力リードはアナログ信号を受信するために接続され、比
較器はその出力ポート(例えば、232)において、そ
の第1および第2の入力リードにおいて受信した信号の
間の差である差の信号を提供し、 逐次近似スイッチングトランジスタ選択および駆動回路
(例えば、206)であり、逐次近似回路は比較器から
の差の出力を受信し、抵抗ストリングが電流源により励
起されたときに発生されたアナログ信号を生成するため
に、逐次近似回路はスイッチングトランジスタを予め定
められた状態に選択的にスイッチングするために複数の
スイッチングトランジスタのそれぞれの端子に接続され
ており、逐次近似回路はアナログ信号を逐次近似してそ
のデジタル的な表示を出力として生成する、集積回路。 - 【請求項11】 変換器が単一終端モードで動作する、
請求項10記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/327,162 US5619203A (en) | 1994-10-21 | 1994-10-21 | Current source driven converter |
| US08/327162 | 1994-10-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213911A true JPH08213911A (ja) | 1996-08-20 |
Family
ID=23275428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7271665A Pending JPH08213911A (ja) | 1994-10-21 | 1995-10-20 | 電流源により駆動された変換器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5619203A (ja) |
| EP (1) | EP0708530A1 (ja) |
| JP (1) | JPH08213911A (ja) |
| KR (1) | KR960016161A (ja) |
| CN (1) | CN1131845A (ja) |
| TW (1) | TW269075B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158586A (ja) * | 2000-11-20 | 2002-05-31 | Asahi Kasei Microsystems Kk | D/a変換器 |
| WO2002080371A1 (fr) * | 2001-03-29 | 2002-10-10 | Yozan Inc. | Convertisseur numerique-analogique |
| US7486285B2 (en) | 2004-05-24 | 2009-02-03 | Seiko Epson Corporation | DA converter, data line driving circuit, electro-optical device, driving method thereof, and electronic apparatus |
| JP2017085660A (ja) * | 2013-03-15 | 2017-05-18 | クアルコム,インコーポレイテッド | 双対ストリングデジタルアナログコンバータ(dac)、ならびに関連する回路、システムおよび方法 |
| JP2024514759A (ja) * | 2021-04-09 | 2024-04-03 | アーエムエス インターナショナル アーゲー | デジタル-アナログ電圧変換器 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731775A (en) * | 1996-06-17 | 1998-03-24 | Lucent Technologies Inc. | Subranging converter with plurality of resistor strings and transistor switches |
| US5703588A (en) * | 1996-10-15 | 1997-12-30 | Atmel Corporation | Digital to analog converter with dual resistor string |
| US6008749A (en) * | 1997-12-22 | 1999-12-28 | Lucent Technologies, Inc. | Mask programmable low power voltage/current-mode ADC |
| JP3779056B2 (ja) * | 1998-01-30 | 2006-05-24 | 富士通株式会社 | 電圧発生回路、及び、d/a変換回路 |
| US6225929B1 (en) | 1998-12-02 | 2001-05-01 | Hewlett-Packard Company | Digital-to-analog converter having switchable current sources and resistor string |
| JP4742401B2 (ja) * | 2000-03-31 | 2011-08-10 | ソニー株式会社 | デジタルアナログ変換回路およびこれを搭載した表示装置 |
| US6268819B1 (en) * | 1999-06-29 | 2001-07-31 | Texas Instruments Corporated | Bit interpolation in a resistor string data converter |
| US6384763B1 (en) * | 2000-05-31 | 2002-05-07 | Cygnal Integrated Products, Inc. | Segemented D/A converter with enhanced dynamic range |
| US6433717B1 (en) | 2000-05-31 | 2002-08-13 | Cygnal Integrated Products, Inc. | D/A resistor strings with cross coupling switches |
| US6448917B1 (en) | 2000-05-31 | 2002-09-10 | Cygnal Integrated Products, Inc. | DAC using current source driving main resistor string |
| US6400300B1 (en) * | 2000-05-31 | 2002-06-04 | Cygnal Integrated Products, Inc. | D/A converter street effect compensation |
| JP2003029687A (ja) * | 2001-07-16 | 2003-01-31 | Sony Corp | Da変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末 |
| US6954165B2 (en) * | 2003-03-28 | 2005-10-11 | Ess Technology, Inc. | Voltage segmented digital to analog converter |
| KR101256001B1 (ko) * | 2004-07-08 | 2013-04-18 | 오끼 덴끼 고오교 가부시끼가이샤 | 액정표시장치의 구동회로 |
| US7283079B2 (en) * | 2006-01-03 | 2007-10-16 | Analog Devices, Inc | Digital to analog converter having a single cyclic resistor string and multiple current sources |
| RU2437185C2 (ru) * | 2009-12-15 | 2011-12-20 | Федеральное государственное учреждение "Научно-производственный комплекс "Технологический центр" Московского Государственного института электронной техники" (ФГУ НПК "ТЦ" МИЭТ) | Интегральный магнитотранзисторный датчик с цифровым выходом |
| CN102291147A (zh) * | 2011-05-31 | 2011-12-21 | 深圳市博驰信电子有限责任公司 | 模数转换电路、模数转换器及模数转换方法 |
| US9397688B2 (en) * | 2014-09-10 | 2016-07-19 | Texas Instruments Incorporated | Hybrid digital-to-analog conversion system |
| CN106253898B (zh) * | 2015-06-06 | 2021-09-03 | 硅实验室公司 | 具有寄生元件补偿的用于增益选择的装置和相关方法 |
| US10516408B2 (en) * | 2018-03-08 | 2019-12-24 | Analog Devices Global Unlimited Company | Analog to digital converter stage |
| US11139365B2 (en) * | 2018-05-09 | 2021-10-05 | Texas Instruments Incorporated | Integrated circuits with a set of serially-connected resistors |
| US11418210B2 (en) * | 2020-05-05 | 2022-08-16 | Omni Design Technologies, Inc. | Digital-to-analog converter with reference voltage selection switch |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3611353A (en) * | 1969-03-26 | 1971-10-05 | Beckman Instruments Inc | Digital-to-analog converter |
| US3997892A (en) * | 1973-07-27 | 1976-12-14 | Trw Inc. | Digital to analog converter with improved companding |
| US4034366A (en) * | 1976-01-28 | 1977-07-05 | Analog Devices, Inc. | Analog-to-digital converter with controlled ladder network |
| US4293848A (en) * | 1977-08-26 | 1981-10-06 | Intel Corporation | MOS Analog-to-digital converter |
| US4198622A (en) * | 1978-02-21 | 1980-04-15 | National Semiconductor Corporation | Double digital-to-analog converter |
| US4520461A (en) * | 1979-01-24 | 1985-05-28 | Xicor, Inc. | Integrated high voltage distribution and control systems |
| US4617652A (en) * | 1979-01-24 | 1986-10-14 | Xicor, Inc. | Integrated high voltage distribution and control systems |
| US4292625A (en) * | 1979-07-12 | 1981-09-29 | Advanced Micro Devices, Inc. | Monolithic digital-to-analog converter |
| US4263664A (en) * | 1979-08-31 | 1981-04-21 | Xicor, Inc. | Nonvolatile static random access memory system |
| JPS56153832A (en) * | 1980-04-30 | 1981-11-28 | Nec Corp | Digital to analog converter |
| US4281319A (en) * | 1980-06-30 | 1981-07-28 | Ricoh Company, Ltd. | Digital-to-analog converter |
| JPS59193621A (ja) * | 1983-04-18 | 1984-11-02 | Toshiba Corp | デジタル−アナログ変換回路 |
| DE3333067A1 (de) * | 1983-09-14 | 1985-03-21 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum umwandeln eines digitalen eingangssignals in ein analoges ausgangssignal |
| US4543560A (en) * | 1984-02-17 | 1985-09-24 | Analog Devices, Incorporated | Two-stage high resolution digital-to-analog converter |
| US4904922B1 (en) * | 1985-03-21 | 1992-09-01 | Apparatus for converting between digital and analog values | |
| US4668932A (en) * | 1985-07-26 | 1987-05-26 | Xicor, Inc. | Nonvolatile reprogrammable electronic potentiometer |
| JPH0761019B2 (ja) * | 1986-06-19 | 1995-06-28 | 日本電気株式会社 | アナログ・デイジタル変換器 |
| US5014054A (en) * | 1987-07-22 | 1991-05-07 | Nippondenso Co., Ltd. | Digital-to-analog converter of the resistor string type |
| JPH01164125A (ja) * | 1987-12-21 | 1989-06-28 | Nissan Motor Co Ltd | D/a変換回路 |
| DE3813363A1 (de) * | 1988-04-21 | 1989-11-02 | Bayer Ag | Mischungen thermoplastischer polymerisate in pulverform |
| JPH01309518A (ja) * | 1988-06-08 | 1989-12-13 | Fuji Electric Co Ltd | D/a変換器 |
| US4896157A (en) * | 1989-01-17 | 1990-01-23 | Motorola, Inc. | Digital to analog converter having single resistive string with shiftable voltage thereacross |
| US5036322A (en) * | 1989-06-02 | 1991-07-30 | Analog Devices, Inc. | Digital-to-analog converters with improved linearity |
| US4983974A (en) * | 1990-02-06 | 1991-01-08 | Motorola, Inc. | Analog-to-digital conversion by varying both inputs of a comparator utilizing successive approximation |
| US5010337A (en) * | 1990-03-15 | 1991-04-23 | Analog Devices, Incorporated | High resolution D/A converter operable with single supply voltage |
| US5016014A (en) * | 1990-06-14 | 1991-05-14 | Ncr Corporation | High accuracy analog-to-digital converter with rail-to-rail reference and input voltage ranges |
| US5059978A (en) * | 1990-12-20 | 1991-10-22 | Vlsi Technology, Inc. | Resistor-string digital to analog converters with auxiliary coarse ladders |
| US5049882A (en) * | 1990-12-20 | 1991-09-17 | Burr-Brown Corporation | High speed analog-to-digital converter |
| JPH04329025A (ja) * | 1991-04-30 | 1992-11-17 | Toshiba Corp | D/aコンバータ |
| US5243347A (en) * | 1992-09-28 | 1993-09-07 | Motorola, Inc. | Monotonic current/resistor digital-to-analog converter and method of operation |
| US5489904A (en) * | 1993-09-28 | 1996-02-06 | The Regents Of The University Of California | Analog current mode analog/digital converter |
| US5495245A (en) * | 1994-04-26 | 1996-02-27 | Analog Devices, Inc. | Digital-to-analog converter with segmented resistor string |
-
1994
- 1994-10-21 US US08/327,162 patent/US5619203A/en not_active Expired - Lifetime
- 1994-11-23 TW TW083110913A patent/TW269075B/zh not_active IP Right Cessation
-
1995
- 1995-10-18 EP EP95307418A patent/EP0708530A1/en not_active Withdrawn
- 1995-10-20 CN CN95119912A patent/CN1131845A/zh active Pending
- 1995-10-20 KR KR1019950036915A patent/KR960016161A/ko not_active Withdrawn
- 1995-10-20 JP JP7271665A patent/JPH08213911A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158586A (ja) * | 2000-11-20 | 2002-05-31 | Asahi Kasei Microsystems Kk | D/a変換器 |
| WO2002080371A1 (fr) * | 2001-03-29 | 2002-10-10 | Yozan Inc. | Convertisseur numerique-analogique |
| US7486285B2 (en) | 2004-05-24 | 2009-02-03 | Seiko Epson Corporation | DA converter, data line driving circuit, electro-optical device, driving method thereof, and electronic apparatus |
| JP2017085660A (ja) * | 2013-03-15 | 2017-05-18 | クアルコム,インコーポレイテッド | 双対ストリングデジタルアナログコンバータ(dac)、ならびに関連する回路、システムおよび方法 |
| JP2024514759A (ja) * | 2021-04-09 | 2024-04-03 | アーエムエス インターナショナル アーゲー | デジタル-アナログ電圧変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5619203A (en) | 1997-04-08 |
| EP0708530A1 (en) | 1996-04-24 |
| TW269075B (en) | 1996-01-21 |
| CN1131845A (zh) | 1996-09-25 |
| KR960016161A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08213911A (ja) | 電流源により駆動された変換器 | |
| US4491825A (en) | High resolution digital-to-analog converter | |
| US6268817B1 (en) | Digital-to-analog converter | |
| US6246351B1 (en) | LSB interpolation circuit and method for segmented digital-to-analog converter | |
| US6590422B1 (en) | Low voltage differential signaling (LVDS) drivers and systems | |
| US6621440B2 (en) | Digital to analogue converter | |
| US9998131B1 (en) | Hybrid analog-to-digital converter | |
| JPH08237128A (ja) | 抵抗の数が減じられたデジタル・アナログ変換器 | |
| KR20200050357A (ko) | 인버터 기반의 증폭기를 갖는 아날로그 디지털 컨버터 | |
| JPS5838029A (ja) | 高分解能デイジタル−アナログ変換器 | |
| JP2004343746A (ja) | 二重段ディジタル・アナログ変換器 | |
| EP0536198B1 (en) | Process for the conversion of digital codes and digital-to-analog converter employing this process | |
| US6008749A (en) | Mask programmable low power voltage/current-mode ADC | |
| US20060132343A1 (en) | High speed differential resistive voltage digital-to-analog converter | |
| US5055847A (en) | Differential sensing current-steering analog-to-digital converter | |
| US6310567B1 (en) | Programmable configuration, level and output voltage range circuits and methods for signal processors | |
| KR20020059803A (ko) | 디지털/아날로그 변환기 | |
| US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
| CN111801894A (zh) | 数模转换器系统 | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| US5673045A (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| JP2005252663A (ja) | 電流セルマトリクス型ディジタル・アナログ変換器 | |
| US6278393B1 (en) | Multiple output digital-to-analog converter | |
| US6469646B1 (en) | Converting digital signals to analog signals | |
| US5684483A (en) | Floating point digital to analog converter |