JPH0821584B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0821584B2 JPH0821584B2 JP2142290A JP14229090A JPH0821584B2 JP H0821584 B2 JPH0821584 B2 JP H0821584B2 JP 2142290 A JP2142290 A JP 2142290A JP 14229090 A JP14229090 A JP 14229090A JP H0821584 B2 JPH0821584 B2 JP H0821584B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- potential side
- side wiring
- insulating film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 2
- 230000007797 corrosion Effects 0.000 description 19
- 238000005260 corrosion Methods 0.000 description 19
- 239000010410 layer Substances 0.000 description 15
- 230000000903 blocking effect Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 230000020169 heat generation Effects 0.000 description 5
- 239000009719 polyimide resin Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明はアルミ配線の電解腐食による不良発生を防止
できる半導体集積回路に関する。
できる半導体集積回路に関する。
（ロ）従来の技術 半導体素子の配線金属として、アルミニウムはオーミ
ック性が容易に得られる、電気伝導性が良い、低コスト
であるなどの点でもっとも多く用いられている。素子内
部の構造は、第３図に示す如くSiO2やポリイミド系樹脂
から成る絶縁膜（１）表面をアルミ（Al）又はアルミ・
シリコン（Al−Si）から成る配線（２）（３）を延在さ
せたもので、配線（２）（３）は絶縁膜（１）に開けら
れたコンタクトホールを介してその下の基板表面に設け
られた拡散領域とオーミックコンタクトし、所望の回路
接続を行うようになっている。多層配線構造では、配線
（２）（３）は絶縁膜（１）に開けられたスルーホール
を介してその下の配線層と電気接続することになる。そ
して、配線（２）（３）の表面はSiO2やポリイミド系樹
脂等のパッシベーション被膜（４）で覆われている。
ック性が容易に得られる、電気伝導性が良い、低コスト
であるなどの点でもっとも多く用いられている。素子内
部の構造は、第３図に示す如くSiO2やポリイミド系樹脂
から成る絶縁膜（１）表面をアルミ（Al）又はアルミ・
シリコン（Al−Si）から成る配線（２）（３）を延在さ
せたもので、配線（２）（３）は絶縁膜（１）に開けら
れたコンタクトホールを介してその下の基板表面に設け
られた拡散領域とオーミックコンタクトし、所望の回路
接続を行うようになっている。多層配線構造では、配線
（２）（３）は絶縁膜（１）に開けられたスルーホール
を介してその下の配線層と電気接続することになる。そ
して、配線（２）（３）の表面はSiO2やポリイミド系樹
脂等のパッシベーション被膜（４）で覆われている。
（ハ）発明が解決しようとする課題 しかしながら、隣接する配線（２）（３）間に例えば
VCCとGNDの如きバイアス電圧が印加された場合、特に低
電位側の配線（２）が断線事故を引き起こすことが確認
された。原因は未だ明確でないが、絶縁膜（１）表面に
おけるリーク電流と、配線（２）（３）間の樹脂中の水
分又は外部から侵入した水分とによる相互作用でアルミ
ニウム材料が腐食すると考えられる。
VCCとGNDの如きバイアス電圧が印加された場合、特に低
電位側の配線（２）が断線事故を引き起こすことが確認
された。原因は未だ明確でないが、絶縁膜（１）表面に
おけるリーク電流と、配線（２）（３）間の樹脂中の水
分又は外部から侵入した水分とによる相互作用でアルミ
ニウム材料が腐食すると考えられる。
この時低電位側配線（２）に電流が流れていると、Al
がアルミナに変質するに従って配線（２）の抵抗分が増
大し、増大した抵抗分によって発熱が大となり、発熱が
前記腐食を促進して、最終的には断線に至るのである。
がアルミナに変質するに従って配線（２）の抵抗分が増
大し、増大した抵抗分によって発熱が大となり、発熱が
前記腐食を促進して、最終的には断線に至るのである。
上記バイアス印加による腐食反応は、例えば特開昭63
−179538号公報に記載されたボンディングパッド部にお
ける腐食とは反応が異なると考えている。ボンディング
パッド部における腐食は、外部から進入した水分と可動
イオン（Cl-,Na+等）との反応によるものであり、上記
バイアス印加による腐食は前記可動イオンの有無にかか
わらず発生するものである。
−179538号公報に記載されたボンディングパッド部にお
ける腐食とは反応が異なると考えている。ボンディング
パッド部における腐食は、外部から進入した水分と可動
イオン（Cl-,Na+等）との反応によるものであり、上記
バイアス印加による腐食は前記可動イオンの有無にかか
わらず発生するものである。
また、絶縁膜（１）やパッシベーション被膜（４）と
して段差の被覆性、コスト、および工程の簡素化に優れ
たポリイミド系樹脂を用いると、上述した低電位側配線
（２）の腐食が著しい。理由は、第１にポリイミド系樹
脂の耐湿性自体がシリコン窒化膜（SiN）のものより劣
ること、第２に、ポリイミド系樹脂表面にアルミとの密
着性を向上する目的でアルミ堆積前に処す粗面化処理
（逆スパッタ等）によって表面に導電層（カーボン等）
が形成され、この導電層が前記配線（２）（３）間のリ
ーク電流を助長するためである。
して段差の被覆性、コスト、および工程の簡素化に優れ
たポリイミド系樹脂を用いると、上述した低電位側配線
（２）の腐食が著しい。理由は、第１にポリイミド系樹
脂の耐湿性自体がシリコン窒化膜（SiN）のものより劣
ること、第２に、ポリイミド系樹脂表面にアルミとの密
着性を向上する目的でアルミ堆積前に処す粗面化処理
（逆スパッタ等）によって表面に導電層（カーボン等）
が形成され、この導電層が前記配線（２）（３）間のリ
ーク電流を助長するためである。
このような腐食による断線を防止する為、従来は両者
の距離を広くとることで対応していたが、チップサイズ
が増大する欠点があった。
の距離を広くとることで対応していたが、チップサイズ
が増大する欠点があった。
（ニ）課題を解決するための手段 本発明は上記従来の欠点に鑑み成されたもので、低電
位側配線（２）と高電位側配線（３）との間の絶縁膜
（１）上に、低電位側配線（２）と同じ電位が与えられ
且つ電流が流れない遮断電極（５）を配置することによ
り、腐食による断線を防止できる半導体集積回路を提供
するものである。
位側配線（２）と高電位側配線（３）との間の絶縁膜
（１）上に、低電位側配線（２）と同じ電位が与えられ
且つ電流が流れない遮断電極（５）を配置することによ
り、腐食による断線を防止できる半導体集積回路を提供
するものである。
（ホ）作 用 本発明によれば、遮断電極（５）に低電位側配線
（２）と同じ電位を与えるので、遮断電極（５）と高電
位側配線（３）との電解によって遮断電極（５）の腐食
が発生する。ところが、遮断電極（５）には電流を流さ
ないので、電極の抵抗分増大と発熱による腐食反応の加
速は生じない。しかも、電流を流す低電位側配線（２）
では遮断電極（５）によって電界が遮断されるので、腐
食反応が生じない。従って、遮断電極（５）が腐食され
ることによって低電位側配線（２）が保護され、低電位
側配線（２）の断線を防止できる。
（２）と同じ電位を与えるので、遮断電極（５）と高電
位側配線（３）との電解によって遮断電極（５）の腐食
が発生する。ところが、遮断電極（５）には電流を流さ
ないので、電極の抵抗分増大と発熱による腐食反応の加
速は生じない。しかも、電流を流す低電位側配線（２）
では遮断電極（５）によって電界が遮断されるので、腐
食反応が生じない。従って、遮断電極（５）が腐食され
ることによって低電位側配線（２）が保護され、低電位
側配線（２）の断線を防止できる。
（ヘ）実施例 以下に本発明の一実施例を図面を参照しながら詳細に
説明する。
説明する。
第１図と第２図は夫々本発明の配線構造を示す平面図
と断面図である。以下、配線層が多層配線の２層目配線
である構造を例にとる。
と断面図である。以下、配線層が多層配線の２層目配線
である構造を例にとる。
図示せぬ半導体チップの表面には選択拡散によって多
数の回路素子（トランジスタ、抵抗等）が作り込まれ、
チップ表面を覆う酸化膜を開孔したコンタクトホールを
介して第１層の配線層が不純物拡散領域とコンタクトす
る。前記第１層目配線を覆うようにして層間絶縁膜
（１）が形成され、層間絶縁膜（１）上に第２の配線層
によって低電位側配線（２）と高電位側配線（３）とが
形成される。前記第１の配線層と第２の配線層とは、層
間絶縁膜（１）を開孔したスルーホールを介してコンタ
クトし、前記回路素子の相互接続をとる。前記第２の配
線層の表面は、パッシベーション被膜（４）で覆われ
る。
数の回路素子（トランジスタ、抵抗等）が作り込まれ、
チップ表面を覆う酸化膜を開孔したコンタクトホールを
介して第１層の配線層が不純物拡散領域とコンタクトす
る。前記第１層目配線を覆うようにして層間絶縁膜
（１）が形成され、層間絶縁膜（１）上に第２の配線層
によって低電位側配線（２）と高電位側配線（３）とが
形成される。前記第１の配線層と第２の配線層とは、層
間絶縁膜（１）を開孔したスルーホールを介してコンタ
クトし、前記回路素子の相互接続をとる。前記第２の配
線層の表面は、パッシベーション被膜（４）で覆われ
る。
前記層間絶縁膜（１）は、CVD法によるシリコン酸化
膜を用いる他、スピンオン塗布法によるポリイミド系絶
縁膜を用いることもできる。この場合、アルミとの密着
性を向上する目的で層間絶縁膜（１）表面に粗面化処理
を処す。手法は逆スパッタ等である。そして粗面化され
た層間絶縁膜（１）上に蒸着又はスパッタ法によりAl又
はAl−Siを堆積し、これをパターニングすることで前記
第２の配線層を形成する。層間絶縁膜（１）がポリイミ
ドであれば、最終パッシベーション被膜（４）もポリイ
ミド系絶縁膜とする。
膜を用いる他、スピンオン塗布法によるポリイミド系絶
縁膜を用いることもできる。この場合、アルミとの密着
性を向上する目的で層間絶縁膜（１）表面に粗面化処理
を処す。手法は逆スパッタ等である。そして粗面化され
た層間絶縁膜（１）上に蒸着又はスパッタ法によりAl又
はAl−Siを堆積し、これをパターニングすることで前記
第２の配線層を形成する。層間絶縁膜（１）がポリイミ
ドであれば、最終パッシベーション被膜（４）もポリイ
ミド系絶縁膜とする。
上記第２の配線層による低電位側配線（２）と高電位
側配線（３）は、動作時に夫々接地電位（GND）と電源
電位（VCC）の如き電位が印加され、両者間に電位差が
生ずるものである。このように電位差がある配線が近接
配置されることは、半導体チップのパターン設計上比較
的多くみられる。近接配置を全く無くすことは、パター
ン設計に多大な制約を与えることになる。
側配線（３）は、動作時に夫々接地電位（GND）と電源
電位（VCC）の如き電位が印加され、両者間に電位差が
生ずるものである。このように電位差がある配線が近接
配置されることは、半導体チップのパターン設計上比較
的多くみられる。近接配置を全く無くすことは、パター
ン設計に多大な制約を与えることになる。
そして、近接配置された低電位側配線（２）と高電位
側配線（３）との間の絶縁膜（１）表面に、前記第２の
配線層のパターニングと同時に遮断電極（５）を形成す
る。遮断電極（５）の一端は低電位側配線（２）に連結
されてこれと同電位が与えられるものとし、他端はどこ
へも接続しないで終端させることにより、低電位側配線
（２に第１図の如き電流ｉを流しても遮断電極（５）に
は電流が流れないものとする。遮断電極（５）の線幅は
任意である。また、低電位側配線（２）と高電位側配線
（３）が接近する部分にのみ延在させれば良い。
側配線（３）との間の絶縁膜（１）表面に、前記第２の
配線層のパターニングと同時に遮断電極（５）を形成す
る。遮断電極（５）の一端は低電位側配線（２）に連結
されてこれと同電位が与えられるものとし、他端はどこ
へも接続しないで終端させることにより、低電位側配線
（２に第１図の如き電流ｉを流しても遮断電極（５）に
は電流が流れないものとする。遮断電極（５）の線幅は
任意である。また、低電位側配線（２）と高電位側配線
（３）が接近する部分にのみ延在させれば良い。
上述した本発明の配線構造においては、低電位側配線
（２）と遮断電極（５）とは同電位であるから、これら
の間には腐食は発生し得ない。一方、遮断電極（５）と
高電位側配線（３）との間には低電位側配線（２）と高
電位側配線（３）との電位差がそのまま印加されるの
で、腐食反応が発生してAlの表面がアルミナ（Al2O3）
に変質する。ところが、遮断電極（５）には動作電流ｉ
が流れないので、Al表面が腐食されても発熱が無く発熱
による腐食反応の加速も無い。従って、遮断電極（５）
の腐食反応は従来より極めて遅く進行する。さらに、低
電位側配線（２）と高電位側配線（３）の間にも同じ電
位差があるので、腐食反応が発生する可能性はある。し
かしながら、遮断電極（５）よりは遠方になるので、腐
食反応は殆ど進行しないと考えて良い。従って、遮断電
極（５）を優先的に腐食させることによって回路接続に
供する低電位側配線（２）の腐食を抑制できるので、配
線の断線不良を防止できる。高温高湿状態で動作試験を
行うTHB試験においても、本願発明は優れた効果をもた
らすことが確認された。
（２）と遮断電極（５）とは同電位であるから、これら
の間には腐食は発生し得ない。一方、遮断電極（５）と
高電位側配線（３）との間には低電位側配線（２）と高
電位側配線（３）との電位差がそのまま印加されるの
で、腐食反応が発生してAlの表面がアルミナ（Al2O3）
に変質する。ところが、遮断電極（５）には動作電流ｉ
が流れないので、Al表面が腐食されても発熱が無く発熱
による腐食反応の加速も無い。従って、遮断電極（５）
の腐食反応は従来より極めて遅く進行する。さらに、低
電位側配線（２）と高電位側配線（３）の間にも同じ電
位差があるので、腐食反応が発生する可能性はある。し
かしながら、遮断電極（５）よりは遠方になるので、腐
食反応は殆ど進行しないと考えて良い。従って、遮断電
極（５）を優先的に腐食させることによって回路接続に
供する低電位側配線（２）の腐食を抑制できるので、配
線の断線不良を防止できる。高温高湿状態で動作試験を
行うTHB試験においても、本願発明は優れた効果をもた
らすことが確認された。
（ト）発明の効果 以上に説明した通り、本発明によれば、遮断電極
（５）を優先的に腐食させることにより、素子間接続に
供する低電位側配線（２）の腐食、断線を防止できる利
点を有する。従って、耐湿性の高い半導体装置を提供で
きる利点をも有する。また、低電位側配線（２）と高電
位側配線（３）との間を広くする必要がないので、チッ
プサイズの縮小にも寄与できる利点をも有する。
（５）を優先的に腐食させることにより、素子間接続に
供する低電位側配線（２）の腐食、断線を防止できる利
点を有する。従って、耐湿性の高い半導体装置を提供で
きる利点をも有する。また、低電位側配線（２）と高電
位側配線（３）との間を広くする必要がないので、チッ
プサイズの縮小にも寄与できる利点をも有する。
第１図と第２図は夫々本発明を説明する為の平面図と断
面図、第３図は従来例を説明する為の断面図である。
面図、第３図は従来例を説明する為の断面図である。
Claims (4)
- 【請求項１】アルミニウムを主体とする導電材料から成
り、異なった電位が与えられる２つの配線が互いに近接
して絶縁膜上を延在する半導体集積回路において、 前記２つの配線のうち低電位側の配線と同電位が与えら
れ、且つ動作電流が流れない遮断電極を、前記２つの配
線の高電位側配線と低電位側配線の間の前記絶縁膜上
に、前記近接した部分の全体にまたがるように延在した
ことを特徴とする半導体集積回路。 - 【請求項２】前記遮断電極は一端が前記低電位側配線と
連結し他端は終端することを特徴とする請求項第１項に
記載の半導体集積回路。 - 【請求項３】アルミニウムを主体とする導電材料から成
り、異なった電位が与えられる２つの配線が互いに近接
してポリイミド系の絶縁膜上を延在する半導体集積回路
において、 前記２つの配線のうち低電位側の配線と同電位が与えら
れ、且つ動作電流が流れない遮断電極を、前記２つの配
線の高電位側配線と低電位側配線の間の前記絶縁膜上に
延在したことを特徴とする半導体集積回路。 - 【請求項４】前記ポリイミド系絶縁膜の表面は逆スパッ
タによる粗面化処理が施されていることを特徴とする請
求項第３項に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142290A JPH0821584B2 (ja) | 1990-05-31 | 1990-05-31 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142290A JPH0821584B2 (ja) | 1990-05-31 | 1990-05-31 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435036A JPH0435036A (ja) | 1992-02-05 |
| JPH0821584B2 true JPH0821584B2 (ja) | 1996-03-04 |
Family
ID=15311942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2142290A Expired - Fee Related JPH0821584B2 (ja) | 1990-05-31 | 1990-05-31 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821584B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0196947A (ja) * | 1987-10-09 | 1989-04-14 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1990
- 1990-05-31 JP JP2142290A patent/JPH0821584B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435036A (ja) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023699A (en) | Resin molded type semiconductor device having a conductor film | |
| JP5040035B2 (ja) | 融合金属層を使用しているオン抵抗の低い電力用ｆｅｔ | |
| US6455913B2 (en) | Copper fuse for integrated circuit | |
| US11658093B2 (en) | Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device | |
| US4816895A (en) | Integrated circuit device with an improved interconnection line | |
| JP6579989B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6133625A (en) | Semiconductor device and method for manufacturing the same | |
| US5227323A (en) | Method of manufacturing capacitor elements in an integrated circuit having a compound semiconductor substrate | |
| EP0177251B1 (en) | A semiconductor device having a reliable bonding pad structure | |
| JPH11261010A5 (ja) | ||
| JPH0821584B2 (ja) | 半導体集積回路 | |
| KR870004519A (ko) | 집적 반도체 회로 | |
| JPH0334660B2 (ja) | ||
| JP2719569B2 (ja) | 半導体装置 | |
| JP2002353221A (ja) | 半導体装置およびその製造方法 | |
| JPH0587137B2 (ja) | ||
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JP2781688B2 (ja) | 半導体装置 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| US5844293A (en) | Semiconductor device with improved dielectric breakdown strength | |
| JP3497608B2 (ja) | 半導体装置 | |
| JPH0680733B2 (ja) | 半導体装置の配線接続部 | |
| JPH06326373A (ja) | 磁気抵抗半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPH0329361A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |