JPH0334660B2 - - Google Patents
Info
- Publication number
- JPH0334660B2 JPH0334660B2 JP57212461A JP21246182A JPH0334660B2 JP H0334660 B2 JPH0334660 B2 JP H0334660B2 JP 57212461 A JP57212461 A JP 57212461A JP 21246182 A JP21246182 A JP 21246182A JP H0334660 B2 JPH0334660 B2 JP H0334660B2
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- input
- pattern
- high melting
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置特にMIS型半導体集積回路
装置に係り、詳しくは該MIS型半導体集積回路装
置に配設される入力保護回路の耐圧を高める構造
に関する。
装置に係り、詳しくは該MIS型半導体集積回路装
置に配設される入力保護回路の耐圧を高める構造
に関する。
(b) 技術の背景
MIS型半導体集積回路装置（IC）の入力端子
は通常MISトランジスタのゲート電極に接続され
ているが、該ゲート電極はゲート酸化膜によつて
絶縁されているために電気絶縁性が良く、静電気
によつて高い電圧が加わりやすい。ゲート酸化膜
の破壊電圧は約７×106（／cm）といわれるが、
現在のMISIC特にLSI等に於てはゲート酸化膜厚
が数100〜1000［Å］程度であるため40〜70［Ｖ］
程度で破壊してしまいMISトランジスタの機能が
失われる。
は通常MISトランジスタのゲート電極に接続され
ているが、該ゲート電極はゲート酸化膜によつて
絶縁されているために電気絶縁性が良く、静電気
によつて高い電圧が加わりやすい。ゲート酸化膜
の破壊電圧は約７×106（／cm）といわれるが、
現在のMISIC特にLSI等に於てはゲート酸化膜厚
が数100〜1000［Å］程度であるため40〜70［Ｖ］
程度で破壊してしまいMISトランジスタの機能が
失われる。
そのためMISICに於ては、通常第１図に示す
等価回路図のような入力保護回路が配設され、入
力端子に加わつた高電圧をゲート耐圧より低い例
えば30〜60［Ｖ］程度のブレークダウン電圧を有
するクランプ・ダイオード（Di）によつて基板
へ逃がすことによつてゲート酸化膜の破壊が防止
される。そしてこの際直列抵抗（Rp）は、ゲー
ト容量配線容量等内部回路の容量（CG）とによ
つて遅延回路を構成し、サージ電圧が基板に逃げ
きれないうちに内部回路に印加されるのを防止す
る役割りを果す。
等価回路図のような入力保護回路が配設され、入
力端子に加わつた高電圧をゲート耐圧より低い例
えば30〜60［Ｖ］程度のブレークダウン電圧を有
するクランプ・ダイオード（Di）によつて基板
へ逃がすことによつてゲート酸化膜の破壊が防止
される。そしてこの際直列抵抗（Rp）は、ゲー
ト容量配線容量等内部回路の容量（CG）とによ
つて遅延回路を構成し、サージ電圧が基板に逃げ
きれないうちに内部回路に印加されるのを防止す
る役割りを果す。
(c) 従来技術と問題点
上記等価回路図に示した入力保護回路に於ける
クランプ・ダイオード及び直列抵抗は通常一つの
拡散層によつて形成され、拡散層の接合がクラン
プ・ダイオードとして、又拡散層の抵抗が直列抵
抗としてそれぞれ機能せしめられる。
クランプ・ダイオード及び直列抵抗は通常一つの
拡散層によつて形成され、拡散層の接合がクラン
プ・ダイオードとして、又拡散層の抵抗が直列抵
抗としてそれぞれ機能せしめられる。
該入力保護回路に於て、従来用いられていた基
本的な構造を示したのが第２図である。該図に於
て、イは平面図、ロはＡ−A′矢視断面図を示し
ており、図中１は半導体基板、２は拡散層、３は
絶縁膜、４は配線コンタクト窓、５はアルミニウ
ム（Al）入力配線を表わしている。
本的な構造を示したのが第２図である。該図に於
て、イは平面図、ロはＡ−A′矢視断面図を示し
ており、図中１は半導体基板、２は拡散層、３は
絶縁膜、４は配線コンタクト窓、５はアルミニウ
ム（Al）入力配線を表わしている。
このような入力保護回路に於て、入力配線５に
サージ電圧が印加された際、クランプ・ダイオー
ドとして機能する拡散層２のジヤンクシヨンに流
れるブレークダウン電流は、主として入力配線５
が接続されている領域の下部に位置するジヤンク
シヨン部に集中するため、該領域(H)が非常に高温
に加熱される。
サージ電圧が印加された際、クランプ・ダイオー
ドとして機能する拡散層２のジヤンクシヨンに流
れるブレークダウン電流は、主として入力配線５
が接続されている領域の下部に位置するジヤンク
シヨン部に集中するため、該領域(H)が非常に高温
に加熱される。
従つて第２図のように拡散層２にAl入力配線
５が直に接続される構造に於ては、Alが660〔℃〕
程度の低融点であるために、該接続部及びその近
傍のAl配線５が溶融し、該溶融Al層が半導体層
を融解して拡散層２内に深く浸入してジヤンクシ
ヨンを破壊し、入力配線５と基板１間を短絡せし
める障害が発生し勝ちであり、又前記Alの溶融
によりまれにはAl入力配線５自体の断線を生ず
るという問題もあつた。
５が直に接続される構造に於ては、Alが660〔℃〕
程度の低融点であるために、該接続部及びその近
傍のAl配線５が溶融し、該溶融Al層が半導体層
を融解して拡散層２内に深く浸入してジヤンクシ
ヨンを破壊し、入力配線５と基板１間を短絡せし
める障害が発生し勝ちであり、又前記Alの溶融
によりまれにはAl入力配線５自体の断線を生ず
るという問題もあつた。
そこで上記溶融Al層による接合破壊を防止す
るべく提案されたのが第３図の上面図イ及びＡ−
A′矢視断面図ロに示すように、Al入力配線５と
拡散層２の接続部に多結晶シリコン層６を介在せ
しめた構造であるが、この構造に於ても発熱部(H)
の上部にAl入力配線５が接続されているために、
前記障害の改善効果は充分でなく、且つ該構造は
形成工程が非常に煩雑になるという問題があつ
た。なお第３図イ及びロに於て、１は半導体基
板、３及び３′は絶縁膜、４及び４′は配線コンタ
クト窓を示している。
るべく提案されたのが第３図の上面図イ及びＡ−
A′矢視断面図ロに示すように、Al入力配線５と
拡散層２の接続部に多結晶シリコン層６を介在せ
しめた構造であるが、この構造に於ても発熱部(H)
の上部にAl入力配線５が接続されているために、
前記障害の改善効果は充分でなく、且つ該構造は
形成工程が非常に煩雑になるという問題があつ
た。なお第３図イ及びロに於て、１は半導体基
板、３及び３′は絶縁膜、４及び４′は配線コンタ
クト窓を示している。
そこで更に第４図に示す平面図イ及びＡ−
A′矢視断面図ロのように多結晶シリコン・パタ
ーン７を介してAl入力配線５の接続部を拡散層
２上から離した構造も提案された。しかしこの構
造は、多結晶シリコン層のシート抵抗が高いため
に多結晶シリコン・パターン７内を流れるブレー
クダウン電流によつて多結晶シリコン・パターン
７が発熱し、該発熱によつてパターン自体が溶断
したり、又発熱した多結晶シリコン・パターン７
に接するAl入力配線５の端部(E)が溶融し、該溶
融Al層による融解反応によつて多結晶シリコ
ン・パターン７が切断せしめられるという問題が
あり、余り実用化されていない。なお第４図に於
て、１は半導体基板、３及び３′は絶縁膜、４及
び４′は配線コンタクト窓を示している。
A′矢視断面図ロのように多結晶シリコン・パタ
ーン７を介してAl入力配線５の接続部を拡散層
２上から離した構造も提案された。しかしこの構
造は、多結晶シリコン層のシート抵抗が高いため
に多結晶シリコン・パターン７内を流れるブレー
クダウン電流によつて多結晶シリコン・パターン
７が発熱し、該発熱によつてパターン自体が溶断
したり、又発熱した多結晶シリコン・パターン７
に接するAl入力配線５の端部(E)が溶融し、該溶
融Al層による融解反応によつて多結晶シリコ
ン・パターン７が切断せしめられるという問題が
あり、余り実用化されていない。なお第４図に於
て、１は半導体基板、３及び３′は絶縁膜、４及
び４′は配線コンタクト窓を示している。
(d) 発明の目的
本発明はアルミニウム入力配線の接続部の温度
上昇を減少せしめてサージ耐力の強い入力保護回
路を提供するものであり、その目的とするところ
はMISICの静電耐圧を向上せしめるにある。
上昇を減少せしめてサージ耐力の強い入力保護回
路を提供するものであり、その目的とするところ
はMISICの静電耐圧を向上せしめるにある。
(e) 発明の構成
本発明は、集積回路の外部から信号が入力する
入力端子と所定の回路との間に入力保護回路が配
設された半導体装置であつて、該入力保護回路
は、クランプダイオード及び抵抗として機能する
拡散層と、高融点金属若しくは高融点金属の珪化
物からなる帯状の高融点導体パターンとを具備
し、前記入力端子は前記高融点導体パターンより
も融点の低い導体金属パターンよりなり、前記高
融点導体パターンと前記拡散層との接続点から水
平方向に離間した位置で前記入力端子と前記高融
点導体パターンとが接続されていることを特徴と
する。
入力端子と所定の回路との間に入力保護回路が配
設された半導体装置であつて、該入力保護回路
は、クランプダイオード及び抵抗として機能する
拡散層と、高融点金属若しくは高融点金属の珪化
物からなる帯状の高融点導体パターンとを具備
し、前記入力端子は前記高融点導体パターンより
も融点の低い導体金属パターンよりなり、前記高
融点導体パターンと前記拡散層との接続点から水
平方向に離間した位置で前記入力端子と前記高融
点導体パターンとが接続されていることを特徴と
する。
(f) 発明の実施例
以下本発明を実施例について、図を用いて詳細
に説明する。
に説明する。
第５図は本発明の入力保護回路に於ける一実施
例の上面図イ及びＡ−A′矢視断面図ロを示した
ものであり、同図に於て１１は例えばｐ型シリコ
ン（Si）基板、１２はクランプ・ダイオード及び
直列抵抗として機能する基板と逆導電型即ちｎ型
拡散層、１３はブロツク酸化膜を下層に有するり
ん珪酸ガラス（PSG）層等からなる第１の絶縁
膜、１４は第１の配線コンタクト窓、１４′は第
２の配線コンタクト窓、１５はモリブデン・シリ
サイド（MoSi2）パターン、１６はPSG層等から
なる第２の絶縁膜、１７はAl入力配線を表わし
ている。
例の上面図イ及びＡ−A′矢視断面図ロを示した
ものであり、同図に於て１１は例えばｐ型シリコ
ン（Si）基板、１２はクランプ・ダイオード及び
直列抵抗として機能する基板と逆導電型即ちｎ型
拡散層、１３はブロツク酸化膜を下層に有するり
ん珪酸ガラス（PSG）層等からなる第１の絶縁
膜、１４は第１の配線コンタクト窓、１４′は第
２の配線コンタクト窓、１５はモリブデン・シリ
サイド（MoSi2）パターン、１６はPSG層等から
なる第２の絶縁膜、１７はAl入力配線を表わし
ている。
この図から明らかなように、本発明の構造に於
ては、拡散層１２の一端部には第１の絶縁膜１３
に設けた第１の配線コンタクト窓１４を介し、第
１の絶縁膜１３上に配設された高融点の導体パタ
ーンであるMoSi2パターン１５の一端部が接続さ
れる。このMoSi2パターン１５は通常数1000〔Å〕
程度の膜厚を有し、その形状は場合によつて異な
るが、例えば幅（ｗ）＝３〜10〔μｍ〕、配線コン
タクト窓間の長さ(l)＝10〜50〔μｍ〕程度の帯状
に形成される。そしてAl入力配線１７は前記
MoSi2パターン１５上を覆う第２の絶縁膜１６上
に形成され、ブレーク・ダウン電流によつて主と
して発熱する部分(H)即ちMoSi2パターン１５と拡
散層１２の接続部から離れた位置にあるMoSi2パ
ターンの一端部に、第２の絶縁膜１６に設けた第
２の配線コンタクト窓１４′を介して接続されて
なつている。なお該Al入力配線１７形成面上に
は表面保護絶縁膜が形成されるが、機能に直接関
係ないので図では省略してある。
ては、拡散層１２の一端部には第１の絶縁膜１３
に設けた第１の配線コンタクト窓１４を介し、第
１の絶縁膜１３上に配設された高融点の導体パタ
ーンであるMoSi2パターン１５の一端部が接続さ
れる。このMoSi2パターン１５は通常数1000〔Å〕
程度の膜厚を有し、その形状は場合によつて異な
るが、例えば幅（ｗ）＝３〜10〔μｍ〕、配線コン
タクト窓間の長さ(l)＝10〜50〔μｍ〕程度の帯状
に形成される。そしてAl入力配線１７は前記
MoSi2パターン１５上を覆う第２の絶縁膜１６上
に形成され、ブレーク・ダウン電流によつて主と
して発熱する部分(H)即ちMoSi2パターン１５と拡
散層１２の接続部から離れた位置にあるMoSi2パ
ターンの一端部に、第２の絶縁膜１６に設けた第
２の配線コンタクト窓１４′を介して接続されて
なつている。なお該Al入力配線１７形成面上に
は表面保護絶縁膜が形成されるが、機能に直接関
係ないので図では省略してある。
高融点の導体パターンとしては上記MoSi2パタ
ーン以外に、該MoSi2パターンと同程度即ち数
〔Ω／□〕以下のシート抵抗を有するタングス
テ・ンシリサイド（WSi2）パターン、白金シリ
サイド（PtSi2）パターン、若しくはMo、Ｗ、等
の高融点金属パターンが用いられる。
ーン以外に、該MoSi2パターンと同程度即ち数
〔Ω／□〕以下のシート抵抗を有するタングス
テ・ンシリサイド（WSi2）パターン、白金シリ
サイド（PtSi2）パターン、若しくはMo、Ｗ、等
の高融点金属パターンが用いられる。
なお上記MoSi2パターンを形成する際、MoSi2
層は通常の同時スパツタ法等により形成され、パ
ターンニングは通常通り四ふつ化炭素（CF4）等
をエツチング・ガスとして用いるドライエツチン
グ手段を含むフオト・エツチング方法によりなさ
れる。
層は通常の同時スパツタ法等により形成され、パ
ターンニングは通常通り四ふつ化炭素（CF4）等
をエツチング・ガスとして用いるドライエツチン
グ手段を含むフオト・エツチング方法によりなさ
れる。
(g) 発明の効果
上記実施例に示したように本発明の構造を有す
る入力保護回路に於ては、拡散層に直に接続する
導体パターンに高融点の材料を用いるので、該導
体パターンと拡散層との接続部の下部のジヤンク
シヨンにブレークダウン電流が集中し、該接続部
が高温に加熱された際にも導体パターンは溶融さ
れることがなく、拡散層のジヤンクシヨンが破壊
されない。又Al入力配線は前記拡散層との接続
部から離れた領域で導体パターンに接続され、且
つ導体パターンは前述したように低いシート抵抗
を有し、該導体パターン内を流れるブレークダウ
ン電流により自己加熱されることが極めて少いの
で、該Al入力配線接続部は低温に保たれ、該部
分に於てAl入力配線が溶融することがない。
る入力保護回路に於ては、拡散層に直に接続する
導体パターンに高融点の材料を用いるので、該導
体パターンと拡散層との接続部の下部のジヤンク
シヨンにブレークダウン電流が集中し、該接続部
が高温に加熱された際にも導体パターンは溶融さ
れることがなく、拡散層のジヤンクシヨンが破壊
されない。又Al入力配線は前記拡散層との接続
部から離れた領域で導体パターンに接続され、且
つ導体パターンは前述したように低いシート抵抗
を有し、該導体パターン内を流れるブレークダウ
ン電流により自己加熱されることが極めて少いの
で、該Al入力配線接続部は低温に保たれ、該部
分に於てAl入力配線が溶融することがない。
従つて本発明によれば、入力保護回路のサージ
耐力が増し、MISICの静電気に対する耐性を向
上せしめることができる。
耐力が増し、MISICの静電気に対する耐性を向
上せしめることができる。
第１図は入力保護回路の等価回路図、第２図乃
至第４図は従来の入力保護回路の平面図イ及びＡ
−A′矢視断面図ロ、第５図は本発明の入力保護
回路に於ける一実施例の平面図イ及びＡ−A′矢
視断面図ロである。 図に於て、１１はｐ型シリコン基板、１２はｎ
型拡散層、１３は第１の絶縁膜、１４，１４′は
配線コンタクト窓、１５はモリブデン・シリサイ
ド・パターン、１６は第２の絶縁膜、１７はアル
ミニウム入力配線を示す。
至第４図は従来の入力保護回路の平面図イ及びＡ
−A′矢視断面図ロ、第５図は本発明の入力保護
回路に於ける一実施例の平面図イ及びＡ−A′矢
視断面図ロである。 図に於て、１１はｐ型シリコン基板、１２はｎ
型拡散層、１３は第１の絶縁膜、１４，１４′は
配線コンタクト窓、１５はモリブデン・シリサイ
ド・パターン、１６は第２の絶縁膜、１７はアル
ミニウム入力配線を示す。
Claims (1)
- １ 集積回路の外部から信号が入力する入力端子
と所定の回路との間に入力保護回路が配設された
半導体装置であつて、該入力保護回路は、クラン
プダイオード及び抵抗として機能する拡散層と、
高融点金属若しくは高融点金属の珪化物からなる
帯状の高融点導体パターンとを具備し、前記入力
端子は前記高融点導体パターンよりも融点の低い
導体金属パターンよりなり、前記高融点導体パタ
ーンと前記拡散層との接続点から水平方向に離間
した位置で前記入力端子と前記高融点導体パター
ンとが接続されていることを特徴とする半導体装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212461A JPS59107555A (ja) | 1982-12-03 | 1982-12-03 | 半導体装置 |
| EP83306858A EP0112034B1 (en) | 1982-12-03 | 1983-11-10 | A mis integrated circuit device protected from static charge |
| DE8383306858T DE3375863D1 (en) | 1982-12-03 | 1983-11-10 | A mis integrated circuit device protected from static charge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212461A JPS59107555A (ja) | 1982-12-03 | 1982-12-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59107555A JPS59107555A (ja) | 1984-06-21 |
| JPH0334660B2 true JPH0334660B2 (ja) | 1991-05-23 |
Family
ID=16623013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57212461A Granted JPS59107555A (ja) | 1982-12-03 | 1982-12-03 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0112034B1 (ja) |
| JP (1) | JPS59107555A (ja) |
| DE (1) | DE3375863D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2763877B2 (ja) * | 1985-04-19 | 1998-06-11 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH065749B2 (ja) * | 1986-05-22 | 1994-01-19 | 日本電気株式会社 | 半導体装置 |
| DE3714647C2 (de) * | 1987-05-02 | 1993-10-07 | Telefunken Microelectron | Integrierte Schaltungsanordnung |
| NL8900239A (nl) * | 1989-02-01 | 1990-09-03 | Philips Nv | Protectie-element en werkwijze ter vervaardiging daarvan. |
| US5225896A (en) * | 1989-02-01 | 1993-07-06 | U.S. Philips Corporation | Protection element and method of manufacturing same |
| NL8900593A (nl) * | 1989-03-13 | 1990-10-01 | Philips Nv | Halfgeleiderinrichting met een beveiligingsschakeling. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521169A (en) * | 1978-08-02 | 1980-02-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Bipolar integrated circuit |
| US4332839A (en) * | 1978-12-29 | 1982-06-01 | Bell Telephone Laboratories, Incorporated | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide |
| DE3027954A1 (de) * | 1980-07-23 | 1982-02-25 | Siemens AG, 1000 Berlin und 8000 München | Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben |
| JPS57130461A (en) * | 1981-02-06 | 1982-08-12 | Hitachi Ltd | Semiconductor memory storage |
-
1982
- 1982-12-03 JP JP57212461A patent/JPS59107555A/ja active Granted
-
1983
- 1983-11-10 EP EP83306858A patent/EP0112034B1/en not_active Expired
- 1983-11-10 DE DE8383306858T patent/DE3375863D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0112034A3 (en) | 1985-06-12 |
| EP0112034B1 (en) | 1988-03-02 |
| EP0112034A2 (en) | 1984-06-27 |
| JPS59107555A (ja) | 1984-06-21 |
| DE3375863D1 (en) | 1988-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710791A (en) | Protection device in an integrated circuit | |
| KR0157348B1 (ko) | 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법 | |
| JP2626229B2 (ja) | 半導体入力保護装置 | |
| US4163246A (en) | Semiconductor integrated circuit device employing a polycrystalline silicon as a wiring layer | |
| JPH0334660B2 (ja) | ||
| US5113230A (en) | Semiconductor device having a conductive layer for preventing insulation layer destruction | |
| JPH077150A (ja) | 電圧保護装置 | |
| JPS6359257B2 (ja) | ||
| JP3041931B2 (ja) | Ｍｉｓトランジスタを備えた半導体集積回路 | |
| JP3134357B2 (ja) | 半導体装置 | |
| JPS62165362A (ja) | 半導体集積回路装置 | |
| JPS6321341B2 (ja) | ||
| JPS6225448A (ja) | ゲ−ト保護半導体装置 | |
| JPH025478A (ja) | 半導体装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPH0738054A (ja) | 半導体装置 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPH0658945B2 (ja) | 半導体装置 | |
| JPS61176135A (ja) | 半導体装置 | |
| JP3497608B2 (ja) | 半導体装置 | |
| JPH0590522A (ja) | 半導体装置 | |
| JPS599955A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 | |
| KR930020574A (ko) | 반도체장치 제조방법 | |
| WO1994010705A1 (fr) | Circuit protecteur d'entree/sortie | |
| JPS59154056A (ja) | 半導体装置 |