JPH0821673B2 - リードフレーム，これを用いた半導体装置およびその製造方法 - Google Patents
リードフレーム，これを用いた半導体装置およびその製造方法Info
- Publication number
- JPH0821673B2 JPH0821673B2 JP1225661A JP22566189A JPH0821673B2 JP H0821673 B2 JPH0821673 B2 JP H0821673B2 JP 1225661 A JP1225661 A JP 1225661A JP 22566189 A JP22566189 A JP 22566189A JP H0821673 B2 JPH0821673 B2 JP H0821673B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating film
- outer edge
- lead
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、リードフレーム、半導体装置およびその製
造方法に係り、特にそのインナーリード先端の構造に関
する。
造方法に係り、特にそのインナーリード先端の構造に関
する。
（従来の技術） 半導体装置の小形化および高集積化に伴い、リードフ
レームのインナーリード先端が細くなり、変形を生じ易
くなってきている。このようなインナーリードの変形
は、リードの短絡やボンディング不良を生じ易く、リー
ドフレームの歩留まり低下や、半導体装置の信頼性低下
の原因の１つになっている。
レームのインナーリード先端が細くなり、変形を生じ易
くなってきている。このようなインナーリードの変形
は、リードの短絡やボンディング不良を生じ易く、リー
ドフレームの歩留まり低下や、半導体装置の信頼性低下
の原因の１つになっている。
ところで、リードフレームと半導体素子（チップ）と
の接続方式はワイヤを用いるワイヤボンディング方式
と、ワイヤを用いることなく半導体素子を導体パターン
面に直接固着するワイヤボンディング方式とに大別され
る。
の接続方式はワイヤを用いるワイヤボンディング方式
と、ワイヤを用いることなく半導体素子を導体パターン
面に直接固着するワイヤボンディング方式とに大別され
る。
これらのうちワイヤボンディング方式は、リードフレ
ームのダイパッドに、チップを熱圧着によりあるいは導
電性接着剤等により固着し、このチップのボンディング
パッドとリードフレームのインナーリードの先端とを金
線等のワイヤを用いて電気的に接続するもので、１本ず
つ接続するためボンディングに要する時間が長く製造作
業性が悪い反面、接続が可撓性のワイヤによってなされ
ているため、ボンディング時におけるワイヤ自体の機械
的強度が高いという長所を有している。
ームのダイパッドに、チップを熱圧着によりあるいは導
電性接着剤等により固着し、このチップのボンディング
パッドとリードフレームのインナーリードの先端とを金
線等のワイヤを用いて電気的に接続するもので、１本ず
つ接続するためボンディングに要する時間が長く製造作
業性が悪い反面、接続が可撓性のワイヤによってなされ
ているため、ボンディング時におけるワイヤ自体の機械
的強度が高いという長所を有している。
しかしながら、ピン数の増大に伴い、インナーリード
のリード間ピッチが小さくなり、製作技術も難しくなる
のみならず、インナーリード先端と半導体チップとの距
離も長くなるため、ボンディングワイヤがモールド時に
変形し短絡したりするという問題もある。
のリード間ピッチが小さくなり、製作技術も難しくなる
のみならず、インナーリード先端と半導体チップとの距
離も長くなるため、ボンディングワイヤがモールド時に
変形し短絡したりするという問題もある。
そこで、リードフレームを多層構造とし、単位面積あ
たりのリード本数を増やすことが提案されているが、こ
の場合はモールド金型の製作が困難で、これが生産コス
ト上昇の原因となっている。
たりのリード本数を増やすことが提案されているが、こ
の場合はモールド金型の製作が困難で、これが生産コス
ト上昇の原因となっている。
（発明が解決しようとする課題） このように、従来のリードフレームによれば、高密度
化に伴い、インナーリードのリード間ピッチには限界が
あり、このため、チップ搭載部とインナーリード先端と
の間隔を大きくとらなければならなくなり、ボンディン
グワイヤが長くなり、モールド時に変形し短絡を生じる
という問題があった。
化に伴い、インナーリードのリード間ピッチには限界が
あり、このため、チップ搭載部とインナーリード先端と
の間隔を大きくとらなければならなくなり、ボンディン
グワイヤが長くなり、モールド時に変形し短絡を生じる
という問題があった。
本発明は前記事情に鑑みてなされたもので、高密度化
に際しても、信頼性の高い半導体装置を提供することを
目的とする。
に際しても、信頼性の高い半導体装置を提供することを
目的とする。
（問題点を解決するための手段） そこで本発明の第１では、半導体素子搭載部分を囲む
ように形成された複数のインナーリードと、各インナー
リードそれぞれに連続して形成された複数のアウターリ
ードとを備えたリードフレーム本体部と、その外縁ライ
ンが前記各インナーリードの先端を結ぶラインより外側
にあり、中心部に半導体素子搭載用の穴を具備し、さら
に外縁側端部を有する複数の導体パターンを具えた絶縁
性フィルムとで構成され、各インナーリードの先端から
半導体素子搭載部分にむけて所定の距離だけ離れた位置
に各導体パターンの外縁側端部が位置すると共に両者が
ワイヤボンディングにより接続されるように絶縁性フィ
ルムの外縁と各インナーリードの先端とを固着してなる
ことを特徴とする。
ように形成された複数のインナーリードと、各インナー
リードそれぞれに連続して形成された複数のアウターリ
ードとを備えたリードフレーム本体部と、その外縁ライ
ンが前記各インナーリードの先端を結ぶラインより外側
にあり、中心部に半導体素子搭載用の穴を具備し、さら
に外縁側端部を有する複数の導体パターンを具えた絶縁
性フィルムとで構成され、各インナーリードの先端から
半導体素子搭載部分にむけて所定の距離だけ離れた位置
に各導体パターンの外縁側端部が位置すると共に両者が
ワイヤボンディングにより接続されるように絶縁性フィ
ルムの外縁と各インナーリードの先端とを固着してなる
ことを特徴とする。
また、本発明の第２では、半導体素子搭載部分を囲む
ように形成された複数のインナーリードと、各インナー
リードそれぞれに連続して形成された複数のアウターリ
ードとを備えたリードフレーム本体部を形状加工するリ
ードフレーム本体部形成工程と、絶縁性フィルム上に導
体膜の形成されたフィルムを用意し、エッチングによ
り、その外縁ラインが前記各インナーリードの先端を結
ぶラインより外側にあり、中心部に半導体素子搭載用の
穴を具備し、さらに外縁側端部を有する複数の導体パタ
ーンを具えた絶縁性フィルムを形成する絶縁性フィルム
形成工程と、各インナーリードの先端から半導体素子搭
載部分にむけて所定の距離だけ離れた位置に各導体パタ
ーンの外縁側端部が位置すると共に両者がワイヤボンデ
ィングにより接続されるように前記絶縁性フィルムの外
縁と各インナーリードの先端とを固着する接続工程とを
含むことを特徴とする。
ように形成された複数のインナーリードと、各インナー
リードそれぞれに連続して形成された複数のアウターリ
ードとを備えたリードフレーム本体部を形状加工するリ
ードフレーム本体部形成工程と、絶縁性フィルム上に導
体膜の形成されたフィルムを用意し、エッチングによ
り、その外縁ラインが前記各インナーリードの先端を結
ぶラインより外側にあり、中心部に半導体素子搭載用の
穴を具備し、さらに外縁側端部を有する複数の導体パタ
ーンを具えた絶縁性フィルムを形成する絶縁性フィルム
形成工程と、各インナーリードの先端から半導体素子搭
載部分にむけて所定の距離だけ離れた位置に各導体パタ
ーンの外縁側端部が位置すると共に両者がワイヤボンデ
ィングにより接続されるように前記絶縁性フィルムの外
縁と各インナーリードの先端とを固着する接続工程とを
含むことを特徴とする。
本発明の第３では、半導体素子搭載部分を囲むように
形成された複数のインナーリードと、各インナーリード
それぞれに連続して形成された複数のアウターリードと
を備えたリードフレーム本体部と、その外縁ラインが前
記各インナーリードの先端を結ぶラインより外側にあ
り、中心部に半導体素子搭載用の穴を具備し、さらに外
縁側端部を有する複数の導体パターンを具えた絶縁性フ
ィルムとで構成され、各インナーリードの先端から半導
体素子搭載部分にむけて所定の距離だけ離れた位置を各
導体パターンの外縁側端部が位置するように絶縁性フィ
ルムの外縁と各インナーリードの先端とを固着してなる
半導体素子搭載部分を囲むように形成された複数のイン
ナーリードと、各インナーリードそれぞれに連続して形
成された複数のアウターリードとを備えたリードフレー
ム本体部と、前記各インナーリードの先端から所定の間
隔を隔てて配設され、半導体素子搭載部部分にむけて伸
長する導体パターンを備えた絶縁性フィルムからなる先
端接続部とで構成され、前記インナーリード先端よりも
外側に位置するように形成された前記絶縁性フィルムの
外縁と、各インナーリードの先端を重ねて固着してなる
リードフレームと、前記絶縁性フィルムの裏面側に貼着
され、前記絶縁性フィルムの穴から半導体素子搭載部分
を露呈してなる放熱板と、前記放熱板の前記半導体素子
搭載部分に搭載された半導体素子と、前記導体パターン
の両端が前記各インナーリードの先端および前記半導体
素子のボンディングパッドにそれぞれボンディングワイ
ヤを介して接続され、前記絶縁性フィルムの導体パター
ンを介して、インナーリードと半導体素子のボンディグ
パッドとが導通するように接続されていることを特徴と
する。
形成された複数のインナーリードと、各インナーリード
それぞれに連続して形成された複数のアウターリードと
を備えたリードフレーム本体部と、その外縁ラインが前
記各インナーリードの先端を結ぶラインより外側にあ
り、中心部に半導体素子搭載用の穴を具備し、さらに外
縁側端部を有する複数の導体パターンを具えた絶縁性フ
ィルムとで構成され、各インナーリードの先端から半導
体素子搭載部分にむけて所定の距離だけ離れた位置を各
導体パターンの外縁側端部が位置するように絶縁性フィ
ルムの外縁と各インナーリードの先端とを固着してなる
半導体素子搭載部分を囲むように形成された複数のイン
ナーリードと、各インナーリードそれぞれに連続して形
成された複数のアウターリードとを備えたリードフレー
ム本体部と、前記各インナーリードの先端から所定の間
隔を隔てて配設され、半導体素子搭載部部分にむけて伸
長する導体パターンを備えた絶縁性フィルムからなる先
端接続部とで構成され、前記インナーリード先端よりも
外側に位置するように形成された前記絶縁性フィルムの
外縁と、各インナーリードの先端を重ねて固着してなる
リードフレームと、前記絶縁性フィルムの裏面側に貼着
され、前記絶縁性フィルムの穴から半導体素子搭載部分
を露呈してなる放熱板と、前記放熱板の前記半導体素子
搭載部分に搭載された半導体素子と、前記導体パターン
の両端が前記各インナーリードの先端および前記半導体
素子のボンディングパッドにそれぞれボンディングワイ
ヤを介して接続され、前記絶縁性フィルムの導体パター
ンを介して、インナーリードと半導体素子のボンディグ
パッドとが導通するように接続されていることを特徴と
する。
本発明の第４では、半導体素子搭載部分を囲むように
形成された複数のインナーリードと、各インナーリード
それぞれに連続して形成された複数のアウターリードと
を備えたリードフレーム本体部を形状加工するリードフ
レーム本体部形成工程と、絶縁性フィルム上に導体膜の
形成されたフィルムを用意し、エッチングにより、その
外縁ラインが前記各インナーリードの先端を結ぶライン
より外側にあり、中心部に半導体素子搭載用の穴を具備
し、さらに外縁側端部を有する複数の導体パターンを具
えた絶縁性フィルムを形成する絶縁性フィルム形成工程
と、前記絶縁性フィルムとほぼ同一の外縁を有する放熱
板上に、前記絶縁性フィルムを載置し、前記絶縁性フィ
ルムの穴から半導体素子搭載部分を露呈せしめるととも
に、さらに各インナーリードの先端から半導体素子搭載
部分にむけて所定の距離だけ離れた位置に各導体パター
ンの外縁側端部が位置するように、前記絶縁性フィルム
の外縁上に各インナーリードの先端を重ねて固着する接
続工程と、前記放熱板上の半導体素子搭載部分に半導体
チップを載置すると共にさらに各導体パターンの両端を
ワイヤボンディング法により、各インナーリードの先端
および半導体チップに接続するボンディング工程とを含
むようにしたことを特徴とする。
形成された複数のインナーリードと、各インナーリード
それぞれに連続して形成された複数のアウターリードと
を備えたリードフレーム本体部を形状加工するリードフ
レーム本体部形成工程と、絶縁性フィルム上に導体膜の
形成されたフィルムを用意し、エッチングにより、その
外縁ラインが前記各インナーリードの先端を結ぶライン
より外側にあり、中心部に半導体素子搭載用の穴を具備
し、さらに外縁側端部を有する複数の導体パターンを具
えた絶縁性フィルムを形成する絶縁性フィルム形成工程
と、前記絶縁性フィルムとほぼ同一の外縁を有する放熱
板上に、前記絶縁性フィルムを載置し、前記絶縁性フィ
ルムの穴から半導体素子搭載部分を露呈せしめるととも
に、さらに各インナーリードの先端から半導体素子搭載
部分にむけて所定の距離だけ離れた位置に各導体パター
ンの外縁側端部が位置するように、前記絶縁性フィルム
の外縁上に各インナーリードの先端を重ねて固着する接
続工程と、前記放熱板上の半導体素子搭載部分に半導体
チップを載置すると共にさらに各導体パターンの両端を
ワイヤボンディング法により、各インナーリードの先端
および半導体チップに接続するボンディング工程とを含
むようにしたことを特徴とする。
（作用） 上記構成によれば、インナーリード先端に高精度の導
体パターンがワイヤボンディングによって接続されるた
め、インナーリードの長さを通常よりも短く設計するこ
とができ、インナーリードが外力または内部応力により
変形し短絡するのを防止することができる。
体パターンがワイヤボンディングによって接続されるた
め、インナーリードの長さを通常よりも短く設計するこ
とができ、インナーリードが外力または内部応力により
変形し短絡するのを防止することができる。
そして導体パターンは高精度に形成することができる
ため、半導体素子のボンディングパッドにより近接して
形成することが可能となり、ボンディングワイヤの長さ
を短くすることが可能となる。
ため、半導体素子のボンディングパッドにより近接して
形成することが可能となり、ボンディングワイヤの長さ
を短くすることが可能となる。
すなわち、中央に半導体素子搭載用の穴を有し、導体
パターンの形成された絶縁性フィルム外縁表面に、リー
ドフレーム本体部のインナーリードの先端を、固着し
て、機械的接続を達成するとともに、電気的接続は、ワ
イヤボンディングによって達成するようにしたものであ
る。インナーリード先端は、絶縁性フィルムの導体パタ
ーン形成領域の外側に固着されるため、接続位置を高精
度に規定する必要はなく、電気的接続はボンディングワ
イヤを介して達成されるため、製造作業性が良好で、極
めて実用的である。
パターンの形成された絶縁性フィルム外縁表面に、リー
ドフレーム本体部のインナーリードの先端を、固着し
て、機械的接続を達成するとともに、電気的接続は、ワ
イヤボンディングによって達成するようにしたものであ
る。インナーリード先端は、絶縁性フィルムの導体パタ
ーン形成領域の外側に固着されるため、接続位置を高精
度に規定する必要はなく、電気的接続はボンディングワ
イヤを介して達成されるため、製造作業性が良好で、極
めて実用的である。
また、本発明の半導体装置およびその製造方法では、
放熱板上に、絶縁性フィルムを介して、リードフレーム
本体部のインナーリード先端部を重ねて固着し、その後
半導体素子を搭載し、ワイヤボンディングを行うように
構成されているため、上記効果に加え、製造時に、放熱
板によって絶縁性フィルムが支持された状態となる上、
半導体チップは絶縁性フィルムに形成された穴内で直接
放熱板に固着されるため、放熱性が良好で信頼性の高い
ものとなる。
放熱板上に、絶縁性フィルムを介して、リードフレーム
本体部のインナーリード先端部を重ねて固着し、その後
半導体素子を搭載し、ワイヤボンディングを行うように
構成されているため、上記効果に加え、製造時に、放熱
板によって絶縁性フィルムが支持された状態となる上、
半導体チップは絶縁性フィルムに形成された穴内で直接
放熱板に固着されるため、放熱性が良好で信頼性の高い
ものとなる。
また、上記方法によれば、インナーリードの先端部は
絶縁性フィルム上の導電性の膜をエッチングによりパタ
ーニングして形成されるため、導電性の膜は絶縁性フィ
ルムによって支持されない場合に比べ大幅に薄くするこ
とができ、パターン精度が極めて良好であり、肉薄パタ
ーンをエッチングで形成する場合に比べ、エッチング量
も少ないため、コストも低減することができる。
絶縁性フィルム上の導電性の膜をエッチングによりパタ
ーニングして形成されるため、導電性の膜は絶縁性フィ
ルムによって支持されない場合に比べ大幅に薄くするこ
とができ、パターン精度が極めて良好であり、肉薄パタ
ーンをエッチングで形成する場合に比べ、エッチング量
も少ないため、コストも低減することができる。
（実施例） 以下、本発明の実施例について、図面を参照しつつ、
詳細に説明する。
詳細に説明する。
第１図（ａ）および第１図（ｂ）は、本発明実施例の
リードフレームを示す図、第１図（ｃ）は接合用の絶縁
性テープの断面拡大図、第２図（ａ）および第２図
（ｂ）は、本発明実施例のリードフレームを用いた半導
体装置を示す図（第２図（ｂ）は第２図（ａ）の断面図
を示すが、第２図（ａ）では内部のみを示し、ボンディ
ングワイヤ、モールド樹脂は省略した）である。
リードフレームを示す図、第１図（ｃ）は接合用の絶縁
性テープの断面拡大図、第２図（ａ）および第２図
（ｂ）は、本発明実施例のリードフレームを用いた半導
体装置を示す図（第２図（ｂ）は第２図（ａ）の断面図
を示すが、第２図（ａ）では内部のみを示し、ボンディ
ングワイヤ、モールド樹脂は省略した）である。
このリードフレームは、半導体素子搭載部分２から所
定の間隔を隔てた位置から放射状に延びる複数のインナ
ーリード１と、各インナーリード本体に延設して一体的
に形成されたアウターリード３とを有するリードフレー
ム本体部R1と、各インナーリードの先端にボンディング
ワイヤを介して接続されるように配設され、半導体素子
搭載部分２にむけて伸長する金パターン1Pを備えたポリ
イミドフィルム11からなる先端接続部R2とが、ポリイミ
ド樹脂の両面にエポキシ樹脂を接合してなり、半導体素
子搭載領域に穴を形成した絶縁性テープ４を介して接合
されてなるものである。
定の間隔を隔てた位置から放射状に延びる複数のインナ
ーリード１と、各インナーリード本体に延設して一体的
に形成されたアウターリード３とを有するリードフレー
ム本体部R1と、各インナーリードの先端にボンディング
ワイヤを介して接続されるように配設され、半導体素子
搭載部分２にむけて伸長する金パターン1Pを備えたポリ
イミドフィルム11からなる先端接続部R2とが、ポリイミ
ド樹脂の両面にエポキシ樹脂を接合してなり、半導体素
子搭載領域に穴を形成した絶縁性テープ４を介して接合
されてなるものである。
そしてこの半導体装置は、第２図に示すように、第１
図に示したリードフレームの該絶縁性テープ４の裏面に
放熱板７を接合し、この放熱板７上に上に半導体素子５
を固着すると共に、ボンディングワイヤ６によって金パ
ターン1Pの両端を半導体チップとインナーリードとに接
合し、外側を樹脂８によって封止されている。
図に示したリードフレームの該絶縁性テープ４の裏面に
放熱板７を接合し、この放熱板７上に上に半導体素子５
を固着すると共に、ボンディングワイヤ６によって金パ
ターン1Pの両端を半導体チップとインナーリードとに接
合し、外側を樹脂８によって封止されている。
次に、この半導体装置の製造方法について説明する。
まず、スタンピング法により、銅合金からなる帯状材
料を加工することにより、半導体素子を搭載するための
領域２から所定の間隔（通常のリードフレームよりは長
くする）をおいて、このまわりに先端がくるように配列
された多数のインナーリード１と、各インナーリードに
接続するように配設せしめられたアウターリード３とを
含むリードフレーム本体R1を成型する。
料を加工することにより、半導体素子を搭載するための
領域２から所定の間隔（通常のリードフレームよりは長
くする）をおいて、このまわりに先端がくるように配列
された多数のインナーリード１と、各インナーリードに
接続するように配設せしめられたアウターリード３とを
含むリードフレーム本体R1を成型する。
次いで、ポリイミド樹脂11の表面に金箔1Pを接合して
なる基板を用意し、これをエッチング法によりパターニ
ングし、各インナーリード本体の先端に対応するように
配設され、半導体素子を搭載するための領域２に穴が開
けられ、この領域にむけて伸長する金パターンを形成
し、先端接続部R2を形成する。
なる基板を用意し、これをエッチング法によりパターニ
ングし、各インナーリード本体の先端に対応するように
配設され、半導体素子を搭載するための領域２に穴が開
けられ、この領域にむけて伸長する金パターンを形成
し、先端接続部R2を形成する。
この後、第１図（ｃ）に示すように、ポリイミド樹脂
4sの両面にエポキシ樹脂4aを接合してなり、半導体素子
搭載領域に穴を形成した絶縁性テープ４を用意する。
4sの両面にエポキシ樹脂4aを接合してなり、半導体素子
搭載領域に穴を形成した絶縁性テープ４を用意する。
そして、第１図（ａ）および第１図（ｂ）に示すよう
に、放熱板７上にこと絶縁性テープ４を介してリードフ
レーム本体部1Rおよび先端接続部R2を載置し接合する。
に、放熱板７上にこと絶縁性テープ４を介してリードフ
レーム本体部1Rおよび先端接続部R2を載置し接合する。
この後半導体素子を放熱板７上に載置し、ワイヤボン
ディング法により、先端接続部R2の金パターン1Pの両端
がそれぞれリードフレーム本体部のインナーリードおよ
び半導体素子５のボンディングパッドにワイヤを介して
接続する。
ディング法により、先端接続部R2の金パターン1Pの両端
がそれぞれリードフレーム本体部のインナーリードおよ
び半導体素子５のボンディングパッドにワイヤを介して
接続する。
そしてこの後、モールド工程、枠体の切除工程、アウ
ターリードを所望の形状に折りまげる整形工程を経て、
第２図（ａ）および第２図（ｂ）に示したような半導体
装置が完成する。
ターリードを所望の形状に折りまげる整形工程を経て、
第２図（ａ）および第２図（ｂ）に示したような半導体
装置が完成する。
このようにして形成された半導体装置において、導体
パターンは、ポリイミドフィルム上に形成されているた
め、十分に薄く形成することができ、かつ十分な可撓性
を有しており、インナーリード先端の位置精度をより高
く維持することができ、半導体素子搭載領域により近接
して形成できるため、ボンディングワイヤを短くするこ
とができ、短絡のおそれもなく信頼性の高いものとな
る。
パターンは、ポリイミドフィルム上に形成されているた
め、十分に薄く形成することができ、かつ十分な可撓性
を有しており、インナーリード先端の位置精度をより高
く維持することができ、半導体素子搭載領域により近接
して形成できるため、ボンディングワイヤを短くするこ
とができ、短絡のおそれもなく信頼性の高いものとな
る。
また、この金パターン1P（インナーリードの先端部）
はポリイミドフィルム上に接合された金箔の膜をエッチ
ングによりパターニングして形成されるため、フィルム
によって支持されない場合に比べ大幅に薄くすることが
でき、パターン精度が極めて良好であり、肉薄パターン
をエッチングで形成する場合に比べ、エッチング量も少
ないため、コストも大幅に低減することができる。
はポリイミドフィルム上に接合された金箔の膜をエッチ
ングによりパターニングして形成されるため、フィルム
によって支持されない場合に比べ大幅に薄くすることが
でき、パターン精度が極めて良好であり、肉薄パターン
をエッチングで形成する場合に比べ、エッチング量も少
ないため、コストも大幅に低減することができる。
さらに、打ち抜きによって形成されるリードフレーム
本体部のインナーリードは短く形成されるため変形はよ
り少なくてすみ、またリードフレームへのチップの実装
に際してチップのボンディングパッドとインナーリード
の先端の金パターンとの固着工程における熱履歴によっ
てもモールド工程における熱履歴によっても、インナー
リード先端部はポリイミドフィルム上の正しい位置に固
定されているため、接続不良を生じたりすることなく信
頼性の高い半導体装置を得ることが可能となる。
本体部のインナーリードは短く形成されるため変形はよ
り少なくてすみ、またリードフレームへのチップの実装
に際してチップのボンディングパッドとインナーリード
の先端の金パターンとの固着工程における熱履歴によっ
てもモールド工程における熱履歴によっても、インナー
リード先端部はポリイミドフィルム上の正しい位置に固
定されているため、接続不良を生じたりすることなく信
頼性の高い半導体装置を得ることが可能となる。
さらにまた、このようにして形成された半導体装置は
実装工程中のみならず、完成後においても、放熱板７の
存在により放熱性が極めて良好である上、インナーリー
ド先端部はポリイミドフィルム上の正しい位置に固定さ
れているため、極めて信頼性の高いものとなる。
実装工程中のみならず、完成後においても、放熱板７の
存在により放熱性が極めて良好である上、インナーリー
ド先端部はポリイミドフィルム上の正しい位置に固定さ
れているため、極めて信頼性の高いものとなる。
なお、前記実施例では、導体パターンを金箔で形成し
たが、金箔に限定されることなく、銀箔、アルミニウム
箔あるいは他の導体薄膜や複合膜であってもよい。
たが、金箔に限定されることなく、銀箔、アルミニウム
箔あるいは他の導体薄膜や複合膜であってもよい。
さらにまた、前記実施例では、リードフレーム本体部
と先端接続部との接合を絶縁性テープを介して行うよう
にしたが、この絶縁性テープと同一形状の絶縁性フィル
ム上に導体パターンを形成するようにすれば、熱圧着等
により先端接続部とリードフレーム本体部とを直接接合
することが可能である。
と先端接続部との接合を絶縁性テープを介して行うよう
にしたが、この絶縁性テープと同一形状の絶縁性フィル
ム上に導体パターンを形成するようにすれば、熱圧着等
により先端接続部とリードフレーム本体部とを直接接合
することが可能である。
以上説明したように本発明によれば、ワイヤボンディ
ング方式のリードフレームの各インナーリードの先端を
短く形成し、先端部を絶縁性フィルム上に形成された導
体パターンに置き換え、これらの間をワイヤボンディン
グによって接続するようにしているため、インナーリー
ドの変形や劣化を生じることなく、ボンディング性が良
好となり信頼性の高い半導体装置を提供することが可能
となる。
ング方式のリードフレームの各インナーリードの先端を
短く形成し、先端部を絶縁性フィルム上に形成された導
体パターンに置き換え、これらの間をワイヤボンディン
グによって接続するようにしているため、インナーリー
ドの変形や劣化を生じることなく、ボンディング性が良
好となり信頼性の高い半導体装置を提供することが可能
となる。
第１図（ａ）および第１図（ｂ）は本発明実施例のリ
ードフレームのリードフレーム本体部および先端接続部
を示す図、第１図（ｃ）は同絶縁性テープを示す図、第
２図（ａ）および第２図（ｂ）は本発明実施例の半導体
装置を示す図である。 １……インナーリード,R1……リードフレーム本体部、R
2……先端接続部、1P……金パターン、２……半導体素
子搭載部分、３……アウターリード、４……絶縁性テー
プ、５……半導体チップ、７……放熱板、R1……リード
フレーム本体部、R2……先端接続部、11……ポリイミド
フィルム（絶縁性テープ）。
ードフレームのリードフレーム本体部および先端接続部
を示す図、第１図（ｃ）は同絶縁性テープを示す図、第
２図（ａ）および第２図（ｂ）は本発明実施例の半導体
装置を示す図である。 １……インナーリード,R1……リードフレーム本体部、R
2……先端接続部、1P……金パターン、２……半導体素
子搭載部分、３……アウターリード、４……絶縁性テー
プ、５……半導体チップ、７……放熱板、R1……リード
フレーム本体部、R2……先端接続部、11……ポリイミド
フィルム（絶縁性テープ）。
Claims (4)
- 【請求項１】半導体素子搭載部分を囲むように形成され
た複数のインナーリードと、各インナーリードそれぞれ
に連続して形成された複数のアウターリードとを備えた
リードフレーム本体部と、 その外縁ラインが前記各インナーリードの先端を結ぶラ
インより外側にあり、中心部に半導体素子搭載用の穴を
具備し、さらに外縁側端部を有する複数の導体パターン
を具えた絶縁性フィルムとで構成され、 各インナーリードの先端から半導体素子搭載部分にむけ
て所定の距離だけ離れた位置に各導体パターンの外縁側
端部が位置すると共に両者がワイヤボンディングにより
接続されるように絶縁性フィルムの外縁と各インナーリ
ードの先端とを固着してなることを特徴とするリードフ
レーム。 - 【請求項２】半導体素子搭載部分を囲むように形成され
た複数のインナーリードと、各インナーリードそれぞれ
に連続して形成された複数のアウターリードとを備えた
リードフレーム本体部を形状加工するリードフレーム本
体部形成工程と、 絶縁性フィルム上に導体膜の形成されたフィルムを用意
し、エッチングにより、その外縁ラインが前記各インナ
ーリードの先端を結ぶラインより外側にあり、中心部に
半導体素子搭載用の穴を具備し、さらに外縁側端部を有
する複数の導体パターンを具えた絶縁性フィルムを形成
する絶縁性フィルム形成工程と、 各インナーリードの先端から半導体素子搭載部分にむけ
て所定の距離だけ離れた位置に各導体パターンの外縁側
端部が位置すると共に両者がワイヤボンディングにより
接続されるように前記絶縁性フィルムの外縁と各インナ
ーリードの先端とを固着する接続工程とを含むことを特
徴とするリードフレームの製造方法。 - 【請求項３】半導体素子搭載部分を囲むように形成され
た複数のインナーリードと、各インナーリードそれぞれ
に連続して形成された複数のアウターリードとを備えた
リードフレーム本体部と、 その外縁ラインが前記各インナーリードの先端を結ぶラ
インより外側にあり、中心部に半導体素子搭載用の穴を
具備し、さらに外縁側端部を有する複数の導体パターン
を具えた絶縁性フィルムとで構成され、 各インナーリードの先端から半導体素子搭載部分にむけ
て所定の距離だけ離れた位置に各導体パターンの外縁側
端部が位置するように絶縁性フィルムの外縁と各インナ
ーリードの先端とを固着してなる半導体素子搭載部分を
囲むように形成された複数のインナーリードと、各イン
ナーリードそれぞれに連続して形成された複数のアウタ
ーリードとを備えたリードフレーム本体部と、 前記各インナーリードの先端から所定の間隔を隔てて配
設され、半導体素子搭載部部分にむけて伸長する導体パ
ターンを備えた絶縁性フィルムからなる先端接続部とで
構成され、前記インナーリード先端よりも外側に位置す
るように形成された前記絶縁性フィルムの外縁と、各イ
ンナーリードの先端を重ねて固着してなるリードフレー
ムと、 前記絶縁性フィルムの裏面側に貼着され、前記絶縁性フ
ィルムの穴から半導体素子搭載部分を露呈してなる放熱
板と、 前記放熱板の前記半導体素子搭載部分に搭載された半導
体素子と、 前記導体パターンの両端が前記各インナーリードの先端
および前記半導体素子のボンディングパッドにそれぞれ
ボンディングワイヤを介して接続され、 前記絶縁性フィルムの導体パターンを介して、インナー
リードと半導体素子のボンディグパッドとが導通するよ
うに接続されていることを特徴とする半導体装置。 - 【請求項４】半導体素子搭載部分を囲むように形成され
た複数のインナーリードと、各インナーリードそれぞれ
に連続して形成された複数のアウターリードとを備えた
リードフレーム本体部を形状加工するリードフレーム本
体部形成工程と、 絶縁性フィルム上に導体膜の形成されたフィルムを用意
し、エッチングにより、その外縁ラインが前記各インナ
ーリードの先端を結ぶラインより外側にあり、中心部に
半導体素子搭載用の穴を具備し、さらに外縁側端部を有
する複数の導体パターンを具えた絶縁性フィルムを形成
する絶縁性フィルム形成工程と、 前記絶縁性フィルムとほぼ同一の外縁を有する放熱板上
に、前記絶縁性フィルムを載置し、前記絶縁性フィルム
の穴から半導体素子搭載部分を露呈せしめるとともに、
さらに各インナーリードの先端から半導体素子搭載部分
にむけて所定の距離だけ離れた位置に各導体パターンの
外縁側端部が位置するように、前記絶縁性フィルムの外
縁上に各インナーリードの先端を重ねて固着する接続工
程と、 前記放熱板上の半導体素子搭載部分に半導体チップを載
置すると共にさらに各導体パターンの両端をワイヤボン
ディング法により、各インナーリードの先端および半導
体チップに接続するボンディング工程とを含むようにし
たことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1225661A JPH0821673B2 (ja) | 1989-08-31 | 1989-08-31 | リードフレーム，これを用いた半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1225661A JPH0821673B2 (ja) | 1989-08-31 | 1989-08-31 | リードフレーム，これを用いた半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389539A JPH0389539A (ja) | 1991-04-15 |
| JPH0821673B2 true JPH0821673B2 (ja) | 1996-03-04 |
Family
ID=16832796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1225661A Expired - Fee Related JPH0821673B2 (ja) | 1989-08-31 | 1989-08-31 | リードフレーム，これを用いた半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821673B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9227040D0 (en) * | 1992-12-29 | 1993-02-24 | Bt & D Technologies Ltd | Fibre termination |
| US5394607A (en) * | 1993-05-20 | 1995-03-07 | Texas Instruments Incorporated | Method of providing low cost heat sink |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232948A (ja) * | 1986-04-03 | 1987-10-13 | Sumitomo Metal Mining Co Ltd | リ−ドフレ−ム |
| JPS6447058A (en) * | 1987-08-18 | 1989-02-21 | Shinko Electric Ind Co | Package for semiconductor device |
-
1989
- 1989-08-31 JP JP1225661A patent/JPH0821673B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0389539A (ja) | 1991-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US6489182B2 (en) | Method of fabricating a wire arrayed chip size package | |
| JP6125332B2 (ja) | 半導体装置 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| US20080044948A1 (en) | Manufacturing method for resin sealed semiconductor device | |
| US20040262752A1 (en) | Semiconductor device | |
| EP0210371A1 (en) | Semiconductor device having a plurality of leads | |
| JPH0821673B2 (ja) | リードフレーム，これを用いた半導体装置およびその製造方法 | |
| JP3028153B2 (ja) | リードフレームの製造方法 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JP2678696B2 (ja) | 半導体装置の製造方法 | |
| JPH09214093A (ja) | 実装回路装置およびその製造方法 | |
| JPH0517709B2 (ja) | ||
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JP4021115B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP2717161B2 (ja) | リードフレーム，その製造方法およびこれを用いた半導体装置 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH0364058A (ja) | 半導体装置の製造方法 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| JP2536439B2 (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置 | |
| JPH0720925Y2 (ja) | リードフレーム | |
| JPS5998544A (ja) | 半導体装置およびその製造方法 | |
| JPH05129514A (ja) | リードフレームおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |