JPS63300593A - セラミック複合基板 - Google Patents
セラミック複合基板Info
- Publication number
- JPS63300593A JPS63300593A JP62137237A JP13723787A JPS63300593A JP S63300593 A JPS63300593 A JP S63300593A JP 62137237 A JP62137237 A JP 62137237A JP 13723787 A JP13723787 A JP 13723787A JP S63300593 A JPS63300593 A JP S63300593A
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- magnetic
- substrate
- dielectric
- coil pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセラミック複合基板に関し、特にインダクタン
ス素子を内蔵するセラミック複合基板に関する。
ス素子を内蔵するセラミック複合基板に関する。
従来、この種のセラミック複合基板は、インダクタンス
素子を内蔵する場合、絶縁体基板上にコイルパターンを
導電性材料で印刷して形成し積層する構造となっていた
。
素子を内蔵する場合、絶縁体基板上にコイルパターンを
導電性材料で印刷して形成し積層する構造となっていた
。
上述した従来のセラミック複合基板は、絶縁体基板上に
コイルパターンを形成し積層した構造となっているので
、通常５０ｎＨ未満の低いインダクタンスのコイルしか
得られず、更に高いインダクタンスを持つコイルを必要
とする場合には、外部基板上に所定のインダクタンスの
コイルを搭載しなければならないために、セラミック複
合基板の特徴である小型化、高集積化を妨げるという欠
点がある。
コイルパターンを形成し積層した構造となっているので
、通常５０ｎＨ未満の低いインダクタンスのコイルしか
得られず、更に高いインダクタンスを持つコイルを必要
とする場合には、外部基板上に所定のインダクタンスの
コイルを搭載しなければならないために、セラミック複
合基板の特徴である小型化、高集積化を妨げるという欠
点がある。
本発明の目的は、高い値のインダクタンス素子を内蔵す
ることができ、従来のように外部基板にコイルを搭載す
る必要がなく、小型化、高集積化ができるセラミック複
合基板を提供することにある。
ることができ、従来のように外部基板にコイルを搭載す
る必要がなく、小型化、高集積化ができるセラミック複
合基板を提供することにある。
本発明のセラミック複合基板は、所定の透磁率をもつ第
１の磁性体基板と、この第１の磁性体基板上に導電性材
料で印刷形成され、両端に他の回路と接続する内部電極
をもつコイルパターンと、このコイルパターン上に積層
されこのコイルパターン及び前記第１の磁性体基板と共
に所定の値のインダクタンス素子を形成する第２の磁性
体基板とを含んで構成される。
１の磁性体基板と、この第１の磁性体基板上に導電性材
料で印刷形成され、両端に他の回路と接続する内部電極
をもつコイルパターンと、このコイルパターン上に積層
されこのコイルパターン及び前記第１の磁性体基板と共
に所定の値のインダクタンス素子を形成する第２の磁性
体基板とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す分解斜視図である。
第１及び第２の磁性体基板１−、ｌｂは、Ｎｉ−Ｚｎ系
フェライト粉末とホウ珪酸鉛系ガラスとを混合し、この
混合粉末に有機系バインダ、可塑材及び溶剤を加えて混
練してスラリーとし、このスラリーからドクター・ブレ
ード法を用いて約１００μｍ厚の膜に成形した磁性体セ
ラミック・グリーンシート（以下磁性体シートという）
を積層焼成して得られた高透磁率の基板である。
フェライト粉末とホウ珪酸鉛系ガラスとを混合し、この
混合粉末に有機系バインダ、可塑材及び溶剤を加えて混
練してスラリーとし、このスラリーからドクター・ブレ
ード法を用いて約１００μｍ厚の膜に成形した磁性体セ
ラミック・グリーンシート（以下磁性体シートという）
を積層焼成して得られた高透磁率の基板である。
第１の磁性体基板１．上には、導電性材料で印刷形成さ
れ、両端に他の回路と接続する内部電極をもつコイルパ
ターン２が設けられている。
れ、両端に他の回路と接続する内部電極をもつコイルパ
ターン２が設けられている。
そして、コイルパターン２上に隔離シート４を介して第
２の磁性体基板１ｂを積層し、第１の磁性体基板１．及
びコイルパターン２と共に高い値のインダクタンス素子
を形成する構造となっている。
２の磁性体基板１ｂを積層し、第１の磁性体基板１．及
びコイルパターン２と共に高い値のインダクタンス素子
を形成する構造となっている。
第１図に示された実施例には、このほかに、インダクタ
ンス素子と並列に接続されたコンデンサ素子が形成され
た誘電体基板６．〜６゜、これら素子と直列に接続され
た抵抗素子が形成された絶縁体基板８．及びこれら素子
で形成された回路を外部回路へ接続するための外部電極
１０．。
ンス素子と並列に接続されたコンデンサ素子が形成され
た誘電体基板６．〜６゜、これら素子と直列に接続され
た抵抗素子が形成された絶縁体基板８．及びこれら素子
で形成された回路を外部回路へ接続するための外部電極
１０．。
１０ｂが設けられた絶縁基板８゜等が積層されている。
次に、この実施例の製造方法について説明する。
まず、前述した方法により、磁性体シートを得る。
次に、同様にして、鉄・ニオブ酸鉛や鉄・タングステン
酸鉛または亜鉛・ニオブ酸鉛を主成分として高誘電率を
発現する誘電体材料からなる粉末から約５０μｍ厚の誘
電体セラミック・グリーンシートく以下誘電体シートと
いう）を、またアルミナ粉末とホウ硅酸鉛系ガラスを混
合した粉末から約１００μｍ厚の絶縁体セラミック・グ
リーンシート（以下絶縁体シートという）を形成する。
酸鉛または亜鉛・ニオブ酸鉛を主成分として高誘電率を
発現する誘電体材料からなる粉末から約５０μｍ厚の誘
電体セラミック・グリーンシートく以下誘電体シートと
いう）を、またアルミナ粉末とホウ硅酸鉛系ガラスを混
合した粉末から約１００μｍ厚の絶縁体セラミック・グ
リーンシート（以下絶縁体シートという）を形成する。
次に、各層間の導通を得るために磁性体シート、誘電体
シート及び絶縁体シートのそれぞれの所定の位置に穿孔
してスルーホールを設ける。
シート及び絶縁体シートのそれぞれの所定の位置に穿孔
してスルーホールを設ける。
このスルーホールの上部及び下部に当る位置に銀とパラ
ジウムを主成分とした材料粉末に有機系バインダ、可塑
剤、溶剤を加え混練して製造した導電性ペーストを被着
させて円形または矩形のランドをもつ内部電極３を形成
する。
ジウムを主成分とした材料粉末に有機系バインダ、可塑
剤、溶剤を加え混練して製造した導電性ペーストを被着
させて円形または矩形のランドをもつ内部電極３を形成
する。
内部電極３または内部部品素子間を電気的に接続する内
部配線５ａ〜５ｄと、最外層の絶縁体シートの表面に、
端子が取付けられるように形成された外部電極１０−．
１０ｂは、上述の導電性ペーストを被着させて形成する
。
部配線５ａ〜５ｄと、最外層の絶縁体シートの表面に、
端子が取付けられるように形成された外部電極１０−．
１０ｂは、上述の導電性ペーストを被着させて形成する
。
スルーホールの上部周辺に内部電極３または外部電極１
０ａ、１０ｂを形成する目的で、上述の導電性ペースト
をスクリーン印刷すると、導電性ペーストがスルーホー
ルを通って裏面側に押し出されるため、各シートの表裏
の導通が得られる。
０ａ、１０ｂを形成する目的で、上述の導電性ペースト
をスクリーン印刷すると、導電性ペーストがスルーホー
ルを通って裏面側に押し出されるため、各シートの表裏
の導通が得られる。
磁性体シート上に上述の導電性ペーストを被着させてコ
イルパターン２を、誘電体シート上に上述の電性ペース
トを被着させてコンデンサ電極７、．７ｂを、また絶縁
体シート上にＲ，０２系抵抗体ペーストを被着させて抵
抗体９を形成する。
イルパターン２を、誘電体シート上に上述の電性ペース
トを被着させてコンデンサ電極７、．７ｂを、また絶縁
体シート上にＲ，０２系抵抗体ペーストを被着させて抵
抗体９を形成する。
コイルパターン２を、形成した磁性体シートの上層には
、コイルパターン２の各ライン間を隔離するために、絶
縁体シートをコイルパターン２の外形寸法よりやや大き
く、積層、焼結後に磁性体シート内に完全に埋め込まれ
る大きさに切断した後、上下の磁性体シートが被着する
ように中心部に貫通孔を設けて配設する。
、コイルパターン２の各ライン間を隔離するために、絶
縁体シートをコイルパターン２の外形寸法よりやや大き
く、積層、焼結後に磁性体シート内に完全に埋め込まれ
る大きさに切断した後、上下の磁性体シートが被着する
ように中心部に貫通孔を設けて配設する。
上述した工程を経た後、各シートを積層、熱圧着して未
焼成セラミツク複合基板を形成する。
焼成セラミツク複合基板を形成する。
この未焼性セラミック複合基板を３５０〜５００℃で加
熱して有機バインダを除去した後、８００〜１０００℃
で焼成することにより、第１図に示す高い値のインダク
タンス素子と、高容量をもつコンデンサ素子と、抵抗素
子とで形成された回路を含んだセラミック複合基板が得
られる。
熱して有機バインダを除去した後、８００〜１０００℃
で焼成することにより、第１図に示す高い値のインダク
タンス素子と、高容量をもつコンデンサ素子と、抵抗素
子とで形成された回路を含んだセラミック複合基板が得
られる。
この実施例のインダクタンスは約１．５μＨのものが得
られた。これに対し、磁性体基板１．。
られた。これに対し、磁性体基板１．。
１、を用いず、従来のように絶縁体基板に同一形状のコ
イルパターンを形成したときは約１７ｎＨであったので
、約９０倍のインダクタンスが得れたことになる。
イルパターンを形成したときは約１７ｎＨであったので
、約９０倍のインダクタンスが得れたことになる。
この実施例においては、磁性体材料としてＮｉ−Ｚｎ系
フェライトを用いた場合について延べたが、Ｃｕ−Ｚｎ
系フェライト、Ｃｕ−Ｚｎ−Ｍｇ系フェライトを用いて
も同様の効果が得られる。
フェライトを用いた場合について延べたが、Ｃｕ−Ｚｎ
系フェライト、Ｃｕ−Ｚｎ−Ｍｇ系フェライトを用いて
も同様の効果が得られる。
以上説明したように本発明は、磁性体基板にコイルパタ
ーンを形成し積層してインダクタンス素子を形成する構
造とすることにより、高い値のインダクタンス素子を内
蔵することができるので、従来のように外部基板のコイ
ルを搭載しなくて済み、より小型化、高集積化すること
ができる効果がある。
ーンを形成し積層してインダクタンス素子を形成する構
造とすることにより、高い値のインダクタンス素子を内
蔵することができるので、従来のように外部基板のコイ
ルを搭載しなくて済み、より小型化、高集積化すること
ができる効果がある。
第１図は本発明の一実施例を示す分解斜視図である。
１−．１ｂ・・・磁性体基板、２・・・コイルパターン
、３・・・内部電極、４・・・隔離シート、５．〜５ｄ
・・・内部配線、６．〜６゜・・・誘電体基板、７．。 ７ｂ・・・コンデンサ電極、８．〜８゜・・・絶縁体基
板、９・・・抵抗体、１０−．１０ｂ・・・外部電極。 代理人 弁理士 内 原 晋ｆ司：、、＞ −て へ
、３・・・内部電極、４・・・隔離シート、５．〜５ｄ
・・・内部配線、６．〜６゜・・・誘電体基板、７．。 ７ｂ・・・コンデンサ電極、８．〜８゜・・・絶縁体基
板、９・・・抵抗体、１０−．１０ｂ・・・外部電極。 代理人 弁理士 内 原 晋ｆ司：、、＞ −て へ
Claims (1)
- 所定の透磁率をもつ第１の磁性体基板と、この第１の磁
性体基板上に導電性材料で印刷形成され、両端に他の回
路と接続する内部電極をもつコイルパターンと、このコ
イルパターン上に積層されこのコイルパターン及び前記
第１の磁性体基板と共に所定の値のインダクタンス素子
を形成する第２の磁性体基板とを含むことを特徴とする
セラミック複合基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137237A JPS63300593A (ja) | 1987-05-29 | 1987-05-29 | セラミック複合基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137237A JPS63300593A (ja) | 1987-05-29 | 1987-05-29 | セラミック複合基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63300593A true JPS63300593A (ja) | 1988-12-07 |
Family
ID=15193979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62137237A Pending JPS63300593A (ja) | 1987-05-29 | 1987-05-29 | セラミック複合基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63300593A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249294A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Mining & Cement Co Ltd | Ｌｃ内蔵形セラミックス基板 |
| JPH033395A (ja) * | 1989-05-31 | 1991-01-09 | Taiyo Yuden Co Ltd | セラミック多層配線基板 |
| JPH038395A (ja) * | 1989-06-05 | 1991-01-16 | Nec Corp | 積層複合セラミック基板およびその製造方法 |
| JPH04116886A (ja) * | 1990-09-06 | 1992-04-17 | Toko Inc | 電力用複合部品 |
| JPH04355902A (ja) * | 1990-07-24 | 1992-12-09 | Tdk Corp | 高周波回路 |
| US6002593A (en) * | 1997-05-19 | 1999-12-14 | Nec Corporation | Reducing electromagnetic noise radiated from a printed board |
| US6061227A (en) * | 1997-06-30 | 2000-05-09 | Taiyo Yuden Co., Ltd. | Multilayer LC complex component |
| US6075211A (en) * | 1995-09-14 | 2000-06-13 | Nec Corporation | Multi-layered printed wiring board |
| US6111479A (en) * | 1997-03-03 | 2000-08-29 | Nec Corporation | Laminate printed circuit board with a magnetic layer |
| JP2013236046A (ja) * | 2012-04-12 | 2013-11-21 | Shinko Electric Ind Co Ltd | 配線基板、及び、配線基板の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117227A (en) * | 1979-03-01 | 1980-09-09 | Tdk Electronics Co Ltd | Composite part |
| JPS5853805A (ja) * | 1981-09-25 | 1983-03-30 | Matsushita Electric Ind Co Ltd | インダクタンス調整方法およびインダクタ |
| JPS5928304A (ja) * | 1982-08-10 | 1984-02-15 | Toko Inc | インダクタンス素子の製造方法 |
| JPS5968959A (ja) * | 1982-10-13 | 1984-04-19 | Tdk Corp | 電子回路形成方法 |
-
1987
- 1987-05-29 JP JP62137237A patent/JPS63300593A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117227A (en) * | 1979-03-01 | 1980-09-09 | Tdk Electronics Co Ltd | Composite part |
| JPS5853805A (ja) * | 1981-09-25 | 1983-03-30 | Matsushita Electric Ind Co Ltd | インダクタンス調整方法およびインダクタ |
| JPS5928304A (ja) * | 1982-08-10 | 1984-02-15 | Toko Inc | インダクタンス素子の製造方法 |
| JPS5968959A (ja) * | 1982-10-13 | 1984-04-19 | Tdk Corp | 電子回路形成方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249294A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Mining & Cement Co Ltd | Ｌｃ内蔵形セラミックス基板 |
| JPH033395A (ja) * | 1989-05-31 | 1991-01-09 | Taiyo Yuden Co Ltd | セラミック多層配線基板 |
| JPH038395A (ja) * | 1989-06-05 | 1991-01-16 | Nec Corp | 積層複合セラミック基板およびその製造方法 |
| JPH04355902A (ja) * | 1990-07-24 | 1992-12-09 | Tdk Corp | 高周波回路 |
| JPH04116886A (ja) * | 1990-09-06 | 1992-04-17 | Toko Inc | 電力用複合部品 |
| US6075211A (en) * | 1995-09-14 | 2000-06-13 | Nec Corporation | Multi-layered printed wiring board |
| US6111479A (en) * | 1997-03-03 | 2000-08-29 | Nec Corporation | Laminate printed circuit board with a magnetic layer |
| US6002593A (en) * | 1997-05-19 | 1999-12-14 | Nec Corporation | Reducing electromagnetic noise radiated from a printed board |
| US6061227A (en) * | 1997-06-30 | 2000-05-09 | Taiyo Yuden Co., Ltd. | Multilayer LC complex component |
| JP2013236046A (ja) * | 2012-04-12 | 2013-11-21 | Shinko Electric Ind Co Ltd | 配線基板、及び、配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US10141116B2 (en) | Composite electronic component and resistor device | |
| JP2001076953A (ja) | 積層型コイル部品及びその製造方法 | |
| JPH02249294A (ja) | Ｌｃ内蔵形セラミックス基板 | |
| JPS63300593A (ja) | セラミック複合基板 | |
| KR20000075996A (ko) | 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판 | |
| JPH1167583A (ja) | 積層型電子部品 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JPS6221260B2 (ja) | ||
| JP2002057036A (ja) | 積層複合電子部品及びその製造方法 | |
| JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
| JPH1155058A (ja) | 積層セラミック複合部品 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JPS6147691A (ja) | セラミツク複合基板 | |
| JPH01262695A (ja) | コンデンサ素子内蔵セラミック多層基板 | |
| JP2995829B2 (ja) | 磁性体内蔵型回路基板 | |
| JPH0963845A (ja) | 積層部品およびその製造方法 | |
| JP2003078103A (ja) | 回路基板 | |
| JPH03166809A (ja) | π型ＥＭＩフィルターネットワーク | |
| JP2003332132A (ja) | 積層チップ部品及びその製造方法 | |
| JPS59132643A (ja) | 抵抗複合基板 | |
| JP2003037010A (ja) | チップ積層型電子部品およびその製造方法 | |
| JP2555639B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH0714109B2 (ja) | セラミック複合回路基板 | |
| JPS5917294A (ja) | 複合積層セラミツク部品とその製造方法 |