JPH08220123A - 計測回路 - Google Patents

計測回路

Info

Publication number
JPH08220123A
JPH08220123A JP2835795A JP2835795A JPH08220123A JP H08220123 A JPH08220123 A JP H08220123A JP 2835795 A JP2835795 A JP 2835795A JP 2835795 A JP2835795 A JP 2835795A JP H08220123 A JPH08220123 A JP H08220123A
Authority
JP
Japan
Prior art keywords
basic clock
circuit
signal
vehicle speed
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2835795A
Other languages
English (en)
Inventor
Tomohiko Gonda
友彦 権田
Kunio Nakaaze
邦雄 中畔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2835795A priority Critical patent/JPH08220123A/ja
Publication of JPH08220123A publication Critical patent/JPH08220123A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

(57)【要約】 【目的】 回路規模を大きくすることなく，ＲＯＭのア
ドレス数を低減する。 【構成】 複数の基本クロック信号の中から一つの基本
クロック信号を選択して出力する基本クロック出力回路
（第１基本クロック回路１０１，第２基本クロック回路
１０２およびマルチプレクサ１０３）と，車速信号およ
び基本クロック信号を入力し，車速信号の所定周期の間
に出力される基本クロック信号のパルス数をカウントす
るカウンタ回路（周期カウンタ回路１０４）と，該カウ
ント値をアドレス信号として入力し，該アドレス信号に
対応したアドレスに格納されているデータを車速対応出
力値として出力するメモリ回路（ＲＯＭ１０５）とを備
え，基本クロック出力回路は，カウンタ回路のカウント
値を入力し，カウント値が大きくなるに応じて出力する
基本クロック信号の周波数が低下するように複数の基本
クロック信号の中から一つの基本クロック信号を選択す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は，計測対象物の回転数
または移動量に対応した周波数信号を入力し，該周波数
信号の所定周期の間における特定の基本クロック信号の
パルス数をカウントすることにより，計測対象物の回転
速度または移動速度を計測する計測回路に関し，特に，
複数の基本クロック信号を用いることにより，計測分解
能の向上を図った計測回路に関する。
【０００２】
【従来の技術】従来の計測回路として，計測対象物の回
転数または移動量に対応した周波数信号を入力し，該周
波数信号の所定周期の間における特定の基本クロック信
号のパルス数をカウントすることにより，計測対象物の
回転速度または移動速度を計測する計測回路があり，例
えば，車速パルスの周波数を計測することにより，車速
を推定する車速計測回路が知られている。
【０００３】図４は，従来の車速計測回路の回路構成図
を示す。この車速計測回路４００は，基本クロック信号
を生成し，出力する基本クロック出力回路４０１と，車
速に比例した周波数信号である車速信号および前記基本
クロック出力回路４０１から出力される基本クロック信
号を入力し，車速信号の所定周期の間に出力される基本
クロック信号のパルス数をカウントする周期カウンタ回
路４０２と，周期カウンタ回路４０２のカウント値をア
ドレス信号として入力し，該アドレス信号に対応したア
ドレスに格納されている車速対応データを車速対応出力
値として出力するＲＯＭ４０３とから構成される。
【０００４】以上の構成において，その動作を説明す
る。周期カウンタ回路４０２は，車速信号を入力する
と，図５のタイミングチャートに示すように，車速信号
の立ち上がりエッジから次の立ち上がりエッジまでの周
期Ｔ１の時間内において，基本クロック出力回路４０１
から出力される基本クロックの立ち上がりエッジの数を
カウントし，カウント値をＲＯＭ４０３へ出力する。
【０００５】ＲＯＭ４０３は，図６に示すように，周期
カウンタ回路４０２のカウント値を入力すると，カウン
ト値をアドレス信号として，該当するアドレスに格納さ
れている車速対応データを車速対応出力値として出力す
る。
【０００６】したがって，車速計測回路４００は，車速
に比例した周波数信号である車速信号を入力し，車速対
応出力値を出力することになる。
【０００７】ここで，図７を参照して，車速信号の信号
周期（１／周波数）と車速との関係を示し，図８を参照
して，車速と車速対応出力データとの関係を示す。図７
に示すように，車速信号と車速は曲線７０１のような反
比例（２次関数）の関係にある。なお，７０２は計測す
る車速の最大値である計測車速最大値を示し，７０３は
必要最低限の車速分解能を示し，７０４は必要最低限の
車速分解能７０３によって一義的に決まる車速信号の計
測分解能を示し，７０５は低速領域において計測分解能
７０４に対応して得られた車速計測分解能を示してい
る。
【０００８】ところが，上記構成の車速計測回路にあっ
ては，車速信号と車速が曲線７０１のように反比例の関
係になるため，計測分解能７０４に対応して得られる車
速計測分解能が，高速領域からから低速領域へ移るにし
たがって小さくなる。したがって，必要最低限の車速分
解能７０３によって得られる高速領域から低速領域に渡
る全車速域の車速数（データ数）に比べて，計測分解能
７０４を周期カウンタ回路４０２の周期Ｔ１に適用した
場合に，車速の計測により算出される車速対応データの
数が非常に多くなる。そのため，ＲＯＭ４０３のアドレ
スの数が非常に大きくなるという不都合があった。
【０００９】このため，これを解決するものとして，図
９に示すように，除算回路を用いた車速計測回路が提案
されている。この車速計測回路９００は，図４の車速計
測回路４００に，周期カウンタ回路４０２から出力され
たカウント値を逆数に変換する除算回路９０１を追加
し，さらにＲＯＭ４０３をＲＯＭ９０２に置き換えたも
のである。なお，その他の構成および動作は車速計測回
路４００と同様であるため，ここでは異なる部分のみを
説明する。
【００１０】除算回路９０１としては，図１０に示すよ
うに，被除数Ｎビット×除数Ｎビットの加算／減算セル
（ＣＡＳ）の回路構成が考えられる。なお，図におい
て，除算される被除数Ｎ＝ｎ0 ，ｎ1 ，ｎ2 ，ｎ3 ，ｎ
4 ，ｎ5 ，ｎ6 とし，除算する除数Ｄ＝ｄ0 ，ｄ1 ，ｄ
2 ，ｄ3 とし，除算して得られた商Ｑ＝ｑ0 ，ｑ1 ，ｑ
2 ，ｑ3 とし，除算して余った剰余Ｒ＝０．００，
ｒ3 ，ｒ4 ，ｒ5 ，ｒ6 とする。また，加算／減算セル
（ＣＡＳ）は，図１１に示すような構成となる。
【００１１】図１２は，周期カウンタ回路４０２で得た
カウント値の逆数と車速の関係を示す図である。直線１
２０１で示すように，カウント値の逆数と車速は比例の
関係になるため，必要最低限の車速分解能７０３により
決定されるデータ数と計測分解能７０４に基づいて計測
された計測データ（カウン値の逆数の数）は一致するこ
とになる。
【００１２】
【発明が解決しようとする課題】しかしながら，上記従
来の計測回路によれば，除算回路を用いることにより，
ＲＯＭのアドレス数を低減することができるものの，回
路規模の大きい除算回路が必要であり，さらに周期カウ
ンタ回路として，必要最低限の車速分解能により決定す
る全車速域でのデータ数を表すために必要とされるビッ
ト数に比べて，大きなバイナリカウンタが必要となるた
め，全体的に回路規模が大きくなるという問題点があっ
た。
【００１３】この発明は上記に鑑みてなされたものであ
って，回路規模を大きくすることなく，ＲＯＭのアドレ
ス数を低減することを目的とする。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係る計測回路は，計測対象物の回転数
または移動量に対応した周波数信号を入力し，該周波数
信号の所定周期の間における特定の基本クロック信号の
パルス数をカウントすることにより，前記計測対象物の
回転速度または移動速度を計測する計測回路において，
異なる周波数の複数の基本クロック信号を生成し，か
つ，前記複数の基本クロック信号の中から一つの基本ク
ロック信号を選択して出力する基本クロック出力回路
と，前記計測対象物の回転数または移動量に対応した周
波数信号および前記基本クロック出力回路から出力され
る基本クロック信号を入力し，前記周波数信号の所定周
期の間に出力される基本クロック信号のパルス数をカウ
ントするカウンタ回路と，前記カウンタ回路のカウント
値をアドレス信号として入力し，該アドレス信号に対応
したアドレスに格納されているデータを前記計測対象物
の回転速度または移動速度として出力するメモリ回路と
を備え，前記基本クロック出力回路は，前記カウンタ回
路のカウント値を入力し，前記カウント値が大きくなる
に応じて出力する基本クロック信号の周波数が低下する
ように前記複数の基本クロック信号の中から一つの基本
クロック信号を選択するものである。
【００１５】また，請求項２に係る計測回路は，車速に
比例した周波数信号を入力し，該周波数信号の所定周期
の間における特定の基本クロック信号のパルス数をカウ
ントすることにより，前記車速を計測する計測回路にお
いて，異なる周波数の複数の基本クロック信号を生成
し，かつ，前記複数の基本クロック信号の中から一つの
基本クロック信号を選択して出力する基本クロック出力
回路と，前記車速に比例した周波数信号および前記基本
クロック出力回路から出力される基本クロック信号を入
力し，前記車速に比例した周波数信号の所定周期の間に
出力される基本クロック信号のパルス数をカウントする
カウンタ回路と，前記カウンタ回路のカウント値をアド
レス信号として入力し，該アドレス信号に対応したアド
レスに格納されているデータを前記車速として出力する
メモリ回路とを備え，前記基本クロック出力回路は，前
記カウンタ回路のカウント値を入力し，前記カウント値
が大きくなるに応じて出力する基本クロック信号の周波
数が低下するように前記複数の基本クロック信号の中か
ら一つの基本クロック信号を選択するものである。
【００１６】また，請求項３に係る計測回路は，前記基
本クロック出力回路が，前記複数の基本クロック信号と
して，周波数の低い低速用基本クロック信号および周波
数の高い高速用基本クロック信号の２種類の基本クロッ
ク信号を生成し，前記カウント値が所定値以上の場合
に，前記低速用基本クロック信号を選択して出力し，前
記カウント値が所定値より小さい場合に，前記高速用基
本クロック信号を選択して出力するものである。
【００１７】
【作用】この発明の計測回路（請求項１）は，カウンタ
回路が，計測対象物の回転数または移動量に対応した周
波数信号および基本クロック出力回路から出力される基
本クロック信号を入力し，前記周波数信号の所定周期の
間に出力される基本クロック信号のパルス数をカウント
する。このとき，基本クロック出力回路は，カウンタ回
路のカウント値を入力し，カウント値が大きくなるに応
じて出力する基本クロック信号の周波数が低下するよう
に複数の基本クロック信号の中から一つの基本クロック
信号を選択するので，カウンタ回路がカウントする基本
クロック信号の周波数は，カウンタ回路自身が出力する
カウント値によってフィードバック制御される。したが
って，カウンタ回路から出力されるカウント値が所望の
値以下に制御される。一方，メモリ回路は，カウンタ回
路のカウント値をアドレス信号として入力し，該アドレ
ス信号に対応したアドレスに格納されているデータを計
測対象物の回転速度または移動速度として出力する。こ
のとき，カウント値が所望の値以下に制御されているの
で，カウント値に対応したメモリ回路のアドレスも所望
の数以下に抑制される。
【００１８】また，この発明の計測回路（請求項２）
は，カウンタ回路が，車速に比例した周波数信号および
基本クロック出力回路から出力される基本クロック信号
を入力し，前記周波数信号の所定周期の間に出力される
基本クロック信号のパルス数をカウントする。このと
き，基本クロック出力回路は，カウンタ回路のカウント
値を入力し，カウント値が大きくなるに応じて出力する
基本クロック信号の周波数が低下するように複数の基本
クロック信号の中から一つの基本クロック信号を選択す
るので，カウンタ回路がカウントする基本クロック信号
の周波数は，カウンタ回路自身が出力するカウント値に
よってフィードバック制御される。したがって，カウン
タ回路から出力されるカウント値が所望の値以下に制御
される。一方，メモリ回路は，カウンタ回路のカウント
値をアドレス信号として入力し，該アドレス信号に対応
したアドレスに格納されているデータを車速として出力
する。このとき，カウント値が所望の値以下に制御され
ているので，カウント値に対応したメモリ回路のアドレ
スも所望の数以下に抑制される。
【００１９】また，この発明の計測回路（請求項３）
は，請求項１または２において，クロック出力回路が，
複数の基本クロック信号として，周波数の低い低速用基
本クロック信号および周波数の高い高速用基本クロック
信号の２種類の基本クロック信号を生成し，カウント値
が所定値以上の場合に，低速用基本クロック信号を選択
して出力し，カウント値が所定値より小さい場合に，高
速用基本クロック信号を選択して出力する。したがっ
て，カウンタ回路がカウントする基本クロック信号の周
波数は，カウンタ回路自身が出力するカウント値によっ
てフィードバック制御され，カウンタ回路から出力され
るカウント値が所望の値以下に制御される。
【００２０】
【実施例】以下，この発明の計測回路の一実施例につい
て，図面を参照して詳細に説明する。
【００２１】図１は，本実施例の計測回路１００のブロ
ック構成図を示し，周波数の低い低速用基本クロック信
号を生成して出力する第１基本クロック回路１０１と，
周波数の高い高速用基本クロック信号を生成して出力す
る第２基本クロック回路１０２と，前記第１基本クロッ
ク回路１０１および第２基本クロック回路１０２から低
速用基本クロック信号および高速用基本クロック信号を
入力し，何れか一方を選択的に出力するマルチプレクサ
１０３と，車速に比例した周波数信号である車速信号を
入力し，該車速信号の所定周期の間にマルチプレクサ１
０３から出力された低速用基本クロック信号または高速
用基本クロック信号のパルス数をカウントする周期カウ
ンタ回路１０４と，周期カウンタ回路１０４のカウント
値をアドレス信号として入力し，該アドレス信号に対応
したアドレスに格納されているデータを車速対応出力値
として出力するＲＯＭ１０５とから構成される。
【００２２】なお，本実施例において，周期カウンタ回
路１０４は，５ビットバイナリのカウンタとする。した
がって，周期カウンタ回路１０４が５ビットバイナリの
カウンタであるので，カウント値は，０〜３１の３２種
類となり，５ビットバイナリの最上位ビットが『１』に
なったときに，カウント値は１６となる。
【００２３】また，マルチプレクサ１０３は，周期カウ
ンタ回路１０４のカウント値を入力し，該カウント値が
所定値（本実施例では，１６）以上の場合に，低速用基
本クロック信号を選択して出力し，カウント値が所定値
より小さい場合に，高速用基本クロック信号を選択して
出力する構成である。すなわち，マルチプレクサ１０３
は，周期カウンタ回路１０４のカウント値である５ビッ
トバイナリの最上位ビットが『１』（すなわち，１６以
上）のときに低速用基本クロック信号を選択出力し，
『０』（すなわち，１５以下）のときに高速用基本クロ
ック信号を選択出力する。このマルチプレクサ１０３の
設定を表１に示す。
【００２４】
【表１】
【００２５】また，第１基本クロック回路１０１が生成
する低速用基本クロック信号の周波数は，第２基本クロ
ック回路１０２が生成する高速用基本クロック信号の周
波数より低い周波数を有するものである。
【００２６】さらに，上記第１基本クロック回路１０
１，第２基本クロック回路１０２およびマルチプレクサ
１０３によって，この発明の基本クロック出力回路が構
成されている。
【００２７】次に，図２および図３を参照して，低速用
基本クロック信号および高速用基本クロック信号の周期
（１／周波数）の設定方法について説明する。
【００２８】図２は，本実施例における車速信号周期と
車速の関係を示し，車速信号周期と車速は曲線２０１の
ような反比例（２次関数）の関係にある。先ず，曲線２
０１上において計測する最高の車速である車速最大値２
０２と，車速最大値２０２より小さい任意の車速値２０
３との間隔を必要最低限の車速分解能ΔＶ1 とした場合
に，車速最大値２０２と車速値２０３の車速信号周期の
差を計測分解能ΔＴ1とする。
【００２９】ここで，例えば，計測する車速の範囲を最
大車速６０ｋｍ／ｈ，最小車速１２ｋｍ／ｈとし，必要
最低限の車速分解能ΔＶ1 ＝６ｋｍ／ｈ，高速用基本ク
ロック信号の周期＝１ｍ／ｓとすると，車速と周期カウ
ンタ回路１０４のカウント値は，図３の曲線３０１で示
す関係となる。なお，図３において，３０２は，計測す
る最高の車速である最高車速６０ｋｍ／ｈに対応した点
を示し，３０３は，点３０２から必要最低限の車速分解
能ΔＶ1 ＝６ｋｍ／ｈ分小さい車速５４ｋｍ／ｈに対応
した点を示す。
【００３０】このときの点３０２と点３０３に対応する
カウント値（９および１０）が，それぞれ車速６０ｋｍ
／ｈおよび車速５４ｋｍ／ｈに対応するカウント値とな
る。すなわち，この周期カウンタ回路１０４のカウント
値の間隔『１』が図２の計測分解能ΔＴ1 に相当する。
【００３１】また，前述したように本実施例では，高速
時，すなわち，カウンタ値が１５以下の場合は，周期カ
ウンタ回路１０４で使用する基本クロック信号を高速用
基本クロック信号とし，低速時，すなわち，カウンタ値
が１６以上の場合は，周期カウンタ回路１０４で使用す
る基本クロック信号を低速用基本クロック信号とする。
【００３２】したがって，低速用基本クロック信号の周
期は，カウンタ値が１６以上の領域において，カウンタ
値の１間隔，例えば，カウンタ値『１６』と『１７』の
間隔に対応する車速間隔が必要最低限の車速分解能ΔＶ
1 ＝６ｋｍ／ｈとなるように設定する。具体的には，カ
ウンタ値『１６』に対応する点３０４の車速およびカウ
ンタ値『１７』に対応する点３０５の車速から演算によ
って，低速用基本クロック信号の周期が３．４２ｍ／ｓ
に設定される。
【００３３】これにより，カウント値は２５まで計測す
ることとなり，周期カウンタ回路１０４のビット数は５
ビット，ＲＯＭ１０５のアドレス×データ数は２５×２
５＝６２５個必要となる。
【００３４】なお，比較例として，従来の計測回路で
は，計測する車速の範囲を最大車速６０ｋｍ／ｈ，最小
車速１２ｋｍ／ｈとし，必要最低限の車速分解能ΔＶ1
＝６ｋｍ／ｈ，基本クロック信号の周期＝１ｍ／ｓとし
た場合，カウント値が４５まで，周期カウンタ回路のビ
ット数が６ビット，ＲＯＭのアドレス×データ数は４５
×４５＝２０２５個必要となる。また，従来の除算回路
を用いた計測回路では，カウント値が４５まで，周期カ
ウンタ回路のビット数が６ビット，除算回路は１×６＝
６個の加算／減算セルが必要となる。
【００３５】以上の構成において，その動作を説明す
る。先ず，周期カウンタ回路１０４は，車速信号の入力
がない場合には，常にカウント値『０』（５ビットバイ
ナリ値として『０００００』）を出力する。一方，第１
基本クロック回路１０１および第２基本クロック回路１
０２から，それぞれ高速用基本クロック信号および低速
用基本クロック信号が出力され，マルチプレクサ１０３
へ入力される。
【００３６】このとき，マルチプレクサ１０３は，周期
カウンタ回路１０４のカウント値『０』に基づいて，高
速用基本クロック信号を選択し，周期カウンタ回路１０
４へ出力する。
【００３７】周期カウンタ回路１０４に車速信号が入力
されると，周期カウンタ回路１０４は，車速信号の立ち
上がりエッジから次の立ち上がりエッジまでの１周期の
時間内において，マルチプレクサ１０３から入力した高
速用基本クロック信号の立ち上がりエッジの数をカウン
トし，カウント値をＲＯＭ１０５およびマルチプレクサ
１０３へ出力する。
【００３８】ＲＯＭ１０５は，周期カウンタ回路１０４
のカウント値をアドレス信号として入力し，該アドレス
信号に対応したアドレスに格納されているデータを車速
対応出力値として出力する。
【００３９】一方，マルチプレクサ１０３は，周期カウ
ンタ回路１０４のカウント値が１６以上になると，高速
用基本クロック信号を低速用基本クロック信号に切り換
えて出力する。
【００４０】前述したように本実施例によれば，周期カ
ウンタ回路１０４のカウント値に基づいて，周期カウン
タ回路１０４がカウントする基本クロック信号の周期
（１／周波数）を切り換えるので，周期カウンタ回路１
０４のカウントに必要なビット数およびＲＯＭ１０５の
アドレス数を少なくすることができる。また，計測回路
の規模を大きくすることなく，車速を計測することがで
きる。
【００４１】なお，前述した実施例では，基本クロック
信号として低速用基本クロック信号と高速用基本クロッ
ク信号の２種類の信号を用いたが，特にこれに限定する
ものではなく，必要に応じて３種類，４種類等のように
増やしても良い。
【００４２】また，周期カウンタ回路１０４に入力する
信号は，車速信号に限定するものではなく，例えば，車
速信号に代えて，エンコーダ等から計測対象物の回転数
または移動量に対応した周波数信号を入力する構成と
し，計測対象物の回転速度または移動速度を計測する計
測回路を構成しても良い。
【００４３】
【発明の効果】以上説明したように，この発明の計測回
路は，回路規模を大きくすることなく，ＲＯＭのアドレ
ス数を低減することができる。
【図面の簡単な説明】
【図１】本実施例の計測回路のブロック構成図である。
【図２】本実施例における車速信号周期と車速の関係を
示す説明図である。
【図３】本実施例における車速と周期カウンタ回路のカ
ウント値の関係を示す説明図である。
【図４】従来の車速計測回路の回路構成図である。
【図５】従来の周期カウンタ回路の動作を示すタイミン
グチャートである。
【図６】従来の車速計測回路のＲＯＭの動作を示す説明
図である。
【図７】車速信号の信号周期（周波数）と車速との関係
を示す説明図である。
【図８】車速と車速対応出力データとの関係を示す説明
図である。
【図９】従来の除算回路を用いた車速計測回路の説明図
である。
【図１０】除算回路の回路構成例を示す説明図である。
【図１１】図１０の加算／減算セルを回路例を示す説明
図である。
【図１２】従来の除算回路を用いた車速計測回路におい
て，周期カウンタ回路で得たカウント値の逆数と車速の
関係を示す説明図である。
【符号の説明】
１００ 計測回路 １０１ 第１基本クロック回路 １０２ 第２基本クロック回路 １０３ マルチプレクサ １０４ 周期カウンタ回路 １０５ ＲＯＭ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 計測対象物の回転数または移動量に対応
    した周波数信号を入力し，該周波数信号の所定周期の間
    における特定の基本クロック信号のパルス数をカウント
    することにより，前記計測対象物の回転速度または移動
    速度を計測する計測回路において，異なる周波数の複数
    の基本クロック信号を生成し，かつ，前記複数の基本ク
    ロック信号の中から一つの基本クロック信号を選択して
    出力する基本クロック出力回路と，前記計測対象物の回
    転数または移動量に対応した周波数信号および前記基本
    クロック出力回路から出力される基本クロック信号を入
    力し，前記周波数信号の所定周期の間に出力される基本
    クロック信号のパルス数をカウントするカウンタ回路
    と，前記カウンタ回路のカウント値をアドレス信号とし
    て入力し，該アドレス信号に対応したアドレスに格納さ
    れているデータを前記計測対象物の回転速度または移動
    速度として出力するメモリ回路とを備え，前記基本クロ
    ック出力回路は，前記カウンタ回路のカウント値を入力
    し，前記カウント値が大きくなるに応じて出力する基本
    クロック信号の周波数が低下するように前記複数の基本
    クロック信号の中から一つの基本クロック信号を選択す
    ることを特徴とする計測回路。
  2. 【請求項２】 車速に比例した周波数信号を入力し，該
    周波数信号の所定周期の間における特定の基本クロック
    信号のパルス数をカウントすることにより，前記車速を
    計測する計測回路において，異なる周波数の複数の基本
    クロック信号を生成し，かつ，前記複数の基本クロック
    信号の中から一つの基本クロック信号を選択して出力す
    る基本クロック出力回路と，前記車速に比例した周波数
    信号および前記基本クロック出力回路から出力される基
    本クロック信号を入力し，前記車速に比例した周波数信
    号の所定周期の間に出力される基本クロック信号のパル
    ス数をカウントするカウンタ回路と，前記カウンタ回路
    のカウント値をアドレス信号として入力し，該アドレス
    信号に対応したアドレスに格納されているデータを前記
    車速として出力するメモリ回路とを備え，前記基本クロ
    ック出力回路は，前記カウンタ回路のカウント値を入力
    し，前記カウント値が大きくなるに応じて出力する基本
    クロック信号の周波数が低下するように前記複数の基本
    クロック信号の中から一つの基本クロック信号を選択す
    ることを特徴とする計測回路。
  3. 【請求項３】 前記基本クロック出力回路は，前記複数
    の基本クロック信号として，周波数の低い低速用基本ク
    ロック信号および周波数の高い高速用基本クロック信号
    の２種類の基本クロック信号を生成し，前記カウント値
    が所定値以上の場合に，前記低速用基本クロック信号を
    選択して出力し，前記カウント値が所定値より小さい場
    合に，前記高速用基本クロック信号を選択して出力する
    ことを特徴とする請求項１または２記載の計測回路。
JP2835795A 1995-02-16 1995-02-16 計測回路 Pending JPH08220123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2835795A JPH08220123A (ja) 1995-02-16 1995-02-16 計測回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2835795A JPH08220123A (ja) 1995-02-16 1995-02-16 計測回路

Publications (1)

Publication Number Publication Date
JPH08220123A true JPH08220123A (ja) 1996-08-30

Family

ID=12246369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2835795A Pending JPH08220123A (ja) 1995-02-16 1995-02-16 計測回路

Country Status (1)

Country Link
JP (1) JPH08220123A (ja)

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
US5247469A (en) Digital frequency synthesizer and method with vernier interpolation
JPH0631989B2 (ja) 電子楽器の波形発生装置
EP0414953B1 (en) Position detection device
JPH0668449B2 (ja) デジタル制御方法および装置
JPH08220123A (ja) 計測回路
JP2957493B2 (ja) Ｐｗｍパルス発生回路
JPH07229910A (ja) パルスカウンタ回路
JP3142033B2 (ja) Ｄ／ａ変換回路
JP3473165B2 (ja) 周波数ー電圧変換装置
JP2001127636A (ja) Ｐｗｍ信号発生装置
JPH11163689A (ja) クロック逓倍回路
EP0822422B1 (en) Ultrasonic wave diagnostic apparatus
Rull et al. Programmable logic design for an encoder-based velocity sensor in a DSP-controlled motion system
JP2687349B2 (ja) ディジタルｐｌｌ回路
JP3763483B2 (ja) レーダ方位補間回路
JPH0214617A (ja) カウンタ装置
JPH09261015A (ja) 周波数可変のパルス波形発生回路
CN112653427B (zh) 分频方法、装置以及计算机可读存储介质
JP2551680B2 (ja) 位置検出装置
JP3833371B2 (ja) Ｉｃ試験装置の周期・タイミング発生器
JPH05188067A (ja) サーボモータの速度検出装置
JPH0728550A (ja) 計数装置
JP2534487B2 (ja) パルス発生回路
JP2738862B2 (ja) 周期計測回路