JPH08228133A

JPH08228133A - パルス整形回路

Info

Publication number: JPH08228133A
Application number: JP7056441A
Authority: JP
Inventors: Kazuhiko Sato; 和彦佐藤
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1995-02-21
Filing date: 1995-02-21
Publication date: 1996-09-03
Anticipated expiration: 2020-05-25
Also published as: JP3653115B2

Abstract

(57)【要約】【目的】入力パルス幅に依存しないで任意のパルス幅
の生成を行うパルス整形回路を提供する。【構成】任意の幅のパルス（ｐｉ）を２分岐して一方
はアンド・ゲート４３と接続したインバータ８にパルス
を直接入力するよう接続して、他方はパルスを遅延回路
３３を経由して入力するよう接続し、アンド・ゲート４
３でパルスを微分した出力を得る、その出力されたパル
スを２分岐して、一方はＤ・Ｆ／Ｆ５０のセット端子
（Ｓ）に入力するよう接続して、もう一方は遅延回路３
４を通してクロック端子（ＣＫ）に入力するよう接続し
て、リセット端子（Ｒ）にリセット信号が入力するよう
接続した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力パルス幅に依存し
ないで任意のパルス幅の生成を行うパルス整形回路に関
する。

【０００２】

【従来の技術】パルス信号を用いた電気回路において、
パルス信号は論理回路のタイミング合わせを行うための
遅延回路や異なる複数の伝送系において同一の信号を伝
送するとき、その信号間に発生する位相または、時間の
期待値からのずれであるスキューを合せるための遅延可
変回路を通過する。これらの回路は、多段のインバータ
やゲート素子により構成されている。多段回路を通過し
たパルスの幅は、各素子のバラツキにより広がったり狭
まったりして一定しない、例えば半導体ＩＣでＥＣＬに
比較してＣ−ＭＯＳはバラツキが大きく困ることが有っ
た。このことは高速動作回路を実現するに当たって、重
要な問題となる。例えば、パルス幅が広がるとパルス間
隔が広がり高速で動作出来ない、パルス幅が狭いとパル
スが減衰して、次段以降での回路を通過できないことが
発生した。

【０００３】図４は従来技術による一実施例のパルス整
形回路のブロック図である、（ａ）はパルス積分回路、
（ｂ）はパルス積分回路のタイミングチャート、（ｃ）
はパルス微分回路、（ｄ）はパルス微分回路のタイミン
グチャート、（ｅ）は（ａ）と（ｃ）を組み合わせたパ
ルス整形回路、（ｆ）はパルス整形回路のタイミングチ
ャート、（ｇ）は（ｃ）と（ａ）を組み合わせたパルス
整形回路、（ｈ）はパルス整形回路のタイミングチャー
トである。

【０００４】（ａ）と（ｃ）は基本的なパルス整形回路
のブロック図で、（ａ）はパルス幅の狭い入力信号を広
いパルス幅で出力して、（ｃ）は広いパルス幅の入力信
号を狭いパルス幅で出力するパルス整形回路である、
（ｂ）と（ｄ）はそのタイミングチャートである。
（ａ）のオア・ゲート１０の２つの入力の１つはパルス
を直接入力するよう接続して、一方はパルスを遅延回路
２０を経由して入力するよう接続してオア・ゲート１０
でパルスを積分した出力を得る。入力パルス幅が狭い場
合は有効であるが狭すぎるとオア・ゲート１０を通過し
た時点でパルスが割れる、入力パルス幅が広い場合は、
次のパルスとつながってしまいパルス整形が出来なく、
入力するパルス幅の影響をうける。

【０００５】（ｃ）のアンド・ゲート４０の１つの入力
はインバータ５でこれにパルスを直接入力するよう接続
して、一方はパルスを遅延回路３０を経由して入力する
よう接続してアンド・ゲート４０でパルスを微分した出
力を得る。狭いパルスが入力した場合はパルスを広くす
ることができなく、入力するパルス幅の影響を受ける。

【０００６】（ｅ）は（ａ）と（ｃ）を組み合わせたパ
ルス整形回路で、（ｆ）は（ｅ）のパルス整形回路のタ
イミングチャートである。パルス整形回路に入力するパ
ルス（ｐｉ）の影響を受けにくくするための積分回路で
パルス幅を広げ、次段の微分回路で必要とするパルス幅
を生成する。入力パルス幅が狭い場合は有効であるが狭
すぎるとオア・ゲート１１を通過した時点でパルスが割
れる、入力パルス幅が広い場合は、次のパルスとつなが
ってしまいパルス整形が出来なく、入力するパルス幅の
影響をうける。

【０００７】（ｇ）は（ｃ）と（ａ）を組み合わせたパ
ルス整形回路で、（ｈ）は（ｇ）のパルス整形回路のタ
イミングチャートである。パルス整形回路に入力するパ
ルス幅（ｐｉ）の影響を受けにくくするための微分回路
でパルス幅を狭め、次段の積分回路で必要とするパルス
幅を生成する。この方式は微分回路で生成されるパルス
幅（Ｂ）に影響されるため、微分回路で生成されたパル
ス幅が狭すぎると次段のオア・ゲートの積分回路を通過
した時点でパルスが割れパルス幅生成ができない。

【０００８】

【発明が解決しようとする課題】従来から多段回路を通
過したパルスの幅は、各素子のバラツキによりは広がっ
たり狭まったりして一定しない。このことは高速動作回
路を実現するに当たって、重要な問題となる。例えば、
パルス幅が広がるとパルス間隔が広がり高速で動作出来
ない、パルス幅が狭いとパルスが減衰して、次段以降で
の回路を通過できないという課題が発生した。入力パル
ス幅に依存しないで任意のパルス幅の生成を行うパルス
整形回路が必要である。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明のパルス整形回路は入力パルス幅に依存しな
いで任意のパルス幅の生成を行うために、パルス整形回
路はパルス幅の影響を受けにくくするためのパルス微分
回路とデイ・フリップフロップ（以下Ｄ・Ｆ／Ｆ称す
る）とリセットーセット・フリップフロップ（以下Ｒ−
Ｓ・Ｆ／Ｆ称する）と遅延回路とオア・ゲートを組み合
わせて、前段の回路素子のバラツキで入力パルス幅が狭
い場合でも、広い場合でも必要とするパルス幅を生成す
る手段を設けた。

【００１０】

【実施例】図１は一実施例の（Ａ）はパルス整形回路の
ブロック図で、（Ｂ）は入力パルス幅が狭いときのタイ
ミングチャートで、（Ｃ）は入力パルス幅が広いときの
タイミングチャートである。任意の幅のパルス（ｐｉ）
を２分岐してアンド・ゲート４３と接続したインバータ
８にパルスを入力するよう接続して、一方はパルスを遅
延回路３３を経由して入力するよう接続して、アンド・
ゲート４３でパルスを微分した出力を得る。その出力さ
れたパルスを２分岐して、一方はＤ・Ｆ／Ｆ５０のセッ
ト端子（Ｓ）に入力するよう接続する、もう一方は遅延
回路３４を通してクロック端子（ＣＫ）に入力するよう
接続する。Ｄ・Ｆ／Ｆ５０のＤ端子はロウ・レベル固定
データを入力しておく、Ｄ・Ｆ／Ｆ５０のリセット端子
（Ｒ）にＤ・Ｆ／Ｆ５０を初期化するためのリセット信
号を接続した。

【００１１】変動したパルス幅の影響を受けにくくする
ため、パルス微分回路よってさらに狭める。この狭めら
れたパルスによって一方はＤ・Ｆ／Ｆ５０のセット端子
（Ｓ）に入力され、パルスのリーディングエッジを決め
る、もう一方は必要とする出力パルス幅分の遅延量をも
った経路を通して、Ｄ・Ｆ／Ｆ５０のクロック端子（Ｃ
Ｋ）に入力される。このときＤ・Ｆ／Ｆ５０のＤ入力が
ローレベル固定であるから、Ｄ・Ｆ／Ｆ５０の出力はロ
ーレベル出力となって、パルスのトレーリングエッジが
決まり、必要とした出力のパルス幅（ｔｄ）が得られ
る。

【００１２】図２は変形一実施例の（Ａ）はパルス整形
回路のブロック図で、（Ｂ）は入力パルス幅が狭いとき
のタイミングチャートで、（Ｃ）は入力パルス幅が広い
ときのタイミングチャートである。任意の幅のパルス
（ｐｉ）を２分岐してアンド・ゲート４４の１つの入力
はインバータ９にパルスを入力するよう接続して、一方
はパルスを遅延回路３５を経由して入力するよう接続し
てアンド・ゲート４４でパルスを微分した出力を得る。
アンド・ゲート４４でパルスを微分した出力をリセット
優先Ｒ−Ｓ・Ｆ／Ｆ５１を設けた、Ｒ−Ｓ・Ｆ／Ｆ５１
のセット端子（Ｓ）に入力するよう接続して、リセット
端子（Ｒ）にはアンド・ゲート４４の微分したパルス出
力を遅延回路３６を通してオア・ゲート６０に接続し
て、オア・ゲート６０の出力をリセット端子（Ｒ）に入
力するよう接続した。オア・ゲート６０の一方の入力は
Ｒ−Ｓ・Ｆ／Ｆ５１を初期化するためのリセット信号を
接続した。Ｒ−Ｓ・Ｆ／Ｆ５１の出力パルス幅（ｔｄ）
は微分回路の出力パルスの立ち下がりから次のパルスの
立ち上がりまでの幅（ｔｅ）より小さいことが条件であ
る。

【００１３】図３は変形一実施例の（Ａ）はパルス整形
回路のブロック図で、（Ｂ）はタイミングチャートであ
る。リセット優先Ｒ−Ｓ・Ｆ／Ｆ５２を設け、入力パル
スは２分岐され一方はＲ−Ｓ・Ｆ／Ｆ５２のセット端子
（Ｓ）に入力するよう接続され、もう一方はオア・ゲー
ト６１と接続された遅延回路３７に入力するよう接続さ
れ、オア・ゲート６１の出力を入力するようＲ−Ｓ・Ｆ
／Ｆ５２のリセット端子（Ｒ）に接続した。オア・ゲー
ト６１の一方の入力はＲ−Ｓ・Ｆ／Ｆ５２を初期化する
ためのリセット信号を接続した。Ｒ−Ｓ・Ｆ／Ｆ５２の
出力パルス幅（ｔｄ）は入力パルスの立ち下がりから次
のパルスの立ち上がりまでの幅（ｔｅ）より小さいこと
が条件である。

【００１４】

【発明の効果】本発明は、以上の説明の通り構成されて
いるので、以下に掲載されるような効果を奏する。パル
ス整形回路の前段回路の素子のバラツキでパルス幅が広
がるか狭まるか判らないようなパルスに対して、必要と
するパルス幅の生成が容易に達成できた。

【図面の簡単な説明】

【図１】本発明の、図１は一実施例の（Ａ）はパルス整
形回路のブロック図で、（Ｂ）は入力パルス幅が狭いと
きのタイミングチャートで、（Ｃ）は入力パルス幅が広
いときのタイミングチャートである。

【図２】本発明の、図２は変形一実施例の（Ａ）はパル
ス整形回路のブロック図で、（Ｂ）は入力パルス幅が狭
いときのタイミングチャートで、（Ｃ）は入力パル幅が
広いときのタイミングチャートである。

【図３】本発明の、図３は変形一実施例の（Ａ）はパル
ス整形回路のブロック図で、（Ｂ）はタイミングチャー
トである。

【図４】従来技術の、図４は一実施例のパルス整形回路
のブロック図である。（ａ）はパルス積分回路、（ｂ）
はパルス積分回路のタイミングチャート、（ｃ）はパル
ス微分回路、（ｄ）はパルス微分回路のタイミングチャ
ート、（ｅ）は（ａ）と（ｃ）を組み合わせたパルス整
形回路、（ｆ）はパルス整形回路のタイミングチャー
ト、（ｇ）は（ｃ）と（ａ）を組み合わせたパルス整形
回路、（ｈ）はパルス整形回路のタイミングチャートで
ある。

【符号の説明】

５、６、７、８、９インバータ１０、１１、１２、６０、６１オア・ゲート２０、２１、２２、３０、３１、３２遅延回路３３、３４、３５、３６、３７遅延回路４０、４１、４２、４３、４４アンド・ゲート５０デイ・フリップフロップ（Ｄ・Ｆ／Ｆ）５１、５２リセットーセット・フリップフロップ（Ｒ
−Ｓ・Ｆ／Ｆ）

Claims

【特許請求の範囲】

【請求項１】任意の幅のパルス（ｐｉ）を入力するパ
ルス整形回路において、任意の幅のパルス（ｐｉ）を２分岐して一方はインバー
タ（８）と、他方は遅延回路（３３）を通して入力とす
るアンド・ゲート（４３）と、上記アンド・ゲート（４３）の出力を２分岐して、一方
はセット端子（Ｓ）に、他方は遅延回路（３４）を通し
てクロック端子（ＣＫ）に接続し、データ端子（Ｄ）に
はロウ・レベル固定データを、リセット端子（Ｒ）には
リセット信号を入力し、出力端子（Ｑ）よりパルス信号
を出力するデイ・フリップフロップ（５０）と、を具備することを特徴としたパルス整形回路。
【請求項２】任意の幅のパルス（ｐｉ）を入力するパ
ルス整形回路において、任意の幅のパルス（ｐｉ）を２分岐して一方はインバー
タ（９）と、他方は遅延回路（３５）を通して入力とす
るアンド・ゲート（４４）と、上記アンド・ゲート（４４）の出力を２分岐して、一方
はセット端子（Ｓ）と、他方は遅延回路（３６）を通し
て入力するオア・ゲート（６０）と、オア・ゲート（６
０）の他方はリセット信号を入力し、オア・ゲート（６
０）の出力をリセット端子（Ｒ）に入力し、出力端子
（Ｑ）よりパルス信号を出力するリセットーセット・フ
リップフロップ（５１）と、を具備することを特徴としたパルス整形回路。
【請求項３】任意の幅のパルス（ｐｉ）を入力するパ
ルス整形回路において、任意の幅のパルス（ｐｉ）を２分岐して一方はセット端
子（Ｓ）と、他方は遅延回路（３７）を通して入力する
オア・ゲート（６１）と、オア・ゲート（６１）の他方
はリセット信号を入力し、オア・ゲート（６１）の出力
をリセット端子（Ｒ）に入力し、出力端子（Ｑ）よりパ
ルス信号を出力するリセットーセット・フリップフロッ
プ（５２）と、を具備することを特徴としたパルス整形回路。