JPH08236611A - 半導体装置の素子分離方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は半導体装置の素子分離領域形成の
際、バーズビークの形成がなく、活性領域を最大に確保
する半導体装置の素子分離方法を提供する。 【解決手段】 第１熱酸化膜１２及び窒化膜１３が順次
形成され、写真食刻工程により窒化膜１３をパターン化
して、そのパターンで下部の第１酸化膜１２及びシリコ
ン基板１１を所定深さに食刻する。そして、露出された
部分を酸化して第２酸化膜１５を形成し、窒化膜１３の
ない部分を第２フォトレジスト膜１６で埋め立て、この
第２フォトレジスト膜１６をマスクとして、シリコン窒
化膜１３と、第１熱酸化膜１２及び第２熱酸化膜１５を
食刻した後、第２フォトレジスト膜１６を除去する。次
いで、露出されたシリコン基板１１をエピタキシャル成
長させた後、形成される単結晶エピタキシャル成長層１
７及び第２酸化膜１５上部に絶縁膜１８を形成し、絶縁
膜１８を単結晶エピタキシャル成長層１７が露出される
まで研磨して半導体装置の素子分離領域１９を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の素子分
離方法に関し、特に半導体素子の活性領域を最大化する
ことのできる半導体装置の素子分離方法に関する。

【０００２】

【従来の技術】Ｄ−ＲＡＭ、Ｓ−ＲＡＭのような記憶素
子での半導体素子の製造において、素子分離方法は選択
的酸化法によって達成された。図１は従来の局部的な酸
化法である素子分離方法（以下、ロコス「ＬＯＣＯＳ」
工程という）により形成された周辺の活性領域を含むフ
ィールド酸化膜の部分断面図である。上記ロコス工程は
次の通りである。図１に示すように、先ず、熱酸化によ
りシリコンの半導体層２の上に熱酸化膜２が形成され
る。その後、形成された酸化膜２の上にシリコン窒化膜
３が形成される。その後、フォトレジスト（図示せず）
がシリコン窒化膜の上に塗布され、塗布されたフォトレ
ジスト膜の素子分離領域になる所定部分は露光と現像工
程を通じてパターン化される。フォトレジスト膜が除去
され露出された窒化膜は窒化膜だけを選択的に食刻する
溶液により除去される。この際、パターン化されたフォ
トレジスト膜は上記窒化膜の食刻に対してマスクの役割
をする。その後、パターン化されたフォトレジスト膜は
ストリップ溶液（ｓｔｒｉｐｐｉｎｇ ｓｏｌｕｔｉｏ
ｎ）により除去される。次いで、露出された酸化膜領域
にチャンネルストッパー領域を形成するために不純物を
イオン注入する。その後、約１０００℃で２乃至４時間
湿式酸化により酸化膜はマスキング用窒化膜がないとこ
ろで熱に成長される。上記熱成長工程の結果として、図
１に示すようなフィールド酸化膜４が形成される。

【０００３】

【発明が解決しようとする課題】しかし、フィールド酸
化膜が上記のような従来のロコス工程により形成される
とき、酸化物は窒化膜の縁から側面に拡散される。この
ような側面拡散は成長した酸化膜が窒化膜の縁を持ち上
げる原因になる。窒化膜の縁での酸化膜の形態はゆるや
かに細くなる楔状の酸化膜であり、パッド酸化膜で融合
されるため、それはバーズビーク（ｂｉｒｄ’ｓ ｂｅ
ａｋ）といわれる。バーズビークは素子の活性領域への
側面延長であるため活性領域を減少させるという問題点
がある。

【０００４】

【課題を解決するための手段】従って、本発明は半導体
装置の素子分離領域形成の際、バーズビークの形成がな
く活性領域を最大に確保する半導体装置の素子分離方法
を提供することを目的とする。上記した本発明の目的を
達成するために本発明は、（Ａ）シリコンの半導体基板
上に第１酸化膜と窒化膜とを順次形成する段階； （Ｂ）窒化膜上の素子分離用フィールド酸化膜を形成し
ない部分に第１フォトレジスト膜パターンを形成する段
階； （Ｃ）フォトレジスト膜のない露出された窒化膜とその
下のシリコン層を所定深さで食刻する段階； （Ｄ）上記第１フォトレジスト膜を除去する段階； （Ｅ）食刻された基板上で第２酸化膜を成長させ、成長
した第２酸化膜の側壁がパターン化された窒化膜および
第１酸化膜の端部から所定距離だけ外側に成長するまで
Ｄ段階を経たウェーハを酸化させる段階； （Ｆ）Ｅ段階を経た構造上の窒化膜のない部分に第２フ
ォトレジスト膜を形成し、その高さが窒化膜表面と同一
高さになるように平坦化させる段階； （Ｇ）異方性食刻法により窒化膜、第１酸化膜及び第１
酸化膜下部の垂直下部方向に位置した第２酸化膜の部分
を食刻する段階； （Ｈ）第２フォトレジスト膜を除去する段階； （Ｉ）Ｇ段階でのシリコン基板の露出された部分をエピ
タキシャル成長させる段階； （Ｊ）Ｉ段階を経た構造の上に絶縁層を形成する段階； （Ｋ）エピタキシャル成長層が露出されるまで絶縁層を
研磨する段階を含む半導体装置の素子分離方法を提供す
る。

【０００５】

【発明の実施の形態】以下、添付図面を参照して本発明
を詳細に説明する。図２の（Ａ）乃至（Ｆ）は本発明の
一実施形態による素子分離方法を説明するための図面で
ある。先ず、シリコン基板１１上に約１００乃至３００
Å厚さの第１酸化膜１２を形成する。そして、上記第１
酸化膜１２の上部に約１，０００乃至２，０００Å厚さ
のシリコン窒化膜１３を形成する。次に、上記窒化膜上
部に素子分離予定領域を除いた部分が露出されるように
露光と食刻工程を通じて第１フォトレジストパターン
（図示せず）を形成する。上記フォトレジストパターン
化の結果として、第１フォトレジストパターンは素子分
離のためのフィールド酸化膜が形成されないシリコン窒
化膜１３の上に形成される。図２の（Ａ）に示すよう
に、フォトレジストパターンがその上に存在しない部分
は食刻されて除去され、その下部層の酸化膜とシリコン
層は所定の深さまで食刻される。上記食刻工程の結果と
して突出部１４がマスキング領域に形成される。上記段
階で食刻された突出部１４の厚さは０．５乃至１．２μ
ｍの範囲を有する。その後、上記第１フォトレジストパ
ターンを通常の方法によって除去する。

【０００６】次に、図２の（Ｂ）に示すように、上記段
階で経たウェーハは現段階での酸化により露出されたシ
リコン基板１１の側壁から成長された第２酸化膜１５が
パターン化された窒化膜１３および第１酸化膜１２の端
部から所定距離外側に達するまで熱酸化される。上記熱
酸化段階で成長された第２酸化膜１５の厚さは３，００
０乃至８，０００Å厚さの範囲を有する。次に、図２の
（Ｃ）に示すように、上記熱酸化段階を経た構造上の窒
化膜のない部分に第２感光膜１６を埋め立て、窒化膜１
３と同一高さで平坦化させる。

【０００７】その後、図２の（Ｄ）に示すように、窒化
膜１３及び第１酸化膜１２と第１酸化膜１２下部の垂直
下方に位置する第２酸化膜１５の部分とを異方性エッチ
ングによって除去する。そして、上記フォトレジスト膜
１６を通常の方法で除去する。

【０００８】次に、図２の（Ｅ）に示すように、上記段
階でシリコン基板１１露出部分をエピタキシャル成長さ
せ所定厚さの単結晶エピタキシャルシリコン層１７を形
成する。上記単結晶エピタキシャルシリコン層１７は後
続工程で製造される半導体素子で活性領域として作用す
る。次いで、単結晶エピタキシャルシリコン層１７及び
残存する第２酸化膜１５の上部に約３，０００乃至１
０，０００Å厚さの絶縁層、例えば、ＴＥＯＳ（４エチ
ルオルソシリケート）酸化膜１８を形成する。上記絶縁
層１８は前段階の工程であるシリコン食刻段階により高
さの差を有する。

【０００９】そして、図２の（Ｆ）に示すように、上記
絶縁層１８は単結晶エピタキシャル成長層１７が完全に
露出されるまで公知の化学的機械的研磨（ＣＭＰ：ｃｈ
ｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉ
ｎｇ）方法により研磨して平坦にする。結果的に、絶縁
層１８と第２酸化膜１５とで構成された素子分離用フィ
ールド酸化膜領域１９が形成される。

【００１０】

【発明の効果】このように、本発明の半導体素子の分離
方法によれば、従来の分離方法に比べてバーズビークの
生成を減少することができる。従って、本発明は充分な
半導体素子の活性領域を確保することができる。上記の
方法は本発明の好ましい一実施例であって、本発明は、
上記した実施例に限定されるものではなく、本発明の特
許請求の範囲を逸脱しない範囲で実施することができ
る。

【図面の簡単な説明】

【図１】従来の技術によって素子分離された半導体素子
を示す断面図である。

【図２】（Ａ）乃至（Ｆ）は本発明の一実施例に係る半
導体装置の素子分離方法を説明するための図面である。

【符号の説明】

１１ シリコン基板 １２ 第１酸化膜 １３ 窒化膜 １４ 突出部 １５ 第２酸化膜 １６ 第２フォトレジスト膜 １７ 単結晶エピタキシャルシリコン層 １８ ＴＥＯＳ酸化膜 １９ 素子分離領域

Claims (9)

【特許請求の範囲】
1. 【請求項１】 （Ａ）シリコンの半導体基板上に第１酸
   化膜と窒化膜とを順次形成する段階； （Ｂ）窒化膜上の素子分離用フィールド酸化膜を形成し
   ない部分に第１フォトレジスト膜パターンを形成する段
   階； （Ｃ）フォトレジスト膜のない露出された窒化膜とその
   下のシリコン層を所定深さで食刻する段階； （Ｄ）上記第１フォトレジスト膜を除去する段階； （Ｅ）食刻された基板上で第２酸化膜を成長させ、成長
   した第２酸化膜の側壁がパターン化された窒化膜および
   第１酸化膜の端部から所定距離だけ外側に成長するまで
   Ｄ段階を経たウェーハを酸化させる段階； （Ｆ）Ｅ段階を経た構造上の窒化膜のない部分に第２フ
   ォトレジスト膜を形成し、その高さが窒化膜表面と同一
   高さになるように平坦化させる段階； （Ｇ）異方性食刻法により窒化膜、第１酸化膜及び第１
   酸化膜下部の垂直下部方向に位置した第２酸化膜の部分
   を食刻する段階； （Ｈ）第２フォトレジスト膜を除去する段階； （Ｉ）Ｇ段階でのシリコン基板の露出された部分をエピ
   タキシャル成長させる段階； （Ｊ）Ｉ段階を経た構造の上に絶縁層を形成する段階； （Ｋ）エピタキシャル成長層が露出されるまで絶縁層を
   研磨する段階を含むことを特徴とする半導体装置の素子
   分離方法。
2. 【請求項２】 上記（Ｃ）段階でのシリコン基板の食刻
   深さは０．５乃至１．２μｍであることを特徴とする請
   求項１記載の半導体装置の素子分離方法。
3. 【請求項３】 上記（Ｃ）段階でのシリコン窒化膜、酸
   化膜及びシリコン基板の食刻は異方性食刻であることを
   特徴とする半導体装置の素子分離方法。
4. 【請求項４】 上記（Ｇ）段階でのシリコン窒化膜、第
   １酸化膜、第２酸化膜の食刻は異方性食刻であることを
   特徴とする半導体装置の素子分離方法。
5. 【請求項５】 上記第２酸化膜の厚さは３，０００乃至
   ８，０００Åであることを特徴とする請求項１記載の半
   導体装置の素子分離方法。
6. 【請求項６】 上記（Ｆ）段階での第２フォトレジスト
   膜の高さはシリコン窒化膜の高さと同一か、又は低いこ
   とを特徴とする請求項１記載の半導体装置の素子分離方
   法。
7. 【請求項７】 成長されたエピタキシャル層の高さは第
   ２酸化膜の高さと同一であることを特徴とする請求項１
   記載の半導体装置の素子分離方法。
8. 【請求項８】 上記（Ｊ）段階での絶縁層の厚さは３，
   ０００乃至１０，０００Åであることを特徴とする請求
   項１記載の半導体装置の素子分離方法。
9. 【請求項９】 上記（Ｊ）段階での絶縁層はＴＥＯＳで
   あることを特徴とする請求項１記載の半導体装置の素子
   分離方法。