JPH05304143A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPH05304143A JPH05304143A JP11021692A JP11021692A JPH05304143A JP H05304143 A JPH05304143 A JP H05304143A JP 11021692 A JP11021692 A JP 11021692A JP 11021692 A JP11021692 A JP 11021692A JP H05304143 A JPH05304143 A JP H05304143A
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- film
- isolation region
- silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【構成】 シリコン基板１上にシリコン酸化膜２、ポリ
シリコン膜３及びシリコン窒化膜４を形成し、パターニ
ング後、素子分離領域７となる部分のシリコン窒化膜４
を除去する。次に全面にシリコン酸化膜５を堆積し、エ
ッチバックにより、サイドウォール６を形成する。次
に、シリコン窒化膜４及びサイドウォール６をマスクと
して、シリコン基板１の表面から７００〜８００Åの深
さまでエッチングする。その後、サイドウォール６を除
去し、酸化により素子分離領域７を形成する。 【効果】 素子分離領域となるロコス酸化膜の膜厚を十
分確保でき、かつ、基板の深さ方向にも実効的な素子分
離距離を確保できる。
シリコン膜３及びシリコン窒化膜４を形成し、パターニ
ング後、素子分離領域７となる部分のシリコン窒化膜４
を除去する。次に全面にシリコン酸化膜５を堆積し、エ
ッチバックにより、サイドウォール６を形成する。次
に、シリコン窒化膜４及びサイドウォール６をマスクと
して、シリコン基板１の表面から７００〜８００Åの深
さまでエッチングする。その後、サイドウォール６を除
去し、酸化により素子分離領域７を形成する。 【効果】 素子分離領域となるロコス酸化膜の膜厚を十
分確保でき、かつ、基板の深さ方向にも実効的な素子分
離距離を確保できる。
Description
【０００１】
【産業上の利用分野】本発明は素子分離領域の形成方法
に関するものである。
に関するものである。
【０００２】
【従来の技術】大容量の超ＬＳＩを開発するには、限ら
れたチップ面積内での集積度の高い集積回路を開発する
ことが必要となり、トランジスタの微細化、素子分離領
域の微細化が要求される。
れたチップ面積内での集積度の高い集積回路を開発する
ことが必要となり、トランジスタの微細化、素子分離領
域の微細化が要求される。
【０００３】通常、素子分離領域の形成には、選択酸化
法と呼ばれる方法が用いられる。この方法は、シリコン
基板にシリコン窒化膜を形成し、フォトリソグラフィ工
程によりパターニングし、素子分離領域となる部分のシ
リコン窒化膜を除去し、露出したシリコン基板表面を選
択的に酸化して、素子分離領域を形成する方法である。
法と呼ばれる方法が用いられる。この方法は、シリコン
基板にシリコン窒化膜を形成し、フォトリソグラフィ工
程によりパターニングし、素子分離領域となる部分のシ
リコン窒化膜を除去し、露出したシリコン基板表面を選
択的に酸化して、素子分離領域を形成する方法である。
【０００４】
【発明が解決しようとする課題】しかし、従来の技術を
用いた場合、素子分離領域の縮小に関して、以下の点が
問題となる。
用いた場合、素子分離領域の縮小に関して、以下の点が
問題となる。
【０００５】まず、選択酸化時に、開口部周辺のシリコ
ン窒化膜との界面のシリコン基板が酸化され、バーズビ
ークと呼ばれるシリコン酸化膜が広がり、マスクサイズ
より素子領域が狭くなり、集積回路の微細化が困難にな
る。
ン窒化膜との界面のシリコン基板が酸化され、バーズビ
ークと呼ばれるシリコン酸化膜が広がり、マスクサイズ
より素子領域が狭くなり、集積回路の微細化が困難にな
る。
【０００６】また、バーズビークを抑制する技術とし
て、シリコン窒化膜の横にサイドウォールを形成する方
法、基板上にシリコン酸化膜、ポリシリコン膜及びシリ
コン窒化膜を順に形成し、シリコン窒化膜を開口し、選
択酸化を行うポリロコス法などがある。
て、シリコン窒化膜の横にサイドウォールを形成する方
法、基板上にシリコン酸化膜、ポリシリコン膜及びシリ
コン窒化膜を順に形成し、シリコン窒化膜を開口し、選
択酸化を行うポリロコス法などがある。
【０００７】サイドウォールを形成する方法において
は、パターンの微細化に伴い選択酸化膜の開口幅が小さ
くなり、ロコス膜厚が、広い開口部の場合に比べ薄くな
るという問題が生じ、フィールドのしきい値電圧が下が
る等の問題が生じる。また、ポリロコス法においては、
ロコス膜厚は、微細なパターンにおいても確保される
が、上面のポリシリコン膜が酸化された後に基板が酸化
されるため、基板における酸化が少なくなり、実効的な
分離距離が短くなるため、分離耐圧が下がるという問題
が生じる。
は、パターンの微細化に伴い選択酸化膜の開口幅が小さ
くなり、ロコス膜厚が、広い開口部の場合に比べ薄くな
るという問題が生じ、フィールドのしきい値電圧が下が
る等の問題が生じる。また、ポリロコス法においては、
ロコス膜厚は、微細なパターンにおいても確保される
が、上面のポリシリコン膜が酸化された後に基板が酸化
されるため、基板における酸化が少なくなり、実効的な
分離距離が短くなるため、分離耐圧が下がるという問題
が生じる。
【０００８】本発明は、十分のロコス酸化膜が成長した
素子分離領域を形成する方法を提供することを目的とす
る。
素子分離領域を形成する方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明の素子分離領域の
形成方法は、シリコン基板上に第１の酸化膜、ポリシリ
コン膜及び窒化膜を順に形成する工程と、パターニング
及びエッチングにより素子分離領域となる部分の前記窒
化膜を除去し、前記ポリシリコン膜表面を露出させ、開
口部を形成する工程と、全面に第２の酸化膜を形成し、
エッチバックにより前記開口部の側壁にサイドウォール
を形成する工程と、前記サイドウォールをマスクとし
て、前記ポリシリコン膜及び第１の酸化膜を除去し、所
定の深さまで前記シリコン基板をエッチングする工程
と、前記サイドウォールを除去した後、酸化を行い、素
子分離領域を形成する工程とを有することを特徴とする
ものである。
形成方法は、シリコン基板上に第１の酸化膜、ポリシリ
コン膜及び窒化膜を順に形成する工程と、パターニング
及びエッチングにより素子分離領域となる部分の前記窒
化膜を除去し、前記ポリシリコン膜表面を露出させ、開
口部を形成する工程と、全面に第２の酸化膜を形成し、
エッチバックにより前記開口部の側壁にサイドウォール
を形成する工程と、前記サイドウォールをマスクとし
て、前記ポリシリコン膜及び第１の酸化膜を除去し、所
定の深さまで前記シリコン基板をエッチングする工程
と、前記サイドウォールを除去した後、酸化を行い、素
子分離領域を形成する工程とを有することを特徴とする
ものである。
【００１０】
【作用】上記発明を用いることにより、シリコン基板表
面から十分な深さまでシリコン酸化膜が形成され、かつ
従来よりバーズビークが抑制された素子分離領域が形成
される。
面から十分な深さまでシリコン酸化膜が形成され、かつ
従来よりバーズビークが抑制された素子分離領域が形成
される。
【００１１】
【実施例】以下に、一実施例に基づいて本発明を詳細に
説明する。図１は、本発明の一実施例の製造工程図であ
る。
説明する。図１は、本発明の一実施例の製造工程図であ
る。
【００１２】まず、シリコン基板１上に、酸化防止膜と
してシリコン酸化膜２を膜厚約１００Åに、ポリシリコ
ン膜３を膜厚３００〜９００Åに、及びシリコン窒化膜
４を膜厚１２００〜１６００Åに順に形成し、次にフォ
トリソグラフィ工程により素子分離領域となる部分のパ
ターニングを行う（図１（ａ））。
してシリコン酸化膜２を膜厚約１００Åに、ポリシリコ
ン膜３を膜厚３００〜９００Åに、及びシリコン窒化膜
４を膜厚１２００〜１６００Åに順に形成し、次にフォ
トリソグラフィ工程により素子分離領域となる部分のパ
ターニングを行う（図１（ａ））。
【００１３】次に、プラズマエッチング等により、素子
分離領域となる部分のシリコン窒化膜４を除去し、ポリ
シリコン膜３表面を露出させ、開口部を形成する。次
に、リソグラフィ工程により形成されたパターン８を除
去した後、全面にＣＶＤ法によりシリコン酸化膜５を形
成し（図１（ｂ））、ＲＩＥ法を用いてエッチバックを
行うことにより、開口部側面に膜厚約１０００Åのサイ
ドウォール６を形成する（図１（ｃ））。
分離領域となる部分のシリコン窒化膜４を除去し、ポリ
シリコン膜３表面を露出させ、開口部を形成する。次
に、リソグラフィ工程により形成されたパターン８を除
去した後、全面にＣＶＤ法によりシリコン酸化膜５を形
成し（図１（ｂ））、ＲＩＥ法を用いてエッチバックを
行うことにより、開口部側面に膜厚約１０００Åのサイ
ドウォール６を形成する（図１（ｃ））。
【００１４】次に、シリコン窒化膜４及びサイドウォー
ル６をマスクとして、ポリシリコン膜３及びシリコン酸
化膜２を除去し、シリコン基板１の表面から深さ７００
〜８００Åまでエッチングする（図１（ｄ））。
ル６をマスクとして、ポリシリコン膜３及びシリコン酸
化膜２を除去し、シリコン基板１の表面から深さ７００
〜８００Åまでエッチングする（図１（ｄ））。
【００１５】次に、サイドウォール６を希ＨＦ溶液で除
去し（図１（ｅ））、ウェット雰囲気中で酸化を行い、
素子分離領域７を形成する（図１（ｆ））。
去し（図１（ｅ））、ウェット雰囲気中で酸化を行い、
素子分離領域７を形成する（図１（ｆ））。
【００１６】次に、煮沸リン酸を用いて、シリコン窒化
膜４を、ＲＩＥ法を用いてポリシリコン膜３を除去し、
通常の工程に従って、トランジスタ等の半導体素子を形
成すれば、半導体集積回路が構成される。
膜４を、ＲＩＥ法を用いてポリシリコン膜３を除去し、
通常の工程に従って、トランジスタ等の半導体素子を形
成すれば、半導体集積回路が構成される。
【００１７】
【発明の効果】以上、詳細に説明した様に、本発明を用
いることにより、予めシリコン基板をエッチングしてお
くため、ポリロコス法で問題となる基板の深さ方向に対
して実効的な素子分離距離を確保できる。また、サイド
ウォールを除去した後、酸化を行うので、従来よりもポ
リシリコン膜が露出されており、バーズビークを抑制
し、且つロコス酸化膜を十分に成長させることができ
る。
いることにより、予めシリコン基板をエッチングしてお
くため、ポリロコス法で問題となる基板の深さ方向に対
して実効的な素子分離距離を確保できる。また、サイド
ウォールを除去した後、酸化を行うので、従来よりもポ
リシリコン膜が露出されており、バーズビークを抑制
し、且つロコス酸化膜を十分に成長させることができ
る。
【図１】本発明の一実施例の形成工程図である。
１ シリコン基板 ２ シリコン酸化膜 ３ ポリシリコン ４ シリコン窒化膜 ５ シリコン酸化膜 ６ サイドウォール ７ 素子分離領域 ８ パターン
Claims (1)
- 【請求項１】 シリコン基板上に第１の酸化膜、ポリシ
リコン膜及び窒化膜を順に形成する工程と、 パターニング及びエッチングにより素子分離領域となる
部分の前記窒化膜を除去し、前記ポリシリコン膜表面を
露出させ、開口部を形成する工程と、 全面に第２の酸化膜を形成し、エッチバックにより前記
開口部の側壁にサイドウォールを形成する工程と、 前記サイドウォールをマスクとして、前記ポリシリコン
膜及び第１の酸化膜を除去し、所定の深さまで前記基板
をエッチングする工程と、 前記サイドウォールを除去した後、酸化を行い、素子分
離領域を形成する工程とを有することを特徴とする、素
子分離領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11021692A JPH05304143A (ja) | 1992-04-28 | 1992-04-28 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11021692A JPH05304143A (ja) | 1992-04-28 | 1992-04-28 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05304143A true JPH05304143A (ja) | 1993-11-16 |
Family
ID=14530018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11021692A Pending JPH05304143A (ja) | 1992-04-28 | 1992-04-28 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05304143A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053411A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| KR100337073B1 (ko) * | 1994-10-04 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체소자간의격리방법 |
| KR100364124B1 (ko) * | 1995-12-22 | 2003-02-11 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막제조방법 |
| KR20030051001A (ko) * | 2001-12-20 | 2003-06-25 | 동부전자 주식회사 | 반도체 소자의 소자 분리막 형성방법 |
-
1992
- 1992-04-28 JP JP11021692A patent/JPH05304143A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337073B1 (ko) * | 1994-10-04 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체소자간의격리방법 |
| KR970053411A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| KR100364124B1 (ko) * | 1995-12-22 | 2003-02-11 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막제조방법 |
| KR20030051001A (ko) * | 2001-12-20 | 2003-06-25 | 동부전자 주식회사 | 반도체 소자의 소자 분리막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470783A (en) | Method for integrated circuit device isolation | |
| US5776821A (en) | Method for forming a reduced width gate electrode | |
| EP0736897A2 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| JPH0216574B2 (ja) | ||
| US11961740B2 (en) | Manufacturing method for integrating gate dielectric layers of different thicknesses | |
| JPH05304143A (ja) | 素子分離領域の形成方法 | |
| JPH05102292A (ja) | アイソプレーナ分離型活性領域の製造方法 | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| KR100197661B1 (ko) | 반도체 소자의 소자분리 절연막 형성방법 | |
| KR100216262B1 (ko) | 반도체장치의 소자분리방법 | |
| JPH05129282A (ja) | 半導体装置およびその製造方法 | |
| JP2001102570A (ja) | 半導体トランジスタ及びその製造方法 | |
| CN118486644A (zh) | 改善边界侧掏缺陷的方法 | |
| JPH09330923A (ja) | 半導体装置の素子分離膜形成方法 | |
| JPH05218193A (ja) | 半導体装置の製造方法 | |
| JP2001196463A (ja) | 半導体装置の製造方法 | |
| KR19990013335A (ko) | 반도체 소자와 반도체 소자 제조 방법 | |
| JPH08236608A (ja) | 半導体装置の製造方法 | |
| KR19990075025A (ko) | 반도체장치의 소자 격리 방법 | |
| KR19990057378A (ko) | 반도체소자의 소자분리막 형성방법 |