JPH08236632A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08236632A JPH08236632A JP7037965A JP3796595A JPH08236632A JP H08236632 A JPH08236632 A JP H08236632A JP 7037965 A JP7037965 A JP 7037965A JP 3796595 A JP3796595 A JP 3796595A JP H08236632 A JPH08236632 A JP H08236632A
- Authority
- JP
- Japan
- Prior art keywords
- laser light
- spare
- semiconductor device
- cell
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【構成】 半導体メモリの冗長回路のスペアセルを選択
する際には、アモルファス・シリコンから成るヒューズ
素子に紫外線レーザ光をスポット照射する。 【効果】 隣接回路のショートを生じることなく、半導
体メモリ全体の面積を削減することができる。
する際には、アモルファス・シリコンから成るヒューズ
素子に紫外線レーザ光をスポット照射する。 【効果】 隣接回路のショートを生じることなく、半導
体メモリ全体の面積を削減することができる。
Description
【０００１】
【産業上の利用分野】本発明は、冗長回路が設けられた
半導体装置に関する。
半導体装置に関する。
【０００２】
【従来の技術】格子状いわゆるマトリクス状のメモリ、
即ちメモリアレイから成る半導体メモリにおいては、現
在、大容量化の傾向にある。半導体メモリが大容量化し
ていくにつれて、不良ビットを１ビットも含まないメモ
リアレイを製造することは困難になってきている。この
問題を解決するためにＥＣＣ（Error Checking and Cor
rection）回路を用いることも研究されているが、速度
等の面で十分ではなく、現在、実用的には、複数の冗長
なセルを備える行や列を数本加えて、不良セルを含む行
や列を入れ替える冗長回路技術が用いられている。
即ちメモリアレイから成る半導体メモリにおいては、現
在、大容量化の傾向にある。半導体メモリが大容量化し
ていくにつれて、不良ビットを１ビットも含まないメモ
リアレイを製造することは困難になってきている。この
問題を解決するためにＥＣＣ（Error Checking and Cor
rection）回路を用いることも研究されているが、速度
等の面で十分ではなく、現在、実用的には、複数の冗長
なセルを備える行や列を数本加えて、不良セルを含む行
や列を入れ替える冗長回路技術が用いられている。
【０００３】従来、半導体装置いわゆる半導体メモリ
は、複数のセルがマトリクス状に配置された正規のメモ
リアレイ、及びこのメモリアレイのセルへのアドレス信
号をデコードするための正規のデコード部等を備える。
は、複数のセルがマトリクス状に配置された正規のメモ
リアレイ、及びこのメモリアレイのセルへのアドレス信
号をデコードするための正規のデコード部等を備える。
【０００４】この正規のメモリアレイに対する読み出し
又は書き込みが行われる際には、アドレス信号が正規の
デコード部に入力されてデコード処理された後に、正規
のメモリアレイ内の１行が選択される。
又は書き込みが行われる際には、アドレス信号が正規の
デコード部に入力されてデコード処理された後に、正規
のメモリアレイ内の１行が選択される。
【０００５】また、半導体メモリに設けられる冗長回路
は、複数の代替セルいわゆるスペアセルを用いた冗長な
行（スペア行）から成るスペアセル部、このスペアセル
部内の各スペア行の選択動作を制御する複数の素子等か
ら成るスペアデコーダ、このスペアデコーダ内の複数の
素子に対応する負荷抵抗であるヒューズ素子を備えるヒ
ューズ部等により構成される。
は、複数の代替セルいわゆるスペアセルを用いた冗長な
行（スペア行）から成るスペアセル部、このスペアセル
部内の各スペア行の選択動作を制御する複数の素子等か
ら成るスペアデコーダ、このスペアデコーダ内の複数の
素子に対応する負荷抵抗であるヒューズ素子を備えるヒ
ューズ部等により構成される。
【０００６】この冗長回路が設けられた半導体メモリの
正規のメモリアレイ内のセルに不良があった場合、即ち
不良ビットがあった場合には、その不良のセルを含む行
に対応するアドレス信号に対して選択動作を行うよう
に、ヒューズ部のヒューズ素子を切断してスペアデコー
ダ内の素子を選択する、いわゆるスペアデコーダのプロ
グラミングを行う。これにより、正規のメモリアレイ内
の不良ビットを含む行の代わりにスペアセル部内のスペ
ア行が選択される。
正規のメモリアレイ内のセルに不良があった場合、即ち
不良ビットがあった場合には、その不良のセルを含む行
に対応するアドレス信号に対して選択動作を行うよう
に、ヒューズ部のヒューズ素子を切断してスペアデコー
ダ内の素子を選択する、いわゆるスペアデコーダのプロ
グラミングを行う。これにより、正規のメモリアレイ内
の不良ビットを含む行の代わりにスペアセル部内のスペ
ア行が選択される。
【０００７】ここで、上述した冗長回路のスペア行を選
択するためのスペアデコーダ内の素子及びヒューズ素子
から成るいわゆる選択用スイッチング素子の概略的な構
成を図５に示す。
択するためのスペアデコーダ内の素子及びヒューズ素子
から成るいわゆる選択用スイッチング素子の概略的な構
成を図５に示す。
【０００８】図５に示す選択用スイッチング素子は、主
に、微細な多結晶シリコンいわゆるポリシリコンの配線
をヒューズ素子２とし、チャネル幅が大きいドライバー
トランジスタＤ1と、チャネル幅が小さく、電源電圧３
からの電流が供給されて、オン状態時の抵抗いわゆるオ
ン抵抗の大きい接地用のトランジスタＭ1とから成る。
に、微細な多結晶シリコンいわゆるポリシリコンの配線
をヒューズ素子２とし、チャネル幅が大きいドライバー
トランジスタＤ1と、チャネル幅が小さく、電源電圧３
からの電流が供給されて、オン状態時の抵抗いわゆるオ
ン抵抗の大きい接地用のトランジスタＭ1とから成る。
【０００９】ここで、初期状態には、ドライバートラン
ジスタＤ1のゲート入力をＬｏｗ（０）に保ち、選択用
スイッチング素子の出力（Ｏｕｔ）がＨｉｇｈ（１）に
なるように、ヒューズ素子２の負荷抵抗値はトランジス
タＭ1のオン抵抗と比較して十分に低く調整されてい
る。即ち、ドライバートランジスタＤ1のゲート入力は
Ｌｏｗ（０）の状態にあるため、選択用スイッチング素
子の出力（Ｏｕｔ）には、ヒューズ素子２の抵抗値とト
ランジスタＭ1のオン抵抗とに分配された電圧が現れ
る。
ジスタＤ1のゲート入力をＬｏｗ（０）に保ち、選択用
スイッチング素子の出力（Ｏｕｔ）がＨｉｇｈ（１）に
なるように、ヒューズ素子２の負荷抵抗値はトランジス
タＭ1のオン抵抗と比較して十分に低く調整されてい
る。即ち、ドライバートランジスタＤ1のゲート入力は
Ｌｏｗ（０）の状態にあるため、選択用スイッチング素
子の出力（Ｏｕｔ）には、ヒューズ素子２の抵抗値とト
ランジスタＭ1のオン抵抗とに分配された電圧が現れ
る。
【００１０】また、この選択用スイッチング素子をプロ
グラミングして、不良セルに対応するスペアセルのスペ
ア行を選択する場合には、ドライバートランジスタＤ1
のゲート入力をＨｉｇｈ（１）、即ちオン状態にして、
ヒューズ素子２に電源電圧１から大電流密度の電流を流
し、その抵抗発熱でヒューズ素子２を溶断する。これに
より、選択用スイッチング素子の出力（Ｏｕｔ）はＬｏ
ｗ（０）にされて出力が切り換えられ、不良セルに対応
するスペアセルのスペア行が選択される。即ち、ポリシ
リコン薄膜から成る負荷抵抗をヒューズ素子として用
い、このヒューズを溶断して電源電圧１から選択用スイ
ッチング素子の出力（Ｏｕｔ）を完全に切り離し、上記
出力（Ｏｕｔ）をＬｏｗ（０）に変えることにより、ス
ペア行を選択するように切り換える。
グラミングして、不良セルに対応するスペアセルのスペ
ア行を選択する場合には、ドライバートランジスタＤ1
のゲート入力をＨｉｇｈ（１）、即ちオン状態にして、
ヒューズ素子２に電源電圧１から大電流密度の電流を流
し、その抵抗発熱でヒューズ素子２を溶断する。これに
より、選択用スイッチング素子の出力（Ｏｕｔ）はＬｏ
ｗ（０）にされて出力が切り換えられ、不良セルに対応
するスペアセルのスペア行が選択される。即ち、ポリシ
リコン薄膜から成る負荷抵抗をヒューズ素子として用
い、このヒューズを溶断して電源電圧１から選択用スイ
ッチング素子の出力（Ｏｕｔ）を完全に切り離し、上記
出力（Ｏｕｔ）をＬｏｗ（０）に変えることにより、ス
ペア行を選択するように切り換える。
【００１１】
【発明が解決しようとする課題】ところで、上述のよう
にスペア行を選択する場合において、ポリシリコン薄膜
から成るヒューズ素子の切断を行うときには、ポリシリ
コン薄膜は爆発的に切れるため、シリコンの飛散物が多
量に発生し、この飛散物によって隣接する回路にショー
トを生じさせる場合がある。
にスペア行を選択する場合において、ポリシリコン薄膜
から成るヒューズ素子の切断を行うときには、ポリシリ
コン薄膜は爆発的に切れるため、シリコンの飛散物が多
量に発生し、この飛散物によって隣接する回路にショー
トを生じさせる場合がある。
【００１２】また、シリコンの飛散物による回路のショ
ートを防止するために、ヒューズ素子２の間隔を十分に
大きく取る必要が生じ、冗長回路が設けられた半導体メ
モリの面積の増大をもたらす。
ートを防止するために、ヒューズ素子２の間隔を十分に
大きく取る必要が生じ、冗長回路が設けられた半導体メ
モリの面積の増大をもたらす。
【００１３】そこで、本発明は上述の実情に鑑み、隣接
回路のショートを生じさせることなく、また、半導体メ
モリの面積を削減することができる半導体装置を提供す
るものである。
回路のショートを生じさせることなく、また、半導体メ
モリの面積を削減することができる半導体装置を提供す
るものである。
【００１４】
【課題を解決するための手段】本発明に係る半導体装置
は、負荷抵抗はアモルファス・シリコン薄膜から成り、
代替セルを選択する際には、紫外線レーザ光を上記負荷
抵抗にスポット照射して上記負荷抵抗の抵抗値を低下さ
せることにより上述した課題を解決する。
は、負荷抵抗はアモルファス・シリコン薄膜から成り、
代替セルを選択する際には、紫外線レーザ光を上記負荷
抵抗にスポット照射して上記負荷抵抗の抵抗値を低下さ
せることにより上述した課題を解決する。
【００１５】ここで、上記抵抗素子はトランジスタであ
ることを特徴とする。
ることを特徴とする。
【００１６】
【作用】本発明においては、アモルファス・シリコン薄
膜から成る負荷抵抗に紫外線レーザ光をスポット照射し
てこの負荷抵抗の抵抗値を低下させることにより、代替
セルを選択して冗長回路を機能させることが可能とな
る。
膜から成る負荷抵抗に紫外線レーザ光をスポット照射し
てこの負荷抵抗の抵抗値を低下させることにより、代替
セルを選択して冗長回路を機能させることが可能とな
る。
【００１７】
【実施例】以下、本発明の好ましい実施例について、図
面を参照しながら説明する。図１には、本発明に係る半
導体装置の要部の概略的な構成を示すものであり、具体
的には、半導体メモリに設けられた冗長回路におけるス
ペア行を選択するための素子及びヒューズ素子から成る
選択用スイッチング素子の概略的な構成を示すものであ
る。
面を参照しながら説明する。図１には、本発明に係る半
導体装置の要部の概略的な構成を示すものであり、具体
的には、半導体メモリに設けられた冗長回路におけるス
ペア行を選択するための素子及びヒューズ素子から成る
選択用スイッチング素子の概略的な構成を示すものであ
る。
【００１８】この選択用スイッチング素子は、アモルフ
ァス（非晶質）・シリコン（以下、ａ−Ｓｉという）の
薄膜から成る負荷抵抗であるヒューズ素子１２と、電源
電圧１３からの電流が供給される、接地用の抵抗素子、
具体的にはトランジスタＭ2とから成り、インバータ回
路となっている。
ァス（非晶質）・シリコン（以下、ａ−Ｓｉという）の
薄膜から成る負荷抵抗であるヒューズ素子１２と、電源
電圧１３からの電流が供給される、接地用の抵抗素子、
具体的にはトランジスタＭ2とから成り、インバータ回
路となっている。
【００１９】まず、初期状態には、ａ−Ｓｉのヒューズ
素子１２の負荷抵抗値がトランジスタＭ2のオン抵抗に
比較して十分に大きく、選択用スイッチング素子の出力
（Ｏｕｔ）はＬｏｗ（０）になる。
素子１２の負荷抵抗値がトランジスタＭ2のオン抵抗に
比較して十分に大きく、選択用スイッチング素子の出力
（Ｏｕｔ）はＬｏｗ（０）になる。
【００２０】また、この選択用スイッチング素子をプロ
グラミングして、不良セルに対応するスペアセルのスペ
ア行を選択するプログラミング場合には、ヒューズ素子
１２に紫外線レーザ光をスポット照射し、紫外線レーザ
光照射によるａ−Ｓｉの結晶化によってａ−Ｓｉをポリ
シリコンに変える。これにより、ヒューズ素子１２の負
荷抵抗値がトランジスタＭ2のオン抵抗に比較して十分
に小さくなり、選択用スイッチング素子の出力（Ｏｕ
ｔ）はＨｉｇｈ（１）に変わり、スペア行が選択され
る。
グラミングして、不良セルに対応するスペアセルのスペ
ア行を選択するプログラミング場合には、ヒューズ素子
１２に紫外線レーザ光をスポット照射し、紫外線レーザ
光照射によるａ−Ｓｉの結晶化によってａ−Ｓｉをポリ
シリコンに変える。これにより、ヒューズ素子１２の負
荷抵抗値がトランジスタＭ2のオン抵抗に比較して十分
に小さくなり、選択用スイッチング素子の出力（Ｏｕ
ｔ）はＨｉｇｈ（１）に変わり、スペア行が選択され
る。
【００２１】このように、紫外線レーザ光照射によるａ
−Ｓｉの結晶化を用いた抵抗値の変化を利用して、選択
用スイッチング素子のプログラミングを行う。
−Ｓｉの結晶化を用いた抵抗値の変化を利用して、選択
用スイッチング素子のプログラミングを行う。
【００２２】ここで、上記ａ−Ｓｉの抵抗値の変化の程
度は、ａ−Ｓｉの材料特性、特にリン、ヒ素等の不純物
のドーピング量に依存するものであり、適切な条件を適
用すれば、ヒューズ素子１２の抵抗値の変化を３〜４桁
の変化とすることが可能である。
度は、ａ−Ｓｉの材料特性、特にリン、ヒ素等の不純物
のドーピング量に依存するものであり、適切な条件を適
用すれば、ヒューズ素子１２の抵抗値の変化を３〜４桁
の変化とすることが可能である。
【００２３】また、図２には、冗長回路が設けられた半
導体装置いわゆる半導体メモリ全体の概略的な構成を示
す。
導体装置いわゆる半導体メモリ全体の概略的な構成を示
す。
【００２４】この図２に示す半導体メモリは、複数のセ
ルがマトリクス状に配置された正規のメモリアレイ６
２、アドレス信号Ｘ1、Ｘ2の入力をデコードするための
正規のデコード部６５、及びこのデコード部６５からの
出力を用いてメモリアレイ６２内の行単位のセルの駆動
を制御するワード線ドライバ６４を備える。
ルがマトリクス状に配置された正規のメモリアレイ６
２、アドレス信号Ｘ1、Ｘ2の入力をデコードするための
正規のデコード部６５、及びこのデコード部６５からの
出力を用いてメモリアレイ６２内の行単位のセルの駆動
を制御するワード線ドライバ６４を備える。
【００２５】この正規のメモリアレイ６２に対する読み
出し又は書き込みが行われる際には、アドレス信号
Ｘ1、Ｘ2が正規のデコード部６５に入力されてデコード
処理された後にワード線ドライバ６４に入力され、この
ワード線ドライバ６４で反転及び増幅されて出力される
ことにより、正規のメモリアレイ６２内の１行が選択さ
れる。この後、読出し／書込み回路６１からの出力信号
によって、アドレス信号が出力されたメモリアレイ６２
内のセルにおけるデータの読み出し又は書き込みが行わ
れる。
出し又は書き込みが行われる際には、アドレス信号
Ｘ1、Ｘ2が正規のデコード部６５に入力されてデコード
処理された後にワード線ドライバ６４に入力され、この
ワード線ドライバ６４で反転及び増幅されて出力される
ことにより、正規のメモリアレイ６２内の１行が選択さ
れる。この後、読出し／書込み回路６１からの出力信号
によって、アドレス信号が出力されたメモリアレイ６２
内のセルにおけるデータの読み出し又は書き込みが行わ
れる。
【００２６】また、図２の半導体メモリに設けられた冗
長回路は、複数の代替セルいわゆるスペアセルを用いた
２本の冗長な行（スペア行）から成るスペアセル部６
３、このスペアセル部６３内の各スペア行の選択動作を
制御する複数のトランジスタ等から成るスペアデコーダ
６６、６７、及びこのスペアデコーダ６６、６７の複数
のトランジスタに対応するヒューズ素子から成るヒュー
ズ素子部６８、６９により構成される。
長回路は、複数の代替セルいわゆるスペアセルを用いた
２本の冗長な行（スペア行）から成るスペアセル部６
３、このスペアセル部６３内の各スペア行の選択動作を
制御する複数のトランジスタ等から成るスペアデコーダ
６６、６７、及びこのスペアデコーダ６６、６７の複数
のトランジスタに対応するヒューズ素子から成るヒュー
ズ素子部６８、６９により構成される。
【００２７】ここで、この冗長回路が設けられた半導体
メモリの正規のメモリアレイ６２内のセルに不良があっ
た場合、即ち不良ビットがあった場合には、その不良の
セルを含む行に対応するアドレス信号に対して選択動作
を行うように、ヒューズ部６８、６９のヒューズ素子に
紫外線レーザ光をスポット照射して、スペアデコーダ６
６、６７内のトランジスタを選択するスペアデコーダの
プログラミングを行う。
メモリの正規のメモリアレイ６２内のセルに不良があっ
た場合、即ち不良ビットがあった場合には、その不良の
セルを含む行に対応するアドレス信号に対して選択動作
を行うように、ヒューズ部６８、６９のヒューズ素子に
紫外線レーザ光をスポット照射して、スペアデコーダ６
６、６７内のトランジスタを選択するスペアデコーダの
プログラミングを行う。
【００２８】具体的には、例えば正規のメモリアレイ６
２内に×印で示す不良セルＰ1が存在する場合には、こ
の不良セルＰ1を含む行に対応するアドレス信号に対し
て選択動作を行うように、スペア行に応じたスペアデコ
ーダ６６、６７内のトランジスタに対応するヒューズ部
６８、６９内のヒューズ素子に紫外線レーザ光をスポッ
ト照射する。これにより、メモリアレイ６２内の不良ビ
ットを含む行のアドレス線にアドレス信号が入力される
と、スペアデコーダ６６、６７が選択され、同時に、正
規のデコード部６５の行デコーダに対して、Ｎ1で示す
アドレス線から選択禁止信号が出力される。このように
して、正規のメモリアレイ６２内の不良ビットＰ1を含
む行の代わりに、スペアセル部６３内のスペア行が選択
される。
２内に×印で示す不良セルＰ1が存在する場合には、こ
の不良セルＰ1を含む行に対応するアドレス信号に対し
て選択動作を行うように、スペア行に応じたスペアデコ
ーダ６６、６７内のトランジスタに対応するヒューズ部
６８、６９内のヒューズ素子に紫外線レーザ光をスポッ
ト照射する。これにより、メモリアレイ６２内の不良ビ
ットを含む行のアドレス線にアドレス信号が入力される
と、スペアデコーダ６６、６７が選択され、同時に、正
規のデコード部６５の行デコーダに対して、Ｎ1で示す
アドレス線から選択禁止信号が出力される。このように
して、正規のメモリアレイ６２内の不良ビットＰ1を含
む行の代わりに、スペアセル部６３内のスペア行が選択
される。
【００２９】次に、上述のように、ａ−Ｓｉから成る多
数のヒューズ素子の中から、不良セルに対応するスペア
セルのヒューズ素子のみを選択して、この選択したヒュ
ーズ素子に紫外線レーザ光をスポット照射するための冗
長回路プログラミング装置の概略的な構成を図３に示
す。
数のヒューズ素子の中から、不良セルに対応するスペア
セルのヒューズ素子のみを選択して、この選択したヒュ
ーズ素子に紫外線レーザ光をスポット照射するための冗
長回路プログラミング装置の概略的な構成を図３に示
す。
【００３０】図３の冗長回路プログラミング装置は、紫
外線レーザ光を出射するレーザ光源２１、この紫外線レ
ーザ光をオン／オフ制御する電子式シャッタ２２、紫外
線レーザ光を集光する集光光学系２４、２次元の方向に
移動するＸＹステージ２６、照射された紫外線レーザ光
の反射光を撮像するＣＣＤカメラ２８、この撮像された
画像を表示するモニタ２９、及び上記ＸＹステージ２６
とモニタ２９とを制御する制御装置２７等から構成され
る。
外線レーザ光を出射するレーザ光源２１、この紫外線レ
ーザ光をオン／オフ制御する電子式シャッタ２２、紫外
線レーザ光を集光する集光光学系２４、２次元の方向に
移動するＸＹステージ２６、照射された紫外線レーザ光
の反射光を撮像するＣＣＤカメラ２８、この撮像された
画像を表示するモニタ２９、及び上記ＸＹステージ２６
とモニタ２９とを制御する制御装置２７等から構成され
る。
【００３１】この冗長回路プログラミング装置では、コ
ンピュータ等から成る制御装置２７の制御により、レー
ザ光源２１から紫外線レーザ光いわゆるＵＶレーザ光が
出射される。このＵＶレーザ光としては、例えば連続発
振が可能なＮｄ：ＹＡＧレーザの第４高調波を用いた遠
紫外線レーザ光が用いられる。
ンピュータ等から成る制御装置２７の制御により、レー
ザ光源２１から紫外線レーザ光いわゆるＵＶレーザ光が
出射される。このＵＶレーザ光としては、例えば連続発
振が可能なＮｄ：ＹＡＧレーザの第４高調波を用いた遠
紫外線レーザ光が用いられる。
【００３２】ここで、遠紫外線レーザ光を出射するＵＶ
レーザ光源の概略的な構成について、図４を用いて説明
する。
レーザ光源の概略的な構成について、図４を用いて説明
する。
【００３３】この図４においては、励起用光源素子とし
て図示しないレーザダイオード等の半導体レーザ素子か
らの波長８０８ｎｍの励起用レーザ光が、１／４波長板
（ＱＷＰ）３１の入射面から例えばＮｄ：ＹＡＧを用い
たレーザ媒質３２に入射される。
て図示しないレーザダイオード等の半導体レーザ素子か
らの波長８０８ｎｍの励起用レーザ光が、１／４波長板
（ＱＷＰ）３１の入射面から例えばＮｄ：ＹＡＧを用い
たレーザ媒質３２に入射される。
【００３４】ここで、上記１／４波長板３１の入射面に
は、上記励起用レーザ光を透過し、レーザ媒質３２で発
生する波長１０６４ｎｍの基本波レーザ光を反射するよ
うな波長選択性を持った反射面いわゆるダイクロイック
ミラーが形成されている。
は、上記励起用レーザ光を透過し、レーザ媒質３２で発
生する波長１０６４ｎｍの基本波レーザ光を反射するよ
うな波長選択性を持った反射面いわゆるダイクロイック
ミラーが形成されている。
【００３５】上記レーザ媒質３２で発生した波長１０６
４ｎｍの基本波レーザ光は、フィルタ３３によってその
出力が調節されて折り返しミラー３５で反射された後、
アウトプットカプラ３６を介して例えばＫＴＰより成る
非線形光学結晶素子３７に入射されることにより、第２
高調波発生（ＳＨＧ）が行われる。この第２高調波発生
による波長５３２ｎｍの第２高調波レーザ光は、ミラー
４０で反射された後、ミラー３８で反射される。
４ｎｍの基本波レーザ光は、フィルタ３３によってその
出力が調節されて折り返しミラー３５で反射された後、
アウトプットカプラ３６を介して例えばＫＴＰより成る
非線形光学結晶素子３７に入射されることにより、第２
高調波発生（ＳＨＧ）が行われる。この第２高調波発生
による波長５３２ｎｍの第２高調波レーザ光は、ミラー
４０で反射された後、ミラー３８で反射される。
【００３６】上記ミラー３８で反射されたレーザ光は、
レンズ３９を介して光アイソレータ４１に入射される。
レンズ３９を介して光アイソレータ４１に入射される。
【００３７】この光アイソレータ４１は、入射された第
２高調波レーザ光のレーザ素子への戻り光を回避するも
のである。この光アイソレータ４１を通過した第２高調
波レーザ光は、電気光学位相変調器（ＥＯＭ）４２に入
射されて位相変調が施される。即ち、出力される遠紫外
線レーザ光の位相変調が行われる。この位相変調された
第２高調波レーザ光は外部共振器５０に入射される。
２高調波レーザ光のレーザ素子への戻り光を回避するも
のである。この光アイソレータ４１を通過した第２高調
波レーザ光は、電気光学位相変調器（ＥＯＭ）４２に入
射されて位相変調が施される。即ち、出力される遠紫外
線レーザ光の位相変調が行われる。この位相変調された
第２高調波レーザ光は外部共振器５０に入射される。
【００３８】上記外部共振器５０は、反射手段として、
凹面ミラー５１、アウトプットカプラ５２、及び反射ミ
ラー５４、５５を備えることにより構成される。また、
この外部共振器５０の光路内には、例えばＢＢＯ等の非
線形光学結晶より成る波長変換素子５３が配置される。
これにより、この外部共振器５０では第４高調波発生が
行われて、波長２６６ｎｍの遠紫外線レーザ光が発生さ
れる。
凹面ミラー５１、アウトプットカプラ５２、及び反射ミ
ラー５４、５５を備えることにより構成される。また、
この外部共振器５０の光路内には、例えばＢＢＯ等の非
線形光学結晶より成る波長変換素子５３が配置される。
これにより、この外部共振器５０では第４高調波発生が
行われて、波長２６６ｎｍの遠紫外線レーザ光が発生さ
れる。
【００３９】また、この外部共振器５０では、上位凹面
ミラー５１の位置決めを行うためにボイスコイルモータ
（ＶＣＭ）を用いており、このＶＣＭによって凹面ミラ
ー５１の位置を移動制御することにより、外部共振器５
０内の光路長を微小変化させることができるようになさ
れている。
ミラー５１の位置決めを行うためにボイスコイルモータ
（ＶＣＭ）を用いており、このＶＣＭによって凹面ミラ
ー５１の位置を移動制御することにより、外部共振器５
０内の光路長を微小変化させることができるようになさ
れている。
【００４０】具体的には、凹面ミラー５１に入射された
第２高調波レーザ光は光検出器４４に送られて検出され
る。この光検出器４４からの検出信号はロッキング回路
４５に送られ、このロッキング回路４５によってＶＣＭ
が駆動制御されることにより凹面ミラー５１の位置が制
御される。
第２高調波レーザ光は光検出器４４に送られて検出され
る。この光検出器４４からの検出信号はロッキング回路
４５に送られ、このロッキング回路４５によってＶＣＭ
が駆動制御されることにより凹面ミラー５１の位置が制
御される。
【００４１】これにより、外部共振器５０の共振周波数
が制御されて、第２高調波レーザ光を効率良く外部共振
器５０内に引き込み、遠紫外線レーザ光を安定して発生
させることができる。また、ロッキング回路４５では、
電気光学位相変調器４２の位相変調の制御も行う。
が制御されて、第２高調波レーザ光を効率良く外部共振
器５０内に引き込み、遠紫外線レーザ光を安定して発生
させることができる。また、ロッキング回路４５では、
電気光学位相変調器４２の位相変調の制御も行う。
【００４２】上述のＵＶレーザ光源から出射されたＵＶ
レーザ光は、音響光学変調（ＡＯＭ）素子等を利用した
高速な電子式シャッタ２２によって、ＸＹステージ２６
上の半導体メモリである半導体チップ２５上の選択され
たヒューズ素子上にスポット照射されるようにオン／オ
フ制御される。この電子式シャッタ２２で制御されたＵ
Ｖレーザ光は、ミラー２３に反射され、対物（集光）レ
ンズ等から成る集光光学系２４で集光されて、光スポッ
トとして半導体チップ２５上の選択されたヒューズ素子
上に照射される。この光スポットの直径は１μｍ程度で
ある。
レーザ光は、音響光学変調（ＡＯＭ）素子等を利用した
高速な電子式シャッタ２２によって、ＸＹステージ２６
上の半導体メモリである半導体チップ２５上の選択され
たヒューズ素子上にスポット照射されるようにオン／オ
フ制御される。この電子式シャッタ２２で制御されたＵ
Ｖレーザ光は、ミラー２３に反射され、対物（集光）レ
ンズ等から成る集光光学系２４で集光されて、光スポッ
トとして半導体チップ２５上の選択されたヒューズ素子
上に照射される。この光スポットの直径は１μｍ程度で
ある。
【００４３】上記半導体チップ２５はＸＹステージ２６
上に固定されており、このＸＹステージ２６はコンピュ
ータ等を用いた制御装置２７によって２次元的に移動制
御される。即ち、制御装置２７は、半導体チップ２５上
のヒューズ素子に光スポットが集光されるように、ＸＹ
ステージ２６を２次元的に移動制御する。これにより、
半導体チップ２５が２次元的に移動されて、上記ＵＶレ
ーザ光のスポットは半導体チップ２５上で２次元的に走
査される。また、上記電子式シャッタ２２の開閉は、ａ
−Ｓｉが結晶化するのに要する所定の時間だけＵＶレー
ザ光が照射されるように制御されており、この電子式シ
ャッタ２２の開閉操作を繰り返して行うことにより、冗
長回路のプログラミングを行う。
上に固定されており、このＸＹステージ２６はコンピュ
ータ等を用いた制御装置２７によって２次元的に移動制
御される。即ち、制御装置２７は、半導体チップ２５上
のヒューズ素子に光スポットが集光されるように、ＸＹ
ステージ２６を２次元的に移動制御する。これにより、
半導体チップ２５が２次元的に移動されて、上記ＵＶレ
ーザ光のスポットは半導体チップ２５上で２次元的に走
査される。また、上記電子式シャッタ２２の開閉は、ａ
−Ｓｉが結晶化するのに要する所定の時間だけＵＶレー
ザ光が照射されるように制御されており、この電子式シ
ャッタ２２の開閉操作を繰り返して行うことにより、冗
長回路のプログラミングを行う。
【００４４】また、上記集光光学系２４の対物レンズ
は、紫外域から可視域までの広い波長域に渡って色収差
補正されたものであり、冗長回路のプログラミング作業
中には、上記半導体チップ２５上のヒューズ素子に照射
された光スポットの反射光が、ミラー３を介してＣＣＤ
カメラ２８の撮像素子いわゆるＣＤＤ上に結像するよう
に調整されている。よって、ＣＣＤカメラ２８で得られ
た冗長回路のプログラミング状態の画像信号は、テレビ
ジョン等のモニタ２９に送られる。このモニタ２９は、
制御装置２７によって制御されており、ＣＣＤカメラ２
８からの画像信号から画像を表示することにより、冗長
回路のプログラミング状態を観察することができる。
は、紫外域から可視域までの広い波長域に渡って色収差
補正されたものであり、冗長回路のプログラミング作業
中には、上記半導体チップ２５上のヒューズ素子に照射
された光スポットの反射光が、ミラー３を介してＣＣＤ
カメラ２８の撮像素子いわゆるＣＤＤ上に結像するよう
に調整されている。よって、ＣＣＤカメラ２８で得られ
た冗長回路のプログラミング状態の画像信号は、テレビ
ジョン等のモニタ２９に送られる。このモニタ２９は、
制御装置２７によって制御されており、ＣＣＤカメラ２
８からの画像信号から画像を表示することにより、冗長
回路のプログラミング状態を観察することができる。
【００４５】
【発明の効果】以上の説明からも明らかなように、本発
明に係る半導体装置は、負荷抵抗はアモルファス・シリ
コン薄膜から成り、代替セルを選択する際には、紫外線
レーザ光を上記負荷抵抗にスポット照射して上記負荷抵
抗の抵抗値を低下させることにより、紫外線レーザ光の
照射によるシリコンの結晶化という、本質的にクリーン
なプロセスで冗長回路を機能させることが可能となり、
従来のポリシリコンによるヒューズのように、飛散物が
発生して隣接回路をショートさせることを回避すること
ができる。また、隣接する２つのヒューズの間隔を、紫
外線レーザ光のスポット径と同程度の距離まで縮めるこ
とが可能となり、冗長回路を含む半導体チップ全体の面
積を削減することができる。これによって、半導体装置
の高集積化及び歩留まりの向上を図ることができる。
明に係る半導体装置は、負荷抵抗はアモルファス・シリ
コン薄膜から成り、代替セルを選択する際には、紫外線
レーザ光を上記負荷抵抗にスポット照射して上記負荷抵
抗の抵抗値を低下させることにより、紫外線レーザ光の
照射によるシリコンの結晶化という、本質的にクリーン
なプロセスで冗長回路を機能させることが可能となり、
従来のポリシリコンによるヒューズのように、飛散物が
発生して隣接回路をショートさせることを回避すること
ができる。また、隣接する２つのヒューズの間隔を、紫
外線レーザ光のスポット径と同程度の距離まで縮めるこ
とが可能となり、冗長回路を含む半導体チップ全体の面
積を削減することができる。これによって、半導体装置
の高集積化及び歩留まりの向上を図ることができる。
【図１】本発明に係る半導体装置の要部の概略的な構成
図である。
図である。
【図２】半導体装置全体の概略的な構成図である。
【図３】冗長回路プログラミング装置の概略的な構成図
である。
である。
【図４】紫外レーザ光源の概略的な構成図である。
【図５】従来の半導体装置の要部の概略的な構成図であ
る。
る。
１１、１３ 電圧電源 １２ ヒューズ素子 ２１ レーザ光源 ２２ 電子式シャッタ ２４ 集光光学系 ２５ 半導体チップ ２６ ＸＹステージ ２７ 制御装置 ２８ ＣＣＤカメラ ２９ モニタ
Claims (2)
- 【請求項１】 半導体装置上の不良なセルの代替セルを
選択するための負荷抵抗及び抵抗素子を備える冗長回路
が設けられた半導体装置において、 上記負荷抵抗はアモルファス・シリコン薄膜から成り、 上記代替セルを選択する際には、紫外線レーザ光を上記
負荷抵抗にスポット照射して上記負荷抵抗の抵抗値を低
下させることを特徴とする半導体装置。 - 【請求項２】 上記抵抗素子はトランジスタであること
を特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03796595A JP3353520B2 (ja) | 1995-02-27 | 1995-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03796595A JP3353520B2 (ja) | 1995-02-27 | 1995-02-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236632A true JPH08236632A (ja) | 1996-09-13 |
| JP3353520B2 JP3353520B2 (ja) | 2002-12-03 |
Family
ID=12512284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03796595A Expired - Fee Related JP3353520B2 (ja) | 1995-02-27 | 1995-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3353520B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005100939A1 (en) * | 2004-04-13 | 2005-10-27 | Mnt Innovations Pty Ltd | Fabricated strain sensor |
| JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
| JP2008503877A (ja) * | 2004-06-18 | 2008-02-07 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 複数のレーザビームスポットを使用する半導体構造加工 |
| US8105886B2 (en) | 2004-02-27 | 2012-01-31 | Kabushiki Kaisha Toshiba | Semiconductor electrically programmable fuse element with amorphous silicon layer after programming and method of programming the same |
| JP2012503327A (ja) * | 2008-09-19 | 2012-02-02 | アギア システムズ インコーポレーテッド | 集積回路の抵抗値チューニングのために電磁放射によって誘発されるシリコンの同素体又は形態の変化 |
| US8148211B2 (en) | 2004-06-18 | 2012-04-03 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laser beam spots spaced on-axis delivered simultaneously |
| JP2012138597A (ja) * | 2004-06-18 | 2012-07-19 | Electro Scientific Industries Inc | 複数のレーザビームスポットを使用する半導体構造加工 |
-
1995
- 1995-02-27 JP JP03796595A patent/JP3353520B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
| JP4871132B2 (ja) * | 2003-11-04 | 2012-02-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びその形成方法 |
| US8105886B2 (en) | 2004-02-27 | 2012-01-31 | Kabushiki Kaisha Toshiba | Semiconductor electrically programmable fuse element with amorphous silicon layer after programming and method of programming the same |
| WO2005100939A1 (en) * | 2004-04-13 | 2005-10-27 | Mnt Innovations Pty Ltd | Fabricated strain sensor |
| US7434475B2 (en) | 2004-04-13 | 2008-10-14 | Royal Melbourne Institute Of Technology | Fabricated strain sensor |
| CN100456006C (zh) * | 2004-04-13 | 2009-01-28 | 皇家墨尔本理工大学 | 制造的应变传感器 |
| JP2008503877A (ja) * | 2004-06-18 | 2008-02-07 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 複数のレーザビームスポットを使用する半導体構造加工 |
| US8148211B2 (en) | 2004-06-18 | 2012-04-03 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laser beam spots spaced on-axis delivered simultaneously |
| JP2012138597A (ja) * | 2004-06-18 | 2012-07-19 | Electro Scientific Industries Inc | 複数のレーザビームスポットを使用する半導体構造加工 |
| JP2012503327A (ja) * | 2008-09-19 | 2012-02-02 | アギア システムズ インコーポレーテッド | 集積回路の抵抗値チューニングのために電磁放射によって誘発されるシリコンの同素体又は形態の変化 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3353520B2 (ja) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101371265B1 (ko) | 레이저 조사 장치, 레이저 조사 방법, 및 반도체 장치 제조방법 | |
| CN101667538B (zh) | 半导体器件及其制造方法 | |
| KR100632819B1 (ko) | 리페어 가능한 액정표시장치 및 그 제조방법 | |
| US8580700B2 (en) | Method for manufacturing semiconductor device | |
| US7551537B2 (en) | Method and apparatus for making master optical disk | |
| US8605561B2 (en) | Method and system for re-writing with a holographic storage medium | |
| JP3353520B2 (ja) | 半導体装置 | |
| CN101303969B (zh) | 照射设备、半导体制造设备与方法和显示装置制造方法 | |
| US20100322058A1 (en) | Holographic storage system using angle-multiplexing | |
| JPH051113B2 (ja) | ||
| JP5352040B2 (ja) | 半導体装置の作製方法 | |
| JPH08255843A (ja) | 半導体ｒｏｍ装置及びそのデータ書き込み方法 | |
| JP3456049B2 (ja) | 半導体装置のデータ書き込み方法及び装置 | |
| US5150182A (en) | Semiconductor device enhanced for optical interaction | |
| KR960002011B1 (ko) | 반도체 메모리 장치용 용장 회로 | |
| EP0471202A2 (en) | Laser machining device with selectability of beam shape | |
| JP3566520B2 (ja) | 半導体記憶装置、混成半導体装置並びに半導体装置及び半導体記憶装置の製造方法 | |
| KR101054338B1 (ko) | 규소 결정화 검사 시스템 | |
| JPH08250607A (ja) | 半導体ｒｏｍ装置 | |
| JP4826724B2 (ja) | トリミングスイッチ | |
| KR100471532B1 (ko) | 나노 저장 장치의 헤더 | |
| EP0345494A2 (en) | Opto-electronic memory device | |
| JP2008041920A (ja) | 平面表示装置の製造方法および平面表示装置 | |
| JPH08236745A (ja) | ２次元パターン認識装置、２次元パターン認識装置の製造方法、及び光学フィルタ | |
| JP2005333150A (ja) | Ｔｆｔ基板及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020827 |
|
| LAPS | Cancellation because of no payment of annual fees |