JPH08236651A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH08236651A JPH08236651A JP7035004A JP3500495A JPH08236651A JP H08236651 A JPH08236651 A JP H08236651A JP 7035004 A JP7035004 A JP 7035004A JP 3500495 A JP3500495 A JP 3500495A JP H08236651 A JPH08236651 A JP H08236651A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- lid
- housing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】内部に収容する半導体素子を長期間にわたり正
常、且つ安定に作動させることができる半導体素子収納
用パッケージを提供することにある。 【構成】絶縁基体１と蓋体２とから成る容器４の内部空
所に半導体素子３を気密に収容する半導体素子収納用パ
ッケージであって、前記蓋体２の内面で、半導体素子３
を収容する空所と対向する領域に容量素子Ａを取着する
とともに該容量素子Ａをアルファ線の放出が少ない材料
から成る保護膜Ｂで被覆した。
常、且つ安定に作動させることができる半導体素子収納
用パッケージを提供することにある。 【構成】絶縁基体１と蓋体２とから成る容器４の内部空
所に半導体素子３を気密に収容する半導体素子収納用パ
ッケージであって、前記蓋体２の内面で、半導体素子３
を収容する空所と対向する領域に容量素子Ａを取着する
とともに該容量素子Ａをアルファ線の放出が少ない材料
から成る保護膜Ｂで被覆した。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関し、より詳細には
内部に収容する半導体素子への電源ノイズの悪影響を有
効に防止するようになした半導体素子収納用パッケージ
に関するものである。
めの半導体素子収納用パッケージに関し、より詳細には
内部に収容する半導体素子への電源ノイズの悪影響を有
効に防止するようになした半導体素子収納用パッケージ
に関するものである。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは一般に酸化アルミニウム質焼
結体等の電気絶縁材料から成り、上面に半導体素子を収
容するための凹部及び該凹部周辺から外周部にかけて導
出するタングステン、モリブデン、マンガン等の高融点
金属粉末から成るメタライズ配線層を有する絶縁基体
と、半導体素子の各電極を外部電気回路に接続するため
に前記メタライズ配線層に銀ロウ等のロウ材を介し取着
された外部リード端子と、蓋体とから構成されており、
絶縁基体の凹部底面に半導体素子をガラス、樹脂、ロウ
材等の接着剤を介して接着固定するとともに半導体素子
の各電極をメタライズ配線層にボンディングワイヤを介
して電気的に接続し、しかる後、絶縁基体の上面に蓋体
をガラス、樹脂、ロウ材等の封止材を介して接合させ、
絶縁基体と蓋体とから成る容器内部に半導体素子を気密
に収容することによって製品としての半導体装置とな
る。
体素子収納用パッケージは一般に酸化アルミニウム質焼
結体等の電気絶縁材料から成り、上面に半導体素子を収
容するための凹部及び該凹部周辺から外周部にかけて導
出するタングステン、モリブデン、マンガン等の高融点
金属粉末から成るメタライズ配線層を有する絶縁基体
と、半導体素子の各電極を外部電気回路に接続するため
に前記メタライズ配線層に銀ロウ等のロウ材を介し取着
された外部リード端子と、蓋体とから構成されており、
絶縁基体の凹部底面に半導体素子をガラス、樹脂、ロウ
材等の接着剤を介して接着固定するとともに半導体素子
の各電極をメタライズ配線層にボンディングワイヤを介
して電気的に接続し、しかる後、絶縁基体の上面に蓋体
をガラス、樹脂、ロウ材等の封止材を介して接合させ、
絶縁基体と蓋体とから成る容器内部に半導体素子を気密
に収容することによって製品としての半導体装置とな
る。
【０００３】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高密度化、高集積化が急激に進み、電極数
が大幅に増大してきており、該半導体素子の各電極に接
続さる外部リード端子の数も急激に増大し、各外部リー
ド端子はその線幅が極めて細く、インダクタンスが２０
ｎＨ程度の高いものとなってきている。そのためこの外
部リード端子を介して半導体素子に駆動のための電力及
び電気信号を供給した場合、外部リード端子のインダク
タンスが高いことに起因して半導体素子への供給電源電
圧に変動が生じると大きなノイズが発生し、これが電気
信号とともに半導体素子に供給されて半導体素子に誤動
作を起こさせるという重大な欠点を有していた。
半導体素子は高密度化、高集積化が急激に進み、電極数
が大幅に増大してきており、該半導体素子の各電極に接
続さる外部リード端子の数も急激に増大し、各外部リー
ド端子はその線幅が極めて細く、インダクタンスが２０
ｎＨ程度の高いものとなってきている。そのためこの外
部リード端子を介して半導体素子に駆動のための電力及
び電気信号を供給した場合、外部リード端子のインダク
タンスが高いことに起因して半導体素子への供給電源電
圧に変動が生じると大きなノイズが発生し、これが電気
信号とともに半導体素子に供給されて半導体素子に誤動
作を起こさせるという重大な欠点を有していた。
【０００４】そこで上記欠点を解消するために半導体素
子を収容する容器の蓋体内面で、半導体素子を収容する
空所と対向する領域にチタン酸バリウム磁器等から成る
容量素子を取着しておき、該容量素子の一対の電極を半
導体素子の電源電極及び接地電極に接続させ、半導体素
子の電源電極及び接地電極の間に一定の静電容量をもた
せておくことによって、半導体素子への供給電源電圧の
変動によって生じるノイズを前記静電容量に吸収させ、
半導体素子の誤動作を防止することが考えられる。
子を収容する容器の蓋体内面で、半導体素子を収容する
空所と対向する領域にチタン酸バリウム磁器等から成る
容量素子を取着しておき、該容量素子の一対の電極を半
導体素子の電源電極及び接地電極に接続させ、半導体素
子の電源電極及び接地電極の間に一定の静電容量をもた
せておくことによって、半導体素子への供給電源電圧の
変動によって生じるノイズを前記静電容量に吸収させ、
半導体素子の誤動作を防止することが考えられる。
【０００５】しかしながら、この半導体素子収納用パッ
ケージにおいては、容量素子を構成するチタン酸バリウ
ム磁器等が多量のアルファ線を放出し、これが半導体素
子に作用して半導体素子を誤動作させるという欠点を誘
発してしまう。
ケージにおいては、容量素子を構成するチタン酸バリウ
ム磁器等が多量のアルファ線を放出し、これが半導体素
子に作用して半導体素子を誤動作させるという欠点を誘
発してしまう。
【０００６】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子を長期間にわ
たり正常、且つ安定に作動させることができる半導体素
子収納用パッケージを提供することにある。
で、その目的は内部に収容する半導体素子を長期間にわ
たり正常、且つ安定に作動させることができる半導体素
子収納用パッケージを提供することにある。
【０００７】
【課題を解決するための手段】本発明は絶縁基体と蓋体
とから成る容器の内部空所に半導体素子を気密に収容す
る半導体素子収納用パッケージであって、前記蓋体の内
面で、半導体素子を収容する空所と対向する領域に容量
素子を取着するとともに該容量素子をアルファ線の放出
が少ない材料から成る保護膜で被覆したことを特徴とす
るものである。
とから成る容器の内部空所に半導体素子を気密に収容す
る半導体素子収納用パッケージであって、前記蓋体の内
面で、半導体素子を収容する空所と対向する領域に容量
素子を取着するとともに該容量素子をアルファ線の放出
が少ない材料から成る保護膜で被覆したことを特徴とす
るものである。
【０００８】また本発明は前記保護膜がSiO 2 ーCaO ー
ZnO ガラス、SiO 2 ーBaO ーZnO ガラス、SiO 2 、エポ
キシ樹脂、ポリイミド樹脂もしくはこれらの混合物で形
成されていることを特徴とするものである。
ZnO ガラス、SiO 2 ーBaO ーZnO ガラス、SiO 2 、エポ
キシ樹脂、ポリイミド樹脂もしくはこれらの混合物で形
成されていることを特徴とするものである。
【０００９】
【作用】本発明の半導体素子収納用パッケージによれ
ば、半導体素子を収容する容器の蓋体内面で、半導体素
子を収容する空所と対向する領域に容量素子が取着され
ていることから、該容量素子の一対の電極を半導体素子
の電源電極及び接地電極に接続させ、半導体素子の電源
電極及び接地電極の間に一定の静電容量をもたせば、半
導体素子への供給電源電圧の変動によって生じるノイズ
は前記静電容量に有効に吸収されることとなり、その結
果、半導体素子へのノイズの入り込みによる誤動作がな
くなり、半導体素子を常に正常、且つ安定に作動させる
ことが可能となる。
ば、半導体素子を収容する容器の蓋体内面で、半導体素
子を収容する空所と対向する領域に容量素子が取着され
ていることから、該容量素子の一対の電極を半導体素子
の電源電極及び接地電極に接続させ、半導体素子の電源
電極及び接地電極の間に一定の静電容量をもたせば、半
導体素子への供給電源電圧の変動によって生じるノイズ
は前記静電容量に有効に吸収されることとなり、その結
果、半導体素子へのノイズの入り込みによる誤動作がな
くなり、半導体素子を常に正常、且つ安定に作動させる
ことが可能となる。
【００１０】また本発明の半導体素子収納用パッケージ
によれば、容量素子をアルファ線の放出が少ない材料か
ら成る保護膜で被覆したことから半導体素子にアルファ
線が照射され、作用することは一切なく、その結果、半
導体素子がアルファ線によって誤動作することはなく、
常に正常、且つ安定に作動させることが可能となる。
によれば、容量素子をアルファ線の放出が少ない材料か
ら成る保護膜で被覆したことから半導体素子にアルファ
線が照射され、作用することは一切なく、その結果、半
導体素子がアルファ線によって誤動作することはなく、
常に正常、且つ安定に作動させることが可能となる。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示す断面図であり、図中、1 は絶縁基体、2 は蓋
体である。この絶縁基体1 と蓋体2 とで半導体素子3 を
収容するための容器4 が構成される。
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示す断面図であり、図中、1 は絶縁基体、2 は蓋
体である。この絶縁基体1 と蓋体2 とで半導体素子3 を
収容するための容器4 が構成される。
【００１２】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等から成
り、その上面の略中央部に半導体素子3 を収容するため
の空所を形成する凹部1aが設けてあり、該凹部1a底面に
は半導体素子3 がロウ材、ガラス、樹脂等の接着剤を介
して接着固定される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等から成
り、その上面の略中央部に半導体素子3 を収容するため
の空所を形成する凹部1aが設けてあり、該凹部1a底面に
は半導体素子3 がロウ材、ガラス、樹脂等の接着剤を介
して接着固定される。
【００１３】前記絶縁基体1 は例えば、酸化アルミニウ
ム質焼結体から成る場合、アルミナ(Al 2 O 3 ) 、シリ
カ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等のセ
ラミック原料粉末に適当な有機溶剤、溶媒を添加混合し
て泥漿状となすとともにこれを従来周知のドクターブレ
ード法やカレンダーロール法等によりシート状に成形し
てセラミックグリーンシート( セラミック生シート) を
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、高温( 約16
00℃) で焼成することによって製作される。
ム質焼結体から成る場合、アルミナ(Al 2 O 3 ) 、シリ
カ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等のセ
ラミック原料粉末に適当な有機溶剤、溶媒を添加混合し
て泥漿状となすとともにこれを従来周知のドクターブレ
ード法やカレンダーロール法等によりシート状に成形し
てセラミックグリーンシート( セラミック生シート) を
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、高温( 約16
00℃) で焼成することによって製作される。
【００１４】また前記絶縁基体1 には凹部1a周辺から外
周部にかけて複数個のメタライズ配線層5 が被着形成さ
れており、該メタライズ配線層5 の凹部1a周辺部には半
導体素子3 の電極がボンディングワイヤ6 を介して電気
的に接続され、また絶縁基体1 の外周部に導出する部位
には外部リード端子7 がロウ材を介してロウ付けされ
る。
周部にかけて複数個のメタライズ配線層5 が被着形成さ
れており、該メタライズ配線層5 の凹部1a周辺部には半
導体素子3 の電極がボンディングワイヤ6 を介して電気
的に接続され、また絶縁基体1 の外周部に導出する部位
には外部リード端子7 がロウ材を介してロウ付けされ
る。
【００１５】前記絶縁基体1 に設けたメタライズ配線層
5 はタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、該メタライズ配線層5 は外部電気回路
に接続される外部リード端子7 に半導体素子3 の各電極
を電気的に導通させる作用を為す。
5 はタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、該メタライズ配線層5 は外部電気回路
に接続される外部リード端子7 に半導体素子3 の各電極
を電気的に導通させる作用を為す。
【００１６】前記メタライズ配線層5 は例えば、タング
ステン等の高融点金属粉末に有機溶剤、溶媒を添加混合
して得た金属ペーストを絶縁基体1 となるセラミックグ
リーンシートに予め従来周知のスクリーン印刷法により
所定パターンに印刷塗布しておくことによって絶縁基体
1 の所定位置に被着形成される。
ステン等の高融点金属粉末に有機溶剤、溶媒を添加混合
して得た金属ペーストを絶縁基体1 となるセラミックグ
リーンシートに予め従来周知のスクリーン印刷法により
所定パターンに印刷塗布しておくことによって絶縁基体
1 の所定位置に被着形成される。
【００１７】尚、前記メタライズ配線層5 はその露出す
る表面にニッケル、金等の耐蝕性に優れ、且つロウ材と
濡れ性の良い金属をメッキ法により1.0 乃至20.0μm の
厚みに層着させておくとメタライズ配線層4 の酸化腐食
を有効に防止することができるとともメタライズ配線層
5 とボンディングワイヤ6 及び外部リード端子7 とのロ
ウ付け接合を強固なものとなすことができる。従って、
前記メタライズ配線層5 の表面にはニッケル、金等の耐
蝕性に優れ、且つロウ材と濡れ性が良い金属をメッキ法
により1.0 乃至20.0μm の厚みに層着させておくことが
好ましい。
る表面にニッケル、金等の耐蝕性に優れ、且つロウ材と
濡れ性の良い金属をメッキ法により1.0 乃至20.0μm の
厚みに層着させておくとメタライズ配線層4 の酸化腐食
を有効に防止することができるとともメタライズ配線層
5 とボンディングワイヤ6 及び外部リード端子7 とのロ
ウ付け接合を強固なものとなすことができる。従って、
前記メタライズ配線層5 の表面にはニッケル、金等の耐
蝕性に優れ、且つロウ材と濡れ性が良い金属をメッキ法
により1.0 乃至20.0μm の厚みに層着させておくことが
好ましい。
【００１８】また前記絶縁基体1 に被着したメタライズ
配線層5 にロウ付けされる外部リード端子7 は鉄ーニッ
ケルーコバルト合金や鉄ーニッケル合金等の金属材料か
ら成り、半導体素子3 の各電極を外部電気回路に電気的
に接続する作用を為す。
配線層5 にロウ付けされる外部リード端子7 は鉄ーニッ
ケルーコバルト合金や鉄ーニッケル合金等の金属材料か
ら成り、半導体素子3 の各電極を外部電気回路に電気的
に接続する作用を為す。
【００１９】前記外部リード端子7 は鉄ーニッケルーコ
バルト合金等のインゴット( 塊) を圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を採用し、所定の板
状に成形することによって製作される。
バルト合金等のインゴット( 塊) を圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を採用し、所定の板
状に成形することによって製作される。
【００２０】また一方、前記絶縁基体1 の上面には半導
体素子3 を収容する凹部1aを塞ぐように蓋体2 が半田等
から成る封止材を介して接合され、これによって絶縁基
体1と蓋体2 とから成る容器4 内部に半導体素子3 が気
密に収容される。
体素子3 を収容する凹部1aを塞ぐように蓋体2 が半田等
から成る封止材を介して接合され、これによって絶縁基
体1と蓋体2 とから成る容器4 内部に半導体素子3 が気
密に収容される。
【００２１】前記蓋体2 は例えば絶縁基体1 と同様、酸
化アルミニウム質焼結体、ムライト質焼結体、窒化アル
ミニウム質焼結体、炭化珪素質焼結体、ガラスセラミッ
クス焼結体等から成り、絶縁基体1 と同様の方法によっ
て板状に形成される。
化アルミニウム質焼結体、ムライト質焼結体、窒化アル
ミニウム質焼結体、炭化珪素質焼結体、ガラスセラミッ
クス焼結体等から成り、絶縁基体1 と同様の方法によっ
て板状に形成される。
【００２２】更に前記蓋体2 はその内面で、容器4 の半
導体素子3 を収容する空所と対向する領域に容量素子A
が取着されている。
導体素子3 を収容する空所と対向する領域に容量素子A
が取着されている。
【００２３】前記容量素子A はAg、AgPd、AgPt、Cu、N
i、Au等から成る一対の電極8 、10と、該一対の電極8
、10の間に挟まれ、SrTiO 3 、BaTiO 3 、Pb(Mg 1/3 N
b2/3 )O3 、Pb(Fe 1/3 Nb2/3 )O3 Pb(Fe 2/3 W 1/3 )
等から成る誘電体層9 とで形成されており、一対の電
極8 、10を半導体素子3 の電源電極及び接地電極に接続
させて半導体素子3 の電源電極及び接地電極の間に一定
の静電容量が付与させれば、該静電容量が半導体素子3
への供給電源電圧の変動によって生じるノイズを有効に
吸収して半導体素子3 へのノイズの入り込みによる誤動
作を有効に防止することができる。
i、Au等から成る一対の電極8 、10と、該一対の電極8
、10の間に挟まれ、SrTiO 3 、BaTiO 3 、Pb(Mg 1/3 N
b2/3 )O3 、Pb(Fe 1/3 Nb2/3 )O3 Pb(Fe 2/3 W 1/3 )
等から成る誘電体層9 とで形成されており、一対の電
極8 、10を半導体素子3 の電源電極及び接地電極に接続
させて半導体素子3 の電源電極及び接地電極の間に一定
の静電容量が付与させれば、該静電容量が半導体素子3
への供給電源電圧の変動によって生じるノイズを有効に
吸収して半導体素子3 へのノイズの入り込みによる誤動
作を有効に防止することができる。
【００２４】前記容量素子A は蓋体2 の表面にAg、AgP
d、AgPt、Cu、Ni、Au等から成る電極8 を印刷法や蒸着
法、スパッタリング法等により所定厚みに被着させ、次
に前記電極8 上にSrTiO 3 、BaTiO 3 、Pb(Mg 1/3 Nb
2/3 )O3 、Pb(Fe 1/3 Nb2/3 )O3Pb(Fe 2/3 W 1/3 ) 等
から成る誘電体層9 を印刷法や蒸着法、スパッタリング
法等により所定厚みに被着させ、最後に前記誘電体層9
上にAg、AgPd、AgPt、Cu、Ni、Au等から成る電極10を印
刷法や蒸着法、スパッタリング法等により所定厚みに被
着させることによって形成される。
d、AgPt、Cu、Ni、Au等から成る電極8 を印刷法や蒸着
法、スパッタリング法等により所定厚みに被着させ、次
に前記電極8 上にSrTiO 3 、BaTiO 3 、Pb(Mg 1/3 Nb
2/3 )O3 、Pb(Fe 1/3 Nb2/3 )O3Pb(Fe 2/3 W 1/3 ) 等
から成る誘電体層9 を印刷法や蒸着法、スパッタリング
法等により所定厚みに被着させ、最後に前記誘電体層9
上にAg、AgPd、AgPt、Cu、Ni、Au等から成る電極10を印
刷法や蒸着法、スパッタリング法等により所定厚みに被
着させることによって形成される。
【００２５】また前記容量素子A の半導体素子3 の電源
電極及び接地電極への接続は、絶縁基体1 の上面に予め
半導体素子3 の電源電極及び接地電極が接続されるメタ
ライズ配線層より分岐する電源電極用導出パッド5aと接
地電極用導出パッド5bを設けておき、絶縁基体1 に蓋体
2 を封止材を介し接合させる際に、蓋体2 に被着されて
いる容量素子A の一方の電極10を電源電極用導出パッド
5aに、他方の電極8 を接地電極用導出パッド5bに各々半
田を介し接合させることによって行われる。
電極及び接地電極への接続は、絶縁基体1 の上面に予め
半導体素子3 の電源電極及び接地電極が接続されるメタ
ライズ配線層より分岐する電源電極用導出パッド5aと接
地電極用導出パッド5bを設けておき、絶縁基体1 に蓋体
2 を封止材を介し接合させる際に、蓋体2 に被着されて
いる容量素子A の一方の電極10を電源電極用導出パッド
5aに、他方の電極8 を接地電極用導出パッド5bに各々半
田を介し接合させることによって行われる。
【００２６】尚、本実施例の場合、容量素子A の一方の
電極8 が、電気絶縁材料から成る蓋体2 を絶縁基体1 に
封止材を介して接合させる際の下地金属層としても作用
し、容量素子A の一方の電極8 を絶縁基体1 の上面に設
けた接地電極用導出パッド５ｂに半田等を介し接合させ
ることによって蓋体２ は絶縁基体1 に容器4 内部に半
導体素子3 を気密に収容するように接合される。
電極8 が、電気絶縁材料から成る蓋体2 を絶縁基体1 に
封止材を介して接合させる際の下地金属層としても作用
し、容量素子A の一方の電極8 を絶縁基体1 の上面に設
けた接地電極用導出パッド５ｂに半田等を介し接合させ
ることによって蓋体２ は絶縁基体1 に容器4 内部に半
導体素子3 を気密に収容するように接合される。
【００２７】更に前記容量素子A はその表面がSiO 2
CaO ZnO ガラス、SiO 2 BaO ZnO ガラス、SiO 2 、
エポキシ樹脂、ポリイミド樹脂もしくはこれらの混合物
等のアルファ線の放出が少ない材料から成る保護膜B で
被覆されており、該保護膜B は容量素子A から多量のア
ルファ線が放出され、これが容器４内部に収容する半導
体素子3 に照射、作用するのを有効に阻止す作用を為
し、これによって半導体素子3 がアルファ線によって誤
動作することはなく、常に正常、且つ安定に作動するこ
とが可能となる。
CaO ZnO ガラス、SiO 2 BaO ZnO ガラス、SiO 2 、
エポキシ樹脂、ポリイミド樹脂もしくはこれらの混合物
等のアルファ線の放出が少ない材料から成る保護膜B で
被覆されており、該保護膜B は容量素子A から多量のア
ルファ線が放出され、これが容器４内部に収容する半導
体素子3 に照射、作用するのを有効に阻止す作用を為
し、これによって半導体素子3 がアルファ線によって誤
動作することはなく、常に正常、且つ安定に作動するこ
とが可能となる。
【００２８】前記保護膜B はSiO 2 CaO ZnO ガラス
等に適当な有機溶剤、溶媒を添加混合して得たぺースト
や液状のエポキシ樹脂等を容量素子A の表面に従来周知
の印刷法により被着させ、しかる後、これを熱処理する
ことによって容量素子A 表面に所定厚み(10 〜100 μm)
に被着される。
等に適当な有機溶剤、溶媒を添加混合して得たぺースト
や液状のエポキシ樹脂等を容量素子A の表面に従来周知
の印刷法により被着させ、しかる後、これを熱処理する
ことによって容量素子A 表面に所定厚み(10 〜100 μm)
に被着される。
【００２９】かくして、上述の半導体素子収納用パッケ
ージによれば、絶縁基体1 の凹部1a底面に半導体素子3
をロウ材、ガラス、樹脂等の接着剤を介して接着固定す
るとともに該半導体素子3 の各電極をボンディングワイ
ヤ6 を介してメタライズ配線層5 に電気的に接続し、し
かる後、絶縁基体1 の上面に蓋体2 を半田等の封止材を
介し接合させ、絶縁基体1 と金属製蓋体2 とから成る容
器4 内部に半導体素子3 を気密に封止することによって
最終製品としての半導体装置となる。
ージによれば、絶縁基体1 の凹部1a底面に半導体素子3
をロウ材、ガラス、樹脂等の接着剤を介して接着固定す
るとともに該半導体素子3 の各電極をボンディングワイ
ヤ6 を介してメタライズ配線層5 に電気的に接続し、し
かる後、絶縁基体1 の上面に蓋体2 を半田等の封止材を
介し接合させ、絶縁基体1 と金属製蓋体2 とから成る容
器4 内部に半導体素子3 を気密に封止することによって
最終製品としての半導体装置となる。
【００３０】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００３１】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体素子を収容する容器の蓋体内面で、半導
体素子を収容する空所と対向する領域に容量素子が取着
されていることから、該容量素子の一対の電極を半導体
素子の電源電極及び接地電極に接続させ、半導体素子の
電源電極及び接地電極の間に一定の静電容量をもたせ
ば、半導体素子への供給電源電圧の変動によって生じる
ノイズは前記静電容量に有効に吸収されることとなり、
その結果、半導体素子へのノイズの入り込みによる誤動
作がなくなり、半導体素子を常に正常、且つ安定に作動
させることが可能となる。
よれば、半導体素子を収容する容器の蓋体内面で、半導
体素子を収容する空所と対向する領域に容量素子が取着
されていることから、該容量素子の一対の電極を半導体
素子の電源電極及び接地電極に接続させ、半導体素子の
電源電極及び接地電極の間に一定の静電容量をもたせ
ば、半導体素子への供給電源電圧の変動によって生じる
ノイズは前記静電容量に有効に吸収されることとなり、
その結果、半導体素子へのノイズの入り込みによる誤動
作がなくなり、半導体素子を常に正常、且つ安定に作動
させることが可能となる。
【００３２】また本発明の半導体素子収納用パッケージ
によれば、容量素子をアルファ線の放出が少ない材料か
ら成る保護膜で被覆したことから半導体素子にアルファ
線が照射され、作用することは一切なく、その結果、半
導体素子がアルファ線によって誤動作することはなく、
常に正常、且つ安定に作動させることが可能となる。
によれば、容量素子をアルファ線の放出が少ない材料か
ら成る保護膜で被覆したことから半導体素子にアルファ
線が照射され、作用することは一切なく、その結果、半
導体素子がアルファ線によって誤動作することはなく、
常に正常、且つ安定に作動させることが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・・・・絶縁基体 １ａ・・・・・凹部 ２・・・・・・蓋体 ３・・・・・・半導体素子 ４・・・・・・容器 ５・・・・・・メタライズ配線層 ７・・・・・・外部リード端子 Ａ・・・・・・容量素子 Ｂ・・・・・・保護膜
Claims (2)
- 【請求項１】絶縁基体と蓋体とから成る容器の内部空所
に半導体素子を気密に収容する半導体素子収納用パッケ
ージであって、前記蓋体の内面で、半導体素子を収容す
る空所と対向する領域に容量素子を取着するとともに該
容量素子の表面をアルファ線の放出が少ない材料から成
る保護膜で被覆したことを特徴とする半導体素子収納用
パッケージ。 - 【請求項２】前記保護膜がSiO 2 CaO ZnO ガラス、
SiO 2 BaO ZnO ガラス、SiO 2 、エポキシ樹脂、ポ
リイミド樹脂もしくはこれらの混合物で形成されている
ことを特徴とする請求項１に記載の半導体素子収納用パ
ッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7035004A JPH08236651A (ja) | 1995-02-23 | 1995-02-23 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7035004A JPH08236651A (ja) | 1995-02-23 | 1995-02-23 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236651A true JPH08236651A (ja) | 1996-09-13 |
Family
ID=12429960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7035004A Pending JPH08236651A (ja) | 1995-02-23 | 1995-02-23 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236651A (ja) |
-
1995
- 1995-02-23 JP JP7035004A patent/JPH08236651A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4714952A (en) | Capacitor built-in integrated circuit packaged unit and process of fabrication thereof | |
| JPH08139269A (ja) | 半導体素子収納用パッケージ | |
| JP2688718B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144953A (ja) | 電子部品収納用パツケージ | |
| JP2962921B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2997379B2 (ja) | 半導体装置 | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP2750241B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06236938A (ja) | 半導体素子収納用パッケージ | |
| JPH0677348A (ja) | 半導体素子収納用パッケージ | |
| JPH06244301A (ja) | 半導体素子収納用パッケージ | |
| JPH06151640A (ja) | 半導体素子収納用パッケージ | |
| JPH0951069A (ja) | 半導体素子収納用パッケージ | |
| JPH0637205A (ja) | セラミック配線基板 | |
| JPH06283624A (ja) | 半導体素子収納用パッケージ | |
| JPH05145009A (ja) | 半導体素子収納用パツケージ | |
| JPH08148591A (ja) | 半導体素子収納用パッケージ | |
| JPH06236961A (ja) | 半導体装置 |