JPH0430452A

JPH0430452A - 半導体集積回路装置

Info

Publication number: JPH0430452A
Application number: JP2136040A
Authority: JP
Inventors: Michihiro Inoue; 道弘井上; Toshiro Yamada; 俊郎山田; Junko Matsushima; 松嶋　順子
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-05-25
Filing date: 1990-05-25
Publication date: 1992-02-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、半導体集積回路装置に関し、特に高速性が要
求され且つ微細化配線構造を備えた半導体集積回路装置
に関するものである。

（従来の技術）従来の半導体集積回路装置においては、クロック信号線
又はデータ配線は、単一層のアルミ配線等からなる導電
性層を用いて配線されていた。また、より高速性を必要
とする信号配線においては、容量結合等による信号波形
の劣化を防止するために、第４図の平面図及び第５図の
波形図に示すように、一対の信号を相補信号にして差動
信号にすることがある。

第４図において、５１．５２は集積回路内の一対のクロ
ック信号配線又はデータ配線であって、５１は正相信号
線、５２は逆相信号線である。また、同図において、５
３．５４は他の一対のクロック信号線又はデータ配線で
あって、５３は正相信号線、５４は逆相信号線である。

また、第５図は、上記信号線５１，５２，５３．５４の
波形図である。

尚、第４図においては、二対の信号配線しか示していな
いが、大容量メモリー集積回路やマイクロプロセッサに
おいては、多数の信号配線が同一基板上に配線されるこ
とになる。

（発明が解決しようとする課題）しかるに、前記のような単一層の構成では、取り扱う信
号が益々高速になり且つ高集積化された半導体集積回路
においては、配線同士の間隔が短くなるに伴って、信号
同士が干渉して信号劣化が増大するという問題を有して
いる。

本発明はかかる点に鑑み、サブミクロン以下のデゼイン
ルールを用いる微細構造の集積回路の配線においても信
号同士が干渉を起こさず、これにより大容量メモリーや
高性能マイクロプロセッサ等におけるＬＳＩＣ大規模集
積回路）を実現するデータ配線方式を有する半導体集積
回路装置を提供することを目的とする。

（課題を解決するための手段）前記の目的を達成するため、請求項（１）の発明は、一
対の相補信号配線の主要配線部分同士が上下の位置で互
いに並行に配線されている構成とするものである。

また、請求項（２）の発明は、請求項（１）の発明にお
いて、一対の相補信号配線の主要配線部分は二層導電性
配線構造に形成されている構成とするものである。

また、請求項（３）の発明は、請求項（１）の発明にお
いて、一対の相補信号配線の主要配線部分同士は少なく
とも１回捻転されて互いの位置が上下に交代している構
成とするものである。

また、請求項（４）の発明は、信号配線の主要配線部分
と電源配線又はグランド配線の主要配線部分とが上下の
位置で互いに並行に配線されてなる一対の配線を備え、
該一対の配線の主要配線部分同士は少なくとも１回捻転
されて互いの位置が上下に交代している構成とするもの
である。

さらに、請求項（５）の発明は、請求項（４）の発明に
おいて、一対の配線の主要配線部分は二層導電性配線構
造に形成されている構成とするものである。

（作用）請求項（１）の発明の構成により、相補信号配線を少な
い配線領域で形成できるため、微細間隔を有する高密度
半導体集積回路における配線間の信号干渉という問題が
減少する。

請求項（３）の発明の構成により、半導体集積回路内の
クロック信号配線やデータ配線を容易にツイストペア線
の形にすることができるので、正相信号と逆相信号によ
るキャンセル効果を簡易に得ることができる。

請求項（４）の発明の構成により、信号配線と電源配線
又はグランド配線とからなる一対の配線を少ない配線領
域で形成することかできるため、微細間隔を有する高密
度半導体集積回路における配線間の信号干渉という問題
が減少する。

（実施例）以下、本発明の実施例を図面に基づいて説明する。

第１図は本発明の一実施例に係る半導体集積回路装置の
構成図であって、第１図（ａ）はその平面構造、第１図
（ｂ）は第１図（ａ）におけるＩｂ−１ｂ線の断面構造
、第１図（Ｃ）は第１図（ａ）におけるＩｃ−１ｃ線の
断面構造を示している。

第１図において、１．３．７は上層の配線の主要部であ
る上層主要配線部分、２，４．８は下層の配線の主要部
である下層主要配線部分であって、５は上層主要配線部
分１と下層主要配線部分４とを接続するコンタクト部、
６は上層主要配線部分３と下層主要配線部分２とを接続
するコンタクト部である。また、同図において、９は半
導体基板であって、１０は配線同士の間及び配線と半導
体基板９との間を絶縁する酸化膜等の絶縁膜である。

第１図に示すように、上層主要配線部分１は下層主要配
線部分２の上側において該下層主要配線部分２と平行に
配線されており、上層主要配線部分３は下層主要配線部
分４の上側において該下層主要配線部分４と平行に配線
されている。そして、上層主要配線部分１はコンタクト
部５で下層主要配線部分４と接続されているため、信号
は上層主要配線部分１から下層主要配線部分４へと伝達
される。また、上層主要配線部分１の下側に配線されて
いた下層主要配線部分２はコンタクト部６で上層主要配
線部分３と接続されているため、信号は下層主要配線部
分２から上層主要配線部分３へと伝達される。

このように、上層主要配線部分１と下層主要配線部分４
、及び下層主要配線部分２と上層主要配線部分３は互い
に一回捻転するツイストペア配線に形成されており、隣
接する信号配線同士の間に生じる容量結合による信号間
の干渉、或いは輻射による干渉は従来構造に比べて大幅
に減少する。

第２図は前記半導体集積回路装置を適用した第１具体例
の平面構成図である。同図において、１０１及び１０２
はφ１及び岡１の相補信号配線、１０３及び１０４はφ
ｚ、Ｊｚの相補信号配線、１０５及び１０６はφ３．革
３の相補信号配線であって、これら相補信号配線１０１
〜１０６はクロック配線或いはデータ配線を構成してい
る。

第２図において、１０１を正相信号線とすると、１０２
は逆相信号線であって、正相信号線１０１と逆相信号線
１０２とは、上層と下層とにおいて交互に配線されてい
る。また、相補信号線１０３と１０４及び相補信号線１
０５と１０６も、相補信号線１０１と１０２と同様に配
線されている。

また、同図において、２１及び２５は正相信号線１０１
の上層主要配線部分、２３は逆相信号線１０２の上層主
要配線部分、２４は正相信号線１０１の下層主要配線部
分、２２及び２６は逆相信号線１０２の下層主要配線部
分であって、上層主要配線部分２１と下層主要配線部分
２４とはコンタクト部２７で、下層主要配線部分２２と
上層主要配線部分２３とはコンタクト部２８で、上層主
要配線部分２３と下層主要配線部分２６とはコンタクト
２９で、下層主要配線部分２４と上層主要配線部分２５
とはコンタクト部３０で各々接続されている。

また、同図において、３１は正相信号線１０３の上層主
要配線部分、３２は正相信号線１０３の下層主要配線部
分、３３は逆相信号線１０４の上層主要配線部分、３４
は逆相信号線１０４の下層主要配線部分であって、上層
主要配線部分３１と下層主要配線部分３４とはコンタク
ト部３５で、下層主要配線部分３２と上層主要配線部分
３３とはコンタクト部３６で各々接続されている。

また、同図において、３７，３８，３９，４０゜４１．
４２．４Ｂ、４４．４５．４６は、各々相補信号線１０
５及び１０６の構成部分であって、相補信号線１０１及
び１０２の２１．　２２．　２３゜２４．２５，２６，
２７，２８，２９．３０と対応している。

同図に示されているように、相補信号線１０１と１０２
、相補信号線１０３と１０４、相補信号線１０４と１０
５とが各々対になる配線を構成しており、互いに上下の
位置を交代してツイストペア配線を構成している。この
ため、一対の相補信号線の主要配線部分同士が上層から
下層へ、下層から上層へと交代する毎にコンタクト部を
２が所づつ独立して設けねばならず、２が所のコンタク
ト部からなるコンタクト領域を余分に必要とする。

しかし、同図に示すように、コンタクト領域を千鳥状に
ずらして設けることにより、配線スペースは第４図に示
すような従来の単層構造に比べて４分の３で済む。

第３図は前記半導体集積回路装置を適用した第２具体例
の平面構成図であって、同図において、１０７は信号配
線φ１．１０８は信号配線φ１と対になるグランド配線
、１０９は信号配線φ２．１１０は信号配線φごと対に
なるグランド配線、１１１は信号配線φ３．１１２は信
号配線φ３と対になるグランド配線である。また、第３
図における２１〜４６は第２図における２１〜４６と対
応する構成要素である。

この第２具体例のように、一対の配線の一方をグランド
配線で構成したり、或いは交流的にグランドである電源
配線にすると、隣接信号間の容量結合による干渉の問題
については、ツイストペアを構成する一対の配線が相補
信号配線でないため正相信号と逆相信号によるキャンセ
ル効果は期待できないが、一方がグランド線であるため
にシールド効果が得られ、隣接信号への干渉が大幅に改
善できることになる。

（発明の効果）以上説明したように、請求項（１）〜（５）の発明に係
る半導体集積回路装置によると、信号配線を含む一対の
配線を少ない配線領域で形成できるため、微細間隔を有
する高密度半導体集積回路における配線間の信号干渉が
減少するので、高速信号の高密度配線で問題となるデー
タ信号やクロック信号の劣化を防止することができる。

このため、請求項（１）〜（５）の発明は、これからの
時代に対応する大容量メモリや高性能マイクロプロセッ
サ及びゲートアレイ等の大規模半導体集積回路の高性能
化を実現することができるので、その実用的効果は極め
て大きい。

さらに、請求項（３）及び（４）の発明によると、二層
配線を利用したツイストペア線を少ない配線領域で形成
することができるため、微細間隔を有する高密度半導体
集積回路における配線間の信号干渉が一層減少し、デー
タ信号やクロック信号の劣化を一層防止できる。

【図面の簡単な説明】

第１図（ａ）〜（ｃ）は本発明の一実施例に係る半導体
集積回路装置を示し、（ａ）は平面図、（ｂ）は（ａ）
におけるＩｂ−Ｉｂ線断面図、（ｃ）は（ａ）における
Ｉｃ−１ｃ線断面図、第２図は前記一実施例を適用した
第１具体例の平面構成図、第３図は前記一実施例を適用
した第２具体例の平面構成図、第４図は従来の半導体集
積回路装置における配線を示す平面構成図、第５図は相
補信号配線の波形図である。１．３．７・・・上層主要配線部分２．４．８・・・下層主要配線部分５．６−・・コンタクト部９・・・半導体基板１０・・・絶縁膜

Claims

【特許請求の範囲】

（１）一対の相補信号配線の主要配線部分同士が上下の
位置で互いに並行に配線されていることを特徴とする半
導体集積回路装置。
（２）前記一対の相補信号配線の主要配線部分は二層導
電性配線構造に形成されていることを特徴とする請求項
（１）に記載の半導体集積回路装置。
（３）前記一対の相補信号配線の主要配線部分同士は少
なくとも１回捻転されて互いの位置が上下に交代してい
ることを特徴とする請求項（１）に記載の半導体集積回
路装置。
（４）信号配線の主要配線部分と電源配線又はグランド
配線の主要配線部分とが上下の位置で互いに並行に配線
されてなる一対の配線を備え、該一対の配線の主要配線
部分同士は少なくとも１回捻転されて互いの位置が上下
に交代していることを特徴とする半導体集積回路装置。
（５）前記一対の配線の主要配線部分は二層導電性配線
構造に形成されていることを特徴とする請求項（４）に
記載の半導体集積回路装置。