JPH08236710A - 集積回路とその製造方法 - Google Patents

集積回路とその製造方法

Info

Publication number
JPH08236710A
JPH08236710A JP8000063A JP6396A JPH08236710A JP H08236710 A JPH08236710 A JP H08236710A JP 8000063 A JP8000063 A JP 8000063A JP 6396 A JP6396 A JP 6396A JP H08236710 A JPH08236710 A JP H08236710A
Authority
JP
Japan
Prior art keywords
dielectric layer
doped
layer
patterned conductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8000063A
Other languages
English (en)
Other versions
JP3009618B2 (ja
Inventor
Kuo-Hua Lee
リー クオ−フア
Chen-Hua Douglas Yu
ダグラス ユー チェン−フア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH08236710A publication Critical patent/JPH08236710A/ja
Application granted granted Critical
Publication of JP3009618B2 publication Critical patent/JP3009618B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 複数のレベルのパターン化導体を有する集積
回路素子において、移動イオンの汚染を回避する構造お
よびそのような素子の製造方法を提供する。 【解決手段】 本発明は基板１１上に導体（ゲート）１
５を形成する。第１誘電体層１７がこのゲート１５と基
板１１の上に形成される。第１のパターン化導体１９が
この第１誘電体層１７上に形成される。第２のドープし
た誘電体層２３が前記の第１のパターン化導体１９と前
記の第１の誘電体層１７上に形成される。第２のパター
ン化導体２１が第２のドープした誘電体層２３上に形成
され第３のドープした誘電体層２７が第２のパターン化
導体２１上に形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路とその製
造方法に関する。
【０００２】
【従来の技術】ＳＲＡＭは、ポリシリコン製の負荷抵抗
を用いている。即ち、各ＳＲＡＭのセルは、２個のアク
セストランジスタと、２個のプルダウントランジスタ
と、２個のポリシリコン製負荷抵抗とを有する。このよ
うなＳＲＡＭセルは、ポリシリコン製のランナーの少な
くとも２つのレベル（通常３つのレベル）を有してい
る。
【０００３】ＳＲＡＭの開発に関する問題点は、ポリシ
リコン製抵抗の近傍の移動チャージがセルの性能を劣化
させることである。このような問題を解決する試みに
は、上部レベルの即ち集積回路の第３のポリシリコンレ
ベル上のドープしたＴＥＯＳ（ＢＰＴＥＯＳの形態で）
から形成される層を配置することである。しかし、実験
結果によれば、このような方法でも依然として移動チャ
ージの問題は解決していない。
【０００４】ナトリウムゲッターとして用いられる別の
誘電体材料は、リンをドープしたガラス即ちｐガラスで
ある。リンをドープしたガラスは、アルミメタライゼー
ションを用いる集積回路で用いられている。通常このリ
ンドープのガラスは、（ａ）形成後加熱しないか、ある
いは（ｂ）形成後フローを引き起こすために９００℃か
ら１０００℃の高温に加熱するかのいずれかである。
【０００５】
【発明が解決しようとする課題】したがって本発明の目
的は、ＳＲＡＭＳのような集積回路、あるいは複数のレ
ベルのパターン化導体を有する他の装置において移動イ
オンの汚染を回避するような構造およびそのような素子
の製造方法を提供することである。
【０００６】
【課題を解決するための手段】本発明の方法は特許請求
の範囲に記載した通りである。本発明の１実施例によれ
ば、本発明は基板上にゲートが形成される。第１誘電体
層がこのゲートと基板の上に形成される。第１のパター
ン化導体がこの第１誘電体層上に形成される。第２のド
ープした誘電体層が前記の第１のパターン化導体と前記
の第１の誘電体層上に形成される。第２のパターン化導
体が第２のドープした誘電体層上に形成され第３のドー
プした誘電体層が第２のパターン化導体上に形成され
る。
【０００７】
【発明の実施の形態】次に本発明の１実施例を図を用い
て説明する。基板１１は、通常ドープしたシリコン，エ
ピタキシャルシリコン等から形成される。通常基板１１
は、他の材料層が堆積あるいは形成するための母材を意
味する。基板１１の上にフィールド酸化物１３が形成さ
れ、さらにポリシリコン製導体１５が形成される。この
ポリシリコン製導体１５は通常ポリシリコン製のゲート
である。誘電体層１７は、ＴＥＯＳを堆積することによ
り形成される二酸化シリコン層である。誘電体層１７
は、非ドープで層を形成する際にドープ材料によりソー
ス領域あるいはドレイン領域を不用意にドープするのを
阻止するためのものである。この誘電体層１７の上にパ
ターン化ポリシリコン層１９が形成される。この誘電体
層１７は、一般的にはポリシリコン製でＳＲＡＭセルの
ローカル相互接続を提供する。ポリシリコン製導体１５
とパターン化ポリシリコン層１９のいずれかあるいは両
方は、シリコン化合物で例えば窒化シリコンで等であ
る。ナトリウム捕獲層２３は、ｐガラス製でパターン化
ポリシリコン層１９と誘電体層１７の上に堆積される。
ナトリウム捕獲層２３は、シランのＬＰＣＶＤで４００
℃以下で形成される。別法として、低温で形成されたプ
ラズマ強化ｐドープＴＥＯＳ（ＰＥ−ＰＴＥＯＳ）から
形成することもできる。ナトリウム捕獲層２３が形成さ
れたあと、たとえば８００℃から８５０℃の温度でアニ
ールされる。このアニールステップによりイオンがｐガ
ラス内に移動する。低温アニールはその下のシリコン化
合物に損傷を与えるのを回避できる。
【０００８】パターン化ポリシリコン層１９をカバーし
包囲するナトリウム捕獲層２３は、パターン化ポリシリ
コン層１９とその下の層例えばフィールド酸化物１３あ
るいは誘電体層１７あるいはポリシリコン製導体１５中
に存在するナトリウムを捕獲するのに役立つ。このナト
リウム捕獲層２３が存在することにより下層中に存在す
るナトリウムが充分に捕獲される。通常ポリシリコン製
の導体２１は、ナトリウム捕獲層２３の上に形成され
る。しかし少なくとも導体２１の一部は、ＳＲＡＭとし
て機能するよう比較的高い抵抗率を有する。言い換える
とＳＲＡＭの負荷抵抗は導体２１内に含まれている。導
体２１を堆積しその後パターン化してその抵抗率を調整
する方法は、従来公知のものである。非ドープ誘電体層
２５は、好ましくはＴＥＯＳ、あるいはプラズマ強化Ｔ
ＥＯＳから形成される。ドープ誘電体層２７は、ボロン
リンドープのＴＥＯＳ（ＢＰＴＥＯＳ）から形成された
誘電体層である。ドープ誘電体層２７は、ナトリウムゲ
ッタリング層として機能する。しかし、本発明によれば
ドープ誘電体層２７は、基板１１とフィールド酸化物１
３からナトリウムを除去するが、完全には除去できるも
のではない。したがって、ナトリウム捕獲層２３を存在
させることが好ましい。非ドープ誘電体層２９は、ＴＥ
ＯＳを分解することにより形成された二酸化シリコン層
である。
【０００９】
【発明の効果】以上述べたように、本発明は、３つのレ
ベルのポリシリコンを利用するようなＳＲＡＭあるいは
他の装置に対して極めて有効である。しかし本発明は、
これに限定されるものではないが３つのレベルのポリシ
リコン製の処理は、フォトレジスト層の形成とエッチン
グを必要とし、これは他の素子の形成方法の処理とは異
なるものである。ＳＲＡＭを形成するのに必要なさらに
別の処理は、より多くのナトリウムを生成し、そのため
にナトリウム捕獲層２３は、このナトリウムをトラップ
するのに極めて有効である。
【００１０】従来のＳＲＡＭ処理がその後実行され、例
えば非ドープ誘電体層２９の上に形成する金属導体の層
の形成等がそれには含まれる。
【図面の簡単な説明】
【図１】本発明の１実施例の集積回路の断面図
【符号の説明】
１１ 基板 １３ フィールド酸化物 １５ ポリシリコン製導体 １７ 誘電体層 １９ パターン化ポリシリコン層 ２１ 導体 ２３ ナトリウム捕獲層 ２５ 非ドープ誘電体層 ２７ ドープ誘電体層 ２９ 非ドープ誘電体層
フロントページの続き (72)発明者 チェン−フア ダグラス ユー アメリカ合衆国，32836 フロリダ，オー ランド，ウィックハム ウェイ 9261

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 （Ａ）基板（１１）の上にゲート（１
    ５）を形成するステップと、 （Ｂ）前記ゲート（１５）の上に第１の誘電体層（１
    ７）を形成するステップと、 （Ｃ）前記第１の誘電体層（１７）の上に第１のパター
    ン化導体（１９）を形成するステップと、 （Ｄ）前記パターン化導体（１９）と前記第１の誘電体
    層（１７）の上に第２のドープした誘電体層（２３）を
    形成するステップと、 （Ｅ）ナトリウムイオンを収集するために前記第２のド
    ープ誘電体層（２３）を加熱するステップと、 （Ｆ）前記第２のドープ誘電体層２３の上に第２のパタ
    ーン化導体（２１）を形成するステップと、 （Ｇ）前記第２のパターン化導体（２１）の上に第３の
    ドープ誘電体層（２７）を形成するステップと、 からなり前記第３のドープ誘電体層（２７）はナトリウ
    ムイオンをゲッタリングすることを特徴とする集積回路
    の形成方法。
  2. 【請求項２】 前記第２のパターン化導体（２１）と前
    記第３のドープ誘電体層（２７）との間に、第４の非ド
    ープ誘電体層（２５）を形成するステップをさらに有す
    ることを特徴とする請求項１の方法。
  3. 【請求項３】 前記第３のドープ誘電体層（２７）の上
    に、第５の非ドープ誘電体層（２９）を形成するステッ
    プをさらに有することを特徴とする請求項１の方法。
  4. 【請求項４】 前記第５の非ドープ誘電体層（２９）の
    上に、少なくとも１つの金属化レベル層が形成されるこ
    とを特徴とする請求項３の方法。
  5. 【請求項５】 前記集積回路はＳＲＡＭであることを特
    徴とする請求項１の方法。
  6. 【請求項６】 前記第２のドープ誘電体層（２３）は、
    ＰガラスとＰＥ−ＰＴＥＯＳからなるグループから選択
    された材料で形成されることを特徴とする請求項１の方
    法。
  7. 【請求項７】 前記（Ｅ）の加熱ステップは、８００℃
    から８５０℃の温度に加熱されることを特徴とする請求
    項１の方法。
  8. 【請求項８】 前記ゲート（１５）と第１のパターン化
    導電体（１９）と前記第２のパターン化導電体（２１）
    とは、ポリシリコンから形成されることを特徴とする請
    求項１の方法。
  9. 【請求項９】 前記導体の少なくとも１つは、その上に
    形成されるシリコン化合物を有することを特徴とする請
    求項８の方法。
JP8000063A 1994-12-29 1996-01-04 集積回路の製造方法 Expired - Lifetime JP3009618B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US366192 1994-12-29
US08/366,192 US5559052A (en) 1994-12-29 1994-12-29 Integrated circuit fabrication with interlevel dielectric

Publications (2)

Publication Number Publication Date
JPH08236710A true JPH08236710A (ja) 1996-09-13
JP3009618B2 JP3009618B2 (ja) 2000-02-14

Family

ID=23442018

Family Applications (2)

Application Number Title Priority Date Filing Date
JP34209295A Expired - Fee Related JP3353051B2 (ja) 1994-12-29 1995-12-28 集積回路構造の線幅測定
JP8000063A Expired - Lifetime JP3009618B2 (ja) 1994-12-29 1996-01-04 集積回路の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP34209295A Expired - Fee Related JP3353051B2 (ja) 1994-12-29 1995-12-28 集積回路構造の線幅測定

Country Status (6)

Country Link
US (1) US5559052A (ja)
EP (1) EP0720222B1 (ja)
JP (2) JP3353051B2 (ja)
KR (1) KR100517389B1 (ja)
DE (1) DE69535056T2 (ja)
TW (1) TW344117B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104268A (ja) * 1992-09-21 1994-04-15 Mitsubishi Electric Corp ゲッタリング効果を持たせた半導体基板およびその製造方法
US5605853A (en) * 1996-05-28 1997-02-25 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a semiconductor device having 4 transistor SRAM and floating gate memory cells
US5990513A (en) 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
JP6267624B2 (ja) 2014-10-24 2018-01-24 住友電気工業株式会社 炭化珪素半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007297A (en) * 1971-09-20 1977-02-08 Rca Corporation Method of treating semiconductor device to improve its electrical characteristics
JPS5555538A (en) * 1978-10-20 1980-04-23 Hitachi Ltd Semiconductor device
JPS5632732A (en) * 1979-08-27 1981-04-02 Mitsubishi Electric Corp Semiconductor device
JPS5728335A (en) * 1980-07-28 1982-02-16 Hitachi Ltd Semiconductor device
JPS5756221A (en) * 1981-08-05 1982-04-03 Shin Kobe Electric Mach Co Ltd Manufacture of thermoplastic resin laminated plate
JPS6074550A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置の製造方法
GB8401250D0 (en) * 1984-01-18 1984-02-22 British Telecomm Semiconductor fabrication
US4589928A (en) * 1984-08-21 1986-05-20 At&T Bell Laboratories Method of making semiconductor integrated circuits having backside gettered with phosphorus
JPS6195533A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体装置
JP2523488B2 (ja) * 1986-04-18 1996-08-07 株式会社日立製作所 半導体記憶装置
US5290727A (en) * 1990-03-05 1994-03-01 Vlsi Technology, Inc. Method for suppressing charge loss in EEPROMs/EPROMS and instabilities in SRAM load resistors
US5246887A (en) * 1991-07-10 1993-09-21 At&T Bell Laboratories Dielectric deposition
JP2809018B2 (ja) * 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH08255817A (ja) 1996-10-01
DE69535056D1 (de) 2006-07-27
KR100517389B1 (ko) 2006-05-10
EP0720222B1 (en) 2006-06-14
JP3353051B2 (ja) 2002-12-03
DE69535056T2 (de) 2007-01-11
KR960026882A (ko) 1996-07-22
EP0720222A3 (en) 1997-11-12
US5559052A (en) 1996-09-24
EP0720222A2 (en) 1996-07-03
JP3009618B2 (ja) 2000-02-14
TW344117B (en) 1998-11-01

Similar Documents

Publication Publication Date Title
US5545581A (en) Plug strap process utilizing selective nitride and oxide etches
US5208472A (en) Double spacer salicide MOS device and method
US5241193A (en) Semiconductor device having a thin-film transistor and process
US5173450A (en) Titanium silicide local interconnect process
EP0517368B1 (en) Local interconnect for integrated circuits
US5168076A (en) Method of fabricating a high resistance polysilicon load resistor
JPH0883915A (ja) 薄膜トランジスタおよびその形成方法
JPH04211134A (ja) 集積回路及びその製造方法
JPH05267581A (ja) 高抵抗ポリシリコン負荷抵抗
US5346860A (en) Method for fabricating an interconnect structure in an integrated circuit
US5843815A (en) Method for fabricating a MOSFET device, for an SRAM cell, using a self-aligned ion implanted halo region
US20020037644A1 (en) Method for forming tungsten bit line and devices including the same
US5911114A (en) Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure
JP3213909B2 (ja) 抵抗およびその作製方法
US5494848A (en) Buried contact trench process
JPH08236710A (ja) 集積回路とその製造方法
US6472261B2 (en) Method of forming an integrated circuit contact structure having gate electrode protection for self-aligned contacts with zero enclosure
JPH05206127A (ja) Ｃｍｏｓ装置におけるコンタクトの構成体及び製造方法
JP3255427B2 (ja) 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法
JP3367480B2 (ja) 半導体集積回路装置の製造方法
US6136675A (en) Method for forming gate terminal
EP0422824A1 (en) Field-effect transistor with polysilicon window pad
US6100154A (en) Using LPCVD silicon nitride cap as a barrier to reduce resistance variations from hydrogen intrusion of high-value polysilicon resistor
EP0660392A1 (en) Method and interlevel dielectric structure for improved metal step coverage
US6204116B1 (en) Method of fabricating a capacitor with a low-resistance electrode structure in integrated circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term