JPH08237754A - 遠隔監視装置における受信及び送信方法並びにその回路 - Google Patents

Abstract

(57)【要約】 【目的】 遠隔監視装置における受信及び送信方法とそ
の回路に関し、回路規模の小形化ならびに低消費電力化
を図ることを目的とする。 【構成】 高速ビットレートのパラレルの受信監視デー
タｒｄを、速度・シリアル変換部１２にて低速ビットレ
ートのシリアル受信監視データｒｄ′に変換して処理を
行う。一方、低速ビットレートで処理されたシリアル送
信監視データｓｄ′をパラレル変換部２６と監視情報挿
入部２７にて高速ビットレートの送信監視データｓｄと
する。このときの処理クロックは、低速ビットレートの
クロックＣＬ２を、クロック制御部１３等で制御し、必
要なときのみクロックＣＬ２′として供給する。さら
に、透過性処理部１４，２５は、１ビットずつ順次シフ
トされた複数のデータビット列を並行して用意してお
き、これらのうちの１つを選択するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は遠隔監視装置における受
信および送信方法ならびにその回路、例えばＳＤＨ（同
期ディジタル・ハイアラーキ）伝送システムにおけるデ
ィジタル伝送装置を遠隔監視するための遠隔監視装置に
おける受信および送信方法ならびにその回路に関する。

【０００２】ＳＤＨ伝送システムにおいて、例えばＳＯ
Ｈ（Ｓｅｃｔｉｏｎ Ｏｖｅｒｈｅａｄ）、ＰＯＨ（Ｐ
ａｔｈ Ｏｖｅｒｈｅａｄ）等のオーバーヘッドは、本
来のディジタル情報データに付加されて伝送される。こ
の場合、そのオーバーヘッドは監視情報を送信するため
のデータ部分であり、上記の遠隔監視等に用いられ、例
えば伝送品質の監視データ、伝送路の監視データ、ディ
ジタル伝送装置の故障報知データ等、種々の監視データ
を含むものである。

【０００３】オーバーヘッドとして例えば上記のＳＯＨ
を例にとると、このＳＯＨは、９行×９列のマトリクス
状にマッピングされたデータ構造をなし、このマトリク
ス内のＤ４，Ｄ５…Ｄ１２と称される監視データ領域に
上記の監視情報がマッピングされて収容される。Ｄ４，
Ｄ５…Ｄ１２はそれぞれ１バイト＝８ビット構成（全体
で８×９＝７２ビット構成）である。

【０００４】このオーバーヘッドの上記監視データ領域
は、前述のとおり、監視情報を伝えるためデータ領域で
あるから、そのデータ自体に誤りがあっては、監視の役
目を果すことができない。このため遠隔監視装置内の受
信系および送信系ともに、“透過性処理”等を含む誤り
監視処理も行われる。

【０００５】

【従来の技術】図１８は本発明が適用される伝送システ
ムの一例を示す図である。本図において、参照番号１は
本発明が適用される遠隔監視装置を示す。この遠隔監視
装置１はインタフェース盤２内に設けられ、さらに網終
端装置（例えばＮＴ１）４に接続される。

【０００６】遠隔監視装置１が取り扱う情報はオーバー
ヘッド（例えばＳＯＨ）であり、その周知のデータ構造
例を本図の下段に示すが、このオーバーヘッドの中で
も、とりわけＤ４，Ｄ５…Ｄ１２からなる監視データ領
域にマッピングされた監視情報を取り扱う。この監視情
報は網終端装置４から受信するものと、網終端装置４へ
送信するものとからなり、受信した監視情報の分析なら
びに送信すべき監視情報に乗せるデータの入力等は監視
制御部３にて行う。

【０００７】ところでインタフェース盤２を介して遠隔
監視装置１で受けた受信監視データおよび遠隔監視装置
１より送信される送信監視データは８ビットのパラレル
データであり、Ｄ４→Ｄ５→Ｄ６→…のように順次８ビ
ット単位で受信されまた送信される。しかもこれら８ビ
ット単位のパラレルデータは例えば１９．４４MHz とい
う高速のビットレートで受信されまた送信される。

【０００８】

【発明が解決しようとする課題】８ビット単位のパラレ
ルデータ（監視データ）を、高速のビットレートで受信
しまた送信する遠隔監視装置１は、その回路規模が大き
くなるという問題がある。また高速のビットレートで大
規模なハードウエアを駆動するため消費電力が大になる
という問題がある。

【０００９】上記問題点に鑑み本発明は、小規模な回路
で構成でき、かつ、低消費電力化が可能な遠隔監視装置
を実現することを目的とするものである。

【００１０】

【課題を解決するための手段】図１は本発明に係る遠隔
監視装置の基本構成を示す図（その１）、図２は本発明
に係る遠隔監視装置の基本構成を示す図（その２）であ
る。これらの図において、参照番号１は遠隔監視装置の
全体を表し、受信回路１０と送信回路２０とからなる。

【００１１】受信回路１０に入力された高速ビットレー
トのパラレルの受信データＲＤは、監視情報抽出部１１
によって、そのＲＤ内のパラレルの受信監視データｒｄ
のみが抽出され、速度・シリアル変換部１２において、
低速ビットレートでシリアルの受信監視データｒｄ′に
変換される。この受信監視データｒｄ′は、一方におい
て、クロック制御部１３に入力され、他方において、透
過性処理部１４に入力される。クロック制御部１３は、
必要なときのみ供給される低速ビットレートの処理クロ
ックＣＬ２′を生成する。透過性処理部１４は、既述し
た５連続の論理“１”ビットを検出すると共に、その直
後に付加された論理“０”を削除する。

【００１２】誤り検出部１５は、例えばフレームチエッ
クシーケンス（ＦＣＳ）によるデータ誤りの検出を行
う。この誤り検出部１５の判定結果により、今受信して
いるデータの有効または無効を、データ判定部１６にて
決定する。この決定と、先の透過性処理部１４による誤
り検出結果とをデータ通知部１７に入力する。データ通
知部１７は今受信しているデータが正常か異常かを、監
視情報収拾処理部１８に伝える。

【００１３】一方、送信回路２０について見ると、監視
情報収拾処理部１８からの監視情報、例えば、被遠隔監
視対象のどのアドレスの内容を見るのか、あるいは種々
監視における判定基準（閾値）をどの位にする設定する
か等々の情報が、シリアルのデータｄ′としてデータ生
成部２３に入力され、ここで所定のフォーマットに変換
されて出力される。

【００１４】データ生成部２３から出力されたシリアル
データｄ′は誤り検出コード付加部２４に入力され、こ
こで誤り検出コード、例えば所定の生成多項式でデータ
ｄ′を割り算したときの余り、がそのデータｄ′に付加
される。さらに透過性処理部２５は、誤り検出コードが
付加されたビット列（ｄ′）中、５連続の論理“１”ビ
ットを検出したときはその直後のビットに論理“０”を
挿入して、そのビット列を送り出す。

【００１５】かくしてシリアルの送信監視データｓｄ′
としてパラレル変換部２６に入力され、ここで、パラレ
ルの送信監視データｓｄとなる。さらに、監視情報挿入
部２７にて、高速ビットレート（ＣＬ１）のパラレルの
送信データＳＤ内にそのｓｄをマッピングし、被遠隔監
視対象に送信する。この送信データＳＤが高速ビットレ
ート（ＣＬ１）であるのに対し、シリアルの送信監視デ
ータｄ′やｓｄ′は低速ビットレート（ＣＬ２）であ
る。この低速ビットレートのクロックを生成するのが速
度変換部２１である。

【００１６】さらに、クロック制御部２２は、必要なと
きのみ供給される低速ビットレートの処理クロックＣＬ
２′を生成する。以上が本発明に係る遠隔監視装置の基
本構成である。ただし、従来のどおりの回路要素あるい
は方法要素も含まれているので、特に本発明に特徴的な
本方法要素や回路要素を以下に明らかにする。

【００１７】（１）本発明の第１態様では、次の受信方
法を提供する。 ｉ）高速ビットレート（ＣＬ１）で入力されるパラレル
の受信データＲＤ内の、複数のビットからなるパラレル
の受信監視データｒｄを、次の受信監視データｒｄが到
来する以前の間、各該ビット毎にパラレルにラッチし、 ii) ラッチされた各該ビット毎の前記受信監視データｒ
ｄを前記高速ビットレート（ＣＬ１）よりも低い低速ビ
ットレート（ＣＬ２）でシリアルの受信監視データに変
換し、該シリアルの受信監視データｒｄ′を用いて処理
を行う。

【００１８】（２）本発明の第２態様では、次の送信方
法を提供する。 ｉ）監視情報の処理を、パラレルの送信データＳＤの高
速ビットレートよりも低いビットレートを有するシリア
ルのデータｄ′によって行い、 ii）その処理後のシリアルの送信監視データｓｄ′をパ
ラレル変換し、さらにビットレートの変換を行ってパラ
レルの送信データＳＤとする。

【００１９】（３）上記の態様（１）において、シリア
ルの受信監視データｒｄが、予め定めた固定の連続ビッ
ト長で、且つ、周期的に生成される場合、前記の処理を
行うために供給される低速ビットレートの処理クロック
ＣＬ２を、各固定の連続ビット長に対応する期間中のみ
選択的に有効とし、それ以外の期間は、処理クロックＣ
Ｌ２の供給を停止するようにする。

【００２０】（４）同様に、上記の態様（２）におい
て、パラレルの送信データＳＤの高速ビットレート（Ｃ
Ｌ１）よりも低い低速ビットレート（ＣＬ２）を有する
シリアルのデータｄ′が、予め定めた固定の連続ビット
長で、且つ、周期的に生成される場合、前記の処理を行
うために供給される低速ビットレートの処理クロックＣ
Ｌ２を、各固定の連続ビット長に対応する期間中のみ選
択的に有効とし、それ以外の期間は、該処理クロックＣ
Ｌ２の供給を停止するようにする。

【００２１】（５）本発明の第５態様で提供する受信回
路１０は、高速ビットレート（ＣＬ１）のパラレルの受
信データＲＤの中に遠隔監視のための監視情報として挿
入されたパラレルの受信監視データｒｄを処理した後、
監視情報収拾処理部１８に入力する遠隔監視装置１にお
いて、その処理の１つとして、受信監視データをなすビ
ット列から、論理“１”の所定数連続ビットの直後のビ
ットに挿入されている論理“０”を検出する毎に該論理
“０”を削除するための透過性処理を含み、かつ、該透
過性処理を含む前記の処理を、低速ビットレート（ＣＬ
２）のシリアルに変換された受信監視データｒｄ′によ
って行うようにした受信回路である。

【００２２】ここに上記透過性処理を行うための透過性
処理部１４は、ｉ）シリアルに変換された受信監視デー
タｒｄ′を入力し、１ビットずつ順次ビットシフトした
複数のシリアル受信監視データ列を並行して出力するシ
フトレジスタ部３１と、ii)複数のシリアル受信監視デ
ータ列のうちの１つを前記の処理の対象として入力し、
その中に出現する論理“１”の所定数連続ビットの直後
のビットに挿入されている論理“０”を検出する検出部
と、iii)その検出部で前記の検出が行われる毎に、当該
シリアル受信監視データ列よりも１ビット遅れてシフト
されるシリアル受信監視データ列を選択するための選択
信号を生成する選択信号生成部と、iv)複数のシリアル
受信監視データ列を並列に受信し、上記の選択信号生成
部より出力される選択信号によって指定された１つのシ
リアル受信監視データ列に切り換え前記の処理の対象と
して出力するセレクタ部とから構成する。

【００２３】（６）本発明の第６態様で提供する送信回
路２０は、監視情報収拾処理部１８を備え、該監視情報
収拾処理部１８から送出された遠隔監視のための監視情
報を処理し、該監視情報をなすパラレルの送信監視デー
タｓｄを、高速ビットレート（ＣＬ１）のパラレルの送
信データＳＤの中に挿入して出力する遠隔監視装置
（１）において、その処理の１つとして、該送信監視デ
ータをなすビット列から、論理“１”の所定数連続ビッ
トを検出する毎にその所定数連続ビットの直後のビット
に論理“０”を挿入するための透過性処理を含み、か
つ、該透過性処理を含む前記の処理を、低速ビットレー
ト（ＣＬ２）のシリアルに変換された送信監視データｓ
ｄ′によって行うようにした送信回路である。

【００２４】ここに上記透過性処理を行うための透過性
処理部２４は、ｉ）シリアルに変換された送信監視デー
タｓｄ′を入力し、１ビットずつ順次ビットシフトした
複数のシリアル送信監視データ列を並行して出力するシ
フトレジスタ部と、ii）複数のシリアル送信監視データ
列のうちの１つを前記の処理の対象として入力し、その
中に出現する論理“１”の所定数連続ビットを検出する
検出部と、iii)その検出部で前記の検出が行われる毎
に、当該シリアル送信監視データ列よりも１ビット進ん
でシフトされたシリアル送信監視データ列を選択するた
めの選択信号を生成する選択信号生成部と、iv) 論理
“０”のデータならびに複数のシリアル送信監視データ
列を並列に受信し、上記検出部で前記の検出が行われる
と同時に論理“０”のデータを選択して出力し、引き続
きその選択信号生成部により出力される上記選択信号に
よって指定された１つのシリアル受信監視データ列に切
り換え前記の処理の対象として出力するデータ選択部
と、から構成する。

【００２５】（７）本発明の第７態様で提供する受信回
路１０は、高速ビットレート（ＣＬ１）のパラレルの受
信データの中に遠隔監視のための監視情報として挿入さ
れたパラレルの受信監視データｒｄを処理した後、監視
情報収拾処理部１８に入力する遠隔監視装置１におい
て、前記の処理を、低速ビットレート（ＣＬ２）のシリ
アルに変換された受信監視データｒｄ′によって行うよ
うにした受信回路である。

【００２６】この受信回路１０内には、i)複数ビットか
らなるパラレルの受信監視データｒｄを、各ビット対応
にラッチするラッチ回路と、ii) このラッチ回路にラッ
チされた複数ビットからなるパラレルの受信監視データ
をシリアルの受信監視データに変換するパラレル／シリ
アル変換回路と、を備える。 （８）本発明の第８態様で提供する送信回路２０は、監
視情報収拾処理部１８を備え、この監視情報収拾処理部
１８から送出された遠隔監視のための監視情報を処理
し、該監視情報をなすパラレルの送信監視データを、高
速ビットレート（ＣＬ１）のパラレルの送信データの中
に挿入して出力する遠隔監視装置１において、前記の処
理を、低速ビットレートのシリアルに変換された送信監
視データによって行うようにした送信回路である。

【００２７】この送信回路２０内には、ｉ）シリアルの
送信監視データｓｄ′を、複数ビットのパラレルデータ
（ｓｄ）に変換するシリアル／パラレル変換回路と、i
i) このシリアル／パラレル変換回路からのパラレルデ
ータを送信監視データｓｄとしてパラレルの受信データ
ＳＤの中に挿入するマルチプレクサと、を備える。 （９）本発明の第９態様で提供する受信回路１０は、高
速ビットレートのパラレルの受信データの中に遠隔監視
のための監視情報として挿入されたパラレルの受信監視
データを処理した後、監視情報収拾処理部１８に入力す
る遠隔監視装置１において、前記の処理を、低速ビット
レートのシリアルに変換された受信監視データによって
行うようにすると共に、前記の処理を行うために低速ビ
ットレートの処理クロックＣＬ２を、シリアルの受信監
視データをなす固定の連続ビット長に対応する期間中の
み選択的に有効としそれ以外の期間は、処理クロックＣ
Ｌ２の供給を停止するようにした受信回路である。

【００２８】ここに受信回路１０内には、i ）受信監視
データの先頭タイミング信号が与えられた後、前記の期
間に相当する間のみイネーブルパルスを生成し続けるイ
ネーブルパルス生成部と、ii）このイネーブルパルスが
生成されている間、処理クロックＣＬ２を該受信回路内
に出力するＡＮＤゲートとを備える。 （１０）本発明の第１０態様で提供する送信回路２０
は、監視情報収拾処理部１８を備え、この監視情報収拾
処理部１８から送出された遠隔監視のための監視情報を
処理し、該監視情報をなすパラレルの送信監視データ
を、高速ビットレートのパラレルの送信データの中に挿
入して出力する遠隔監視装置１において、前記の処理
を、低速ビットレートのシリアルに変換された送信監視
データによって行うと共に、前記の処理を行うために低
速ビットレートの処理クロックＣＬ２を、シリアルの送
信監視データｓｄ′をなす固定の連続ビット長に対応す
る期間中のみ選択的に有効とし、それ以外の期間は該処
理クロックＣＬ２の供給を停止するようにした送信回路
である。

【００２９】ここに送信回路２０内には、ｉ）送信監視
データの送信開始タイミング信号が与えられた後、前記
の期間に相当する間のみイネーブルパルスを生成し続け
るイネーブルパルス生成部と、ii) このイネーブルパル
スが生成されている間、処理クロックＣＬ２を該送信回
路内に出力するＡＮＤゲートとを備える。

【００３０】

【作用】上記第１態様（１）〜第１０態様（１０）にお
ける各作用はそれぞれ次のとおりである。 （１）例えば８ビットパラレルで入力された高速ビット
レート（ＣＬ１）の受信監視データｒｄを、低速ビット
レート（ＣＬ２）のシリアル受信監視データｒｄ′にデ
ータ変換すれば、回路規模は単純に１／８に縮小でき
る。また低速ビットレートのクロックを用いれば、消費
電力も減少する。

【００３１】例えば１９．４４MHz という高速ビットレ
ートのパラレルデータ（受信監視データ）をシリアルデ
ータにデータ変換すると、一般的には、このシリアルデ
ータは１９．４４MHz の整数倍というさらに高速ビット
レートにならざるを得ない。ところが本発明では、その
高速ビットレートのパラレルデータが、フレームパルス
のタイミングで周期的に現れることに着目し、次の受信
監視データが到来するより前迄に、そのパラレルデータ
を各ビット毎に時間軸上で引き延ばし、その上で、各ビ
ットを低速ビットレートで順次サンプリングして、低速
ビットレートのシリアルデータに変換する。

【００３２】図３は本発明におけるデータ変換の原理を
表す図である。本図においてパラレルの受信監視データ
ｒｄは、図１８のオーバーヘッドにおける監視データ領
域Ｄ４，Ｄ５…Ｄ１２に相当する。各データ領域は１バ
イト＝８ビット（Ｄ４−１，Ｄ４−２…Ｄ４−８，Ｄ５
−１、Ｄ５−２…）であり、１９．４４MHz の高速クロ
ックＣＬ１で入力される。またこれらの監視データは、
フレームパルスＦＰに同期して周期的に現れる。例えば
フレームパルスＦＰは８kH、すなわち１２５μｓで現れ
る。

【００３３】この１２５μｓに引き延ばされた各ビット
のデータを、低速ビットレートのクロックＣＬ２、例え
ば１．２１５MHz でサンプリングすれば、低速ビットレ
ートのシリアルの受信監視データｒｄ′を得ることがで
きる。上記の考え方は上記の受信回路（１０）系のみな
らず、送信回路（２０）系にも当てはまる。つまり、低
速ビットレート（ＣＬ２）のシリアルの送信監視データ
ｓｄ′で所要の処理を済ませておいて、最後に高速ビッ
トレート（ＣＬ１）のパラレルの受信監視データｓｄに
変換する。

【００３４】（２）前述の図３で説明したとおり、低速
ビットレートのシリアルデータで、送信監視データの所
要の処理を行うから、上記作用の（１）で述べたのと同
様、回路規模の小形化ならびに低消費電力化が図れる。 （３）上記の低消費電力化を一層顕著にすることができ
る。これは、受信回路１０において、受信回路１０が実
際に９つの監視データＤ４〜Ｄ１２の受信を行っている
期間は固定されていることに着目したものである。すな
わち７２（＝８ビット×９）ビットである。しかも、こ
の７２ビットのデータ群は周期的（８kHz ）に現れる。
そこで、この７２ビットの期間中のみ、処理クロックＣ
Ｌ２をＣＬ２′として回路内に供給する。これにより、
大幅な低消費電力化が期待できる。

【００３５】（４）上記（３）の効果は、送信回路２０
側にも当てはまる。 （５）受信回路１０内の透過性処理部を、比較的単純に
かつ少ない回路要素で実現できる。 （６）上記（５）の効果は、送信回路２０側にも当ては
まる。 （７）上記（１）の受信方法を、小規模かつ安価な回路
で実現できる。

【００３６】（８）上記（２）の送信方法を、小規模か
つ安価な回路で実現できる。 （９）受信回路１０内で、イネーブルパルス生成部とＡ
ＮＤゲートの導入のみで大幅な低消費電力化が期待でき
る。 （１０）上記（９）の効果は、送信回路２０側にも当て
はまる。

【００３７】

【実施例】図４は受信側透過性処理部の具体例を示す図
である。この透過性処理部１４は、低速ビットレート
（ＣＬ２）のシリアルに変換された受信監視データｒ
ｄ′をなすビット列から、論理“１”の所定数、例えば
５連続ビットの直後のビットに挿入されている論理
“０”を検出する毎にこの論理“０”を削除するための
透過性処理を行う。

【００３８】ここで透過性処理による誤り検出について
説明する。この処理の目的は、透過性処理を行うデータ
が、フラグ（０１１１１１１０）やアボートシーケンス
（“１”が７回以上連続しているデータ）に疑似されな
いことを保証するためである。データはバイトの整数倍
で構成されるが、送信側で透過性処理を行うことで、デ
ータはバイトの整数倍で構成されないことがあるが、受
信側で透過性処理を行うことによりデータは元のバイト
の整数倍構成となる。もしこのデータが伝送中に誤った
場合、受信側で透過性処理を行ったとき、データはバイ
トの整数倍で構成されなくなり、このデータは無効とな
る。以下にその例を示す。

【００３９】 送信側データ １１１１１０１０１０１０１０１０ （透過性処理前） 送信データ １１１１１００１０１０１０１０１０ （透過性処理後） ↓ （伝送中にデータが誤る） 受信データ １１１１０００１０１０１０１０１０ （透過性処理前） 受信側データ １１１１０００１０１０１０１０１０ （透過性処理後、デー タがバイトの整数倍 で構成されないため 、このデータを無効 とする） 本発明による具体例では、この透過性処理部１４は、図
示するように、シフトレジスタ部３１と、検出部３２
と、選択信号生成部３３と、セレクタ部３４とからな
る。

【００４０】図５は図４に示す回路の動作を表すタイム
チャートである。なお、図５における，，…の
各タイムチャートは、図４における，，…にそ
れぞれ現れる信号に対応する。これら図４および図５を
参照して説明する。シフトレジスタ部３１は、シリアル
に変換された受信監視データｒｄ′を入力し、１ビット
ずつ順次ビットシフトした複数のシリアル受信監視デー
タ列を並行して出力する。これは両図におけるおよび
の信号に相当する。ただし、簡単のために、２つのシ
リアル受信監視データ列のみを示す。

【００４１】検出部３２は、複数のシリアル受信監視デ
ータ列のうちの１つ、例えばを処理の対象として入力
し、その中に出現する論理“１”の５連続ビットの直後
のビットに挿入されている論理“０”を検出する。は
その検出パルスを示しており、データ列の中の５連続
目の論理“１”のタイミングで発生する。選択信号生成
部３３は、検出部３２で前記の検出が行われる毎に
（）、当該シリアル受信監視データ列よりも１ビット
遅れてシフトされるシリアル受信監視データ列（）を
選択するための選択信号ＳＬｒを生成する。図５のお
よびは、その信号ＳＬｒを表し、は上記のデータ列
を選択する信号、は上記のデータ列を選択する信
号である。

【００４２】セレクタ部３４は、複数のシリアル受信監
視データ列，を並列に受信し、選択信号生成部３３
により出力される選択信号ＳＬｒによって指定された１
つのシリアル受信監視データ列に切り換え、前記の処理
の対象として出力する。図５によれば、データ列から
データ列に切り換えることにより、結果とし、５連続
“１”ビット直後の論理“０”を削除した原データが
再生され、これをもって後段のエラー処理等を行う。

【００４３】図６は、送信側透過性処理部の具体例を示
す図である。この透過性処理部２４は、低速ビットレー
ト（ＣＬ２）のシリアルに変換された送信監視データｓ
ｄ′をなすビット列から論理“１”の所定数、例えば５
連続ビットを検出する毎にその５連続ビットの直後のビ
ットに論理“０”を挿入するための透過性処理を行う。

【００４４】本発明による具体例では、この透過性処理
部２４は、図示するように、シフトレジスタ部４１と、
検出部４２と、選択信号生成部４３と、データ選択部４
４とからなる。図７は図６に示す回路の動作を表すタイ
ムチャートである。なお、図７における，，…
の各タイムチャートは、図６における，，…に
それぞれ現れる信号に対応する。これら図６および図７
を参照して説明する。シフトレジスタ部４１は、シリア
ルに変換された送信監視データｓｄ′を入力し、１ビッ
トずつ順次ビットシフトした複数のシリアル送信監視デ
ータ列を並行して出力する。これは両図におけるおよ
びの信号に相当する。ただし、簡単のために、２つの
シリアル送信監視データ列のみを示す。

【００４５】検出部４２は複数のシリアル送信監視デー
タ列のうちの１つを処理の対象として入力し、その中に
出現する論理“１”の５連続ビットを検出する。はそ
の検出パルスを示しており、データ列の中の５連続目
の論理“１”のタイミングで発生する。選択信号生成部
４３は、検出部４２で前記の検出が行われる毎に、当該
シリアル送信監視データ列よりも１ビット進んでシフト
されたシリアル送信監視データ列（図７の）を選択す
るための選択信号ＳＬｓを生成する。図７のおよび
は、その信号ＳＬｓを表し、は上記のデータ列を選
択する信号、は上記のデータ列を選択する信号であ
る。

【００４６】データ選択部４４は、論理“０”のデータ
ならびに複数のシリアル送信監視データ列，を並列
に受信し、検出部４２で前記の検出が行われると同時に
論理“０”のデータを選択して出力し、引き続き選択信
号生成部４３より出力される選択信号ＳＬｓによって指
定された１つのシリアル受信監視データ列に切り換え前
記の処理の対象として出力する。図７によれば、データ
列の中の５連続“１”ビット直後のビットに論理
“０”を挿入したビット列が生成される。

【００４７】本発明においては遠隔監視装置１における
大幅な低消費電力化のために、受信回路１０において
は、クロック制御部１３を導入しシリアルの受信監視デ
ータｒｄが、予め定めた固定の連続ビット長で、且つ、
周期的に生成される場合、該回路１０内の処理を行うた
めに供給される低速ビットレートの処理クロックＣＬ２
を、その固定の連続ビット長に対応する期間中のみ選択
的に有効とし、それ以外の期間は、該処理クロックＣＬ
２の供給を停止する。つまりマスククロックＣＬ２′を
用いる。

【００４８】一方、送信回路２０においても、クロック
制御部２２を導入し、パラレルの送信データＳＤの高速
ビットレート（ＣＬ１）よりも低い低速ビットレート
（ＣＬ２）を有するシリアルのデータｄ′が、予め定め
た固定の連続ビット長で、且つ、周期的に生成される場
合、送信回路２０内の処理を行うために供給される低速
ビットレートの処理クロックＣＬ２を、その固定の連続
ビット長に対応する期間中のみ選択的に有効とし、それ
以外の期間は、該処理クロックＣＬ２の供給を停止す
る。つまり、マスククロックＣＬ２′を用いる。

【００４９】図８はクロック制御部１３（２２）の具体
例を示す図である。なお、クロック制御部は受信側と送
信側の双方に採用されるが、どちらも全く同一の構成で
あるので、受信側を代表して描くものとする。ただし、
送信側に対応する各部分に（）を付した参照番号で表
す。受信回路１０内では、イネーブルパルス生成部５１
と、ＡＮＤゲート５２が用いられる。

【００５０】図９は図８に示す回路の動作を表すタイム
チャートである。なお、図９の，，およびは、
図８の，，およびにそれぞれ現れる信号に対応
する。イネーブルパルス生成部５１は、受信監視データ
ｒｄ′の先頭タイミング信号が与えられた後、上記の
期間に相当する間のみイネーブルパルスを生成し続け
る。

【００５１】ＡＮＤゲート５２は、このイネーブルパル
スが生成されている間、処理クロック（）を該受信回
路内に出力する（）。このＡＮＤゲート５２からのク
ロックが前述のマスククロックである。一方、送信回
路２０においては、イネーブルパルス生成部６１と、Ａ
ＮＤゲート６２が用いられる。

【００５２】イネーブルパルス生成部６１は、送信監視
データｓｄ′の送信開始タイミング信号が与えられた
後、前記の期間に相当する間のみイネーブルパルスを
生成し続ける。ＡＮＤゲート６２は、このイネーブルパ
ルスが生成されている間、処理クロックを該送信回
路内に出力する（）。このＡＮＤゲート６２からのク
ロックが前述のマスククロックである。

【００５３】図１０は本発明に係る遠隔監視装置内の一
部を詳細例を示す図（その１）、図１１は本発明に係る
遠隔監視装置内の一部を詳細例を示す図（その２）であ
る。これらの図において、７１はラッチ回路、７４はパ
ラレル／シリアル変換回路であって、これらの回路７１
および７４が、図１に示す速度・シリアル変換部１２に
相当する。

【００５４】ラッチ回路７１は、複数ビットからなるパ
ラレルの受信監視データｒｄを、各ビット対応にラッチ
する。パラレル／シリアル変換回路７４は、ラッチ回路
７１にラッチされた複数ビットからなるパラレルの受信
監視データｒｄをシリアルの受信監視データｒｄ′に変
換する。また、８４はシリアル／パラレル変換回路、８
５はマルチプレクサであって、これらは、図１に示すパ
ラレル変換部２６および監視情報挿入部２７に相当す
る。

【００５５】シリアル／パラレル変換回路８４は、シリ
アル送信監視データｓｄ′を、複数ビットのパラレルデ
ータｓｄに変換する。マルチプレクサ８５は、該シリア
ル／パラレル変換回路８４からのパラレルデータを送信
監視データｓｄとしてパラレルの送信データＳＤの中に
挿入する。図１０および１１の受信回路１０側におい
て、７２分周カウンタとデコーダ７３により、ラッチ回
路７１のイネーブル端子ＥＮにパルスを入力し、図３に
示すデータＤ４−１，Ｄ４−２…Ｄ１２−８（合計７２
データ）をラッチする。

【００５６】また実施例においてパラレル／シリアル変
換回路７４は、７２のパラレルデータ（８kHz ）を１．
２１５MHz のシリアルデータに変換するので、１６分周
カウンタ７６より、１．２１５MHz （＝１９．４４÷１
６）のクロックＣＬ２を出力する。なお、遠隔監視受信
回路７５は、図１および図２における各ブロック１３，
１４，１６および１７を一まとめにして表す回路であ
る。

【００５７】一方、図１０および１１の送信回路２０側
において、遠隔監視送信回路８１は、図１および図２に
おける各ブロック２２，２３，２４および２５を一まと
めにして表す回路である。７２分周カウンタ８２とデコ
ーダ８３は、マルチプレクサ８５において、８kHz のパ
ラレルデータ（７２本）を、１９．４４MHz のパラレル
データに乗せかえるための信号を、該マルチプレクサ８
５に対して供給する。

【００５８】図１２は図８の回路の詳細例を示す図であ
る。なお、受信側も送信側も共に同一の構成であるか
ら、本図の左半分に１つにまとめて示す。その右半分に
は、図１および図２において対応する各ブロック１４，
１５，１６，１７，２３，２４および２５が簡略化して
示される。イネーブルパルス生成部５１（６１）は、図
示するとおり、プリセット回路（ＤＯ）９１、インバー
タ（ＩＮＶ）９２、カウンタ９３、デコーダ９４、デコ
ーダ９５、ＡＮＤゲート９６およびＪＫ−フリップフロ
ップ９７からなる。

【００５９】図１３は図１２に示す回路の動作を表すタ
イムチャートであり、本図中、，，…は、図１２
における，…の各部分にそれぞれ現れる信号のタ
イムチャートである。は低速ビットレートのクロック
ＣＬ２（１．２１５MHz ）であり、これを基準にしてイ
ネーブルパルス生成部５１（６１）が動作する。

【００６０】は、受信回路１０では、既述の先頭タイ
ミング信号であり、送信回路２０では、既述の送信開始
タイミング信号である。この信号によりのパルスの立
上りを形成する。はカウンタ９３の出力であり、０〜
７１の７２ビットを繰り返しカウントする。カウンタ９
３は、プリセット回路９１により、そのＤ入力が０にプ
リセットされる。カウンタ９３のＱ出力が７１になる毎
に、デコーダ９４によりデコードパルスが出力され、Ｊ
Ｋ−フリップフロップ９７のＫ入力に印加され、のパ
ルスの立下りを形成する。また７２ビット目で、カウン
タ９３の動きを止める。

【００６１】このフリップフロップ９７のＸＱ出力はＡ
ＮＤゲート９６に戻され、真の先頭タイミング（送信開
始タイミング）信号以外のノイズを、このＡＮＤゲート
９６で受け付けないようにする。かくしてＪＫ−フリッ
プフロップ９７からのパルスにより、データ送信中
（またはデータ受信中）のみ選択的にＡＮＤゲート５２
（６２）を開とし、クロックＣＬ２を一部マスクした処
理クロックＣＬ２′を生成する。

【００６２】後段の回路は、このマスククロックＣＬ
２′により、電力消費を抑えることができる。図１４は
図４の回路の詳細例を示す図である。図４に示した受信
側透過性処理部１４は、詳細には本図に示すようにして
実現できる。特に選択信号生成部３３は、４９ビットカ
ウンタ１０１および４９ビットデコーダ１０２により実
現できる。

【００６３】図１５は図１４に示す回路の動作を表すタ
イムチャートである。本図の，，…は、図１４
の，，…の各部にそれぞれ現れる信号のタイム
チャートを示す。図１４のセレクタ部３４は、デコーダ
１０２より与えられるデコード値により、における
４９ビットシフトデータを使用中のときは、４８ビット
シフトデータに切り換える。

【００６４】図１６は図６の回路の詳細例を示す図であ
る。図６に示した送信側透過性処理部２４は、詳細には
本図に示すようにして実現できる。特に選択信号生成部
４３は、７ビットカウンタ１１１および７ビットデコー
ダ１１２により実現できる。図１７は図１６に示す回路
の動作を表すタイムチャートである。本図の，，
…は、図１６の，，…の各部にそれぞれ現れ
る信号のタイムチャートを示す。

【００６５】図１６のデータ選択部４４は、デコーダ１
１２より与えられるデコード値により、における１
ビットシフトデータを使用中のときは、“０”を挿入後
２ビットシフトデータに切り換える。

【００６６】

【発明の効果】以上詳しく説明したように本発明の第１
態様（１）〜第１０態様（１０）によれば、それぞれ以
下の効果が得られる。 （１）高速ビットレートのパラレルデータを、シリアル
データに変換して処理するので、ハードウエアは簡単に
なり受信側の回路規模の小形化が図れる。しかもそのシ
リアルデータは低速ビットレートであるので、ハードウ
エアは一層単純化され、かつ電力消費も抑えられる。

【００６７】（２）上記（１）と同様の効果は、遠隔監
視装置の送信側においても得られる。 （３）処理データの到来に合せて処理クロックをマスク
するので、受信側における電力消費は大幅に減少する。 （４）上記（３）と同様の効果は、遠隔監視装置の送信
側においても得られる。

【００６８】（５）受信側透過性処理部として実際に実
現した具体例は現時点では公知のものがないが、本発明
によればその具体例を比較的単純に実現できる。 （６）上記（５）の効果は、遠隔監視装置の送信側にお
いても得られる。 （７）上記（１）の手法（受信側）を実際にハードウエ
アとして具現化できる。

【００６９】（８）上記（２）の手法（送信側）を実際
にハードウエアとして具現化できる。 （９）上記（３）の手法（受信側）を実際にハードウエ
アとして具現化できる。 （１０）上記（４）の手法（送信側）を実際にハードウ
エアとして具現化できる。

【図面の簡単な説明】

【図１】本発明に係る遠隔監視装置の基本構成を示す図
（その１）である。

【図２】本発明に係る遠隔監視装置の基本構成を示す図
（その２）である。

【図３】本発明におけるデータ変換の原理を表す図であ
る。

【図４】受信側透過性処理部の具体例を示す図である。

【図５】図４に示す回路の動作を表すタイムチャートで
ある。

【図６】送信側透過性処理部の具体例を示す図である。

【図７】図６に示す回路の動作を表すタイムチャートで
ある。

【図８】クロック制御部の具体例を示す図である。

【図９】図８に示す回路の動作を表すタイムチャートで
ある。

【図１０】本発明に係る遠隔監視装置内の一部の詳細例
を示す図（その１）である。

【図１１】本発明に係る遠隔監視装置内の一部の詳細例
を示す図（その２）である。

【図１２】図８の回路の詳細例を示す図である。

【図１３】図１２に示す回路の動作を表すタイムチャー
トである。

【図１４】図４の回路の詳細例を示す図である。

【図１５】図１４に示す回路の動作を表すタイムチャー
トである。

【図１６】図６の回路の詳細例を示す図である。

【図１７】図１６に示す回路の動作を表すタイムチャー
トである。

【図１８】本発明が適用される伝送システムの一例を示
す図である。

【符号の説明】

１…遠隔監視装置 １１…監視情報抽出部 １２…速度・シリアル変換部 １３…クロック制御部 １４…透過性処理部 １８…監視情報収拾処理部 ２１…速度変換部 ２２…クロック制御部 ２５…透過性処理部 ２６…パラレル変換部 ２７…監視情報挿入部 ３１…シフトレジスタ部 ３２…検出部 ３３…選択信号生成部 ３４…セレクタ部 ４１…シフトレジスタ部 ４２…検出部 ４３…選択信号生成部 ４４…データ選択部 ５１…イネーブルパルス生成部 ５２…ＡＮＤゲート ６１…イネーブルパルス生成部 ６２…ＡＮＤゲート ７１…ラッチ回路 ７４…パラレル／シリアル変換回路 ８４…シリアル／パラレル変換回路 ８５…マルチプレクサ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 パラレルの受信データの中に遠隔監視の
   ための監視情報として挿入されたパラレルの受信監視デ
   ータを処理した後、監視情報収拾処理部（１８）に入力
   する遠隔監視装置（１）において、 高速ビットレートで入力される前記パラレルの受信デー
   タ内の、複数ビットからなる前記パラレルの受信監視デ
   ータを、次の受信監視データが到来する以前の間、各該
   ビット毎にパラレルにラッチし、ラッチされた各該ビッ
   ト毎の前記受信監視データを前記高速ビットレートより
   も低い低速ビットレートでシリアルの受信監視データに
   変換し、該シリアルの受信監視データによって前記の処
   理を行うことを特徴とする遠隔監視装置における受信方
   法。
2. 【請求項２】 監視情報収拾処理部（１８）を備え、該
   監視情報収拾処理部（１８）から送出された遠隔監視の
   ための監視情報を処理し、該監視情報をなすパラレルの
   送信監視データとして、パラレルの送信データの中に挿
   入して出力する遠隔監視装置（１）において、 前記監視情報の前記の処理を、前記パラレルの送信デー
   タの高速ビットレートよりも低い低速ビットレートを有
   するシリアルのデータによって行い、その処理後のシリ
   アルの送信監視データをパラレル変換し、さらにビット
   レートの変換を行って前記パラレルの送信データとする
   ことを特徴とする遠隔監視装置における送信方法。
3. 【請求項３】 前記シリアルの受信監視データが、予め
   定めた固定の連続ビット長で、且つ、周期的に生成され
   る場合、前記の処理を行うために供給される前記低速ビ
   ットレートの処理クロックを、各該固定の連続ビット長
   に対応する期間中のみ選択的に有効とし、それ以外の期
   間は、該処理クロックの供給を停止する請求項１に記載
   の遠隔監視装置における受信方法。
4. 【請求項４】 前記パラレルの送信データの高速ビット
   レートよりも低い低速ビットレートを有する前記シリア
   ルのデータが、予め定めた固定の連続ビット長で、且
   つ、周期的に生成される場合、前記の処理を行うために
   供給される該低速ビットレートの処理クロックを、各該
   固定の連続ビット長に対応する期間中のみ選択的に有効
   とし、それ以外の期間は、該処理クロックの供給を停止
   する請求項２に記載の遠隔監視装置における送信方法。
5. 【請求項５】 高速ビットレートのパラレルの受信デー
   タの中に遠隔監視のための監視情報として挿入されたパ
   ラレルの受信監視データを処理した後、監視情報収拾処
   理部（１８）に入力する遠隔監視装置（１）において、
   その処理の１つとして、該受信監視データをなすビット
   列から、論理“１”の所定数連続ビットの直後のビット
   に挿入されている論理“０”を検出する毎に該論理
   “０”を削除するための透過性処理を含み、かつ、該透
   過性処理を含む前記の処理を、低速ビットレートのシリ
   アルに変換された受信監視データによって行うようにし
   た受信回路（１０）であって、 前記透過性処理を行うための透過性処理部（１４）が、 前記のシリアルに変換された受信監視データを入力し、
   １ビットずつ順次ビットシフトした複数のシリアル受信
   監視データ列を並行して出力するシフトレジスタ部（３
   １）と、 前記複数のシリアル受信監視データ列のうちの１つを前
   記の処理の対象として入力し、その中に出現する前記の
   論理“１”の所定数連続ビットの直後のビットに挿入さ
   れている論理“０”を検出する検出部（３２）と、 前記検出部（３２）で前記の検出が行われる毎に、当該
   シリアル受信監視データ列よりも１ビット遅れてシフト
   されるシリアル受信監視データ列を選択するための選択
   信号を生成する選択信号生成部（３３）と、 前記複数のシリアル受信監視データ列を並列に受信し、
   前記選択信号生成部（３３）より出力される前記選択信
   号によって指定された１つの前記シリアル受信監視デー
   タ列に切り換え、前記の処理の対象として出力するセレ
   クタ部（３４）とから構成することを特徴とする遠隔監
   視装置における受信回路。
6. 【請求項６】 監視情報収拾処理部（１８）を備え、該
   監視情報収拾処理部（１８）から送出された遠隔監視の
   ための監視情報を処理し、該監視情報をなすパラレルの
   送信監視データを、高速ビットレートのパラレルの送信
   データの中に挿入して出力する遠隔監視装置（１）にお
   いて、その処理の１つとして、該送信監視データをなす
   ビット列から、論理“１”の所定数連続ビットを検出す
   る毎にその所定数連続ビットの直後のビットに論理
   “０”を挿入するための透過性処理を含み、かつ、該透
   過性処理を含む前記の処理を、低速ビットレートのシリ
   アルに変換された送信監視データによって行うようにし
   た送信回路（２０）であって、 前記透過性処理を行うための透過性処理部（２４）が、 前記のシリアルに変換された送信監視データを入力し、
   １ビットずつ順次ビットシフトした複数のシリアル送信
   監視データ列を並行して出力するシフトレジスタ部（４
   １）と、 前記複数のシリアル送信監視データ列のうちの１つを前
   記の処理の対象として入力し、その中に出現する前記の
   論理“１”の所定数連続ビットを検出する検出部（４
   ２）と、 前記検出部（４２）で前記の検出が行われる毎に、当該
   シリアル送信監視データ列よりも１ビット進んでシフト
   されたシリアル送信監視データ列を選択するための選択
   信号を生成する選択信号生成部（４３）と、 論理“０”のデータならびに前記複数のシリアル送信監
   視データ列を並列に受信し、前記検出部（４２）で前記
   の検出が行われると同時に前記論理“０”のデータを選
   択して出力し、引き続き前記選択信号生成部（４３）よ
   り出力される前記選択信号によって指定された１つの前
   記シリアル受信監視データ列に切り換え、前記の処理の
   対象として出力するデータ選択部（４４）と、から構成
   することを特徴とする遠隔監視装置における送信回路。
7. 【請求項７】 高速ビットレートのパラレルの受信デー
   タの中に遠隔監視のための監視情報として挿入されたパ
   ラレルの受信監視データを処理した後、監視情報収拾処
   理部（１８）に入力する遠隔監視装置（１）において、
   前記の処理を、低速ビットレートのシリアルに変換され
   た受信監視データによって行うようにした受信回路（１
   ０）であって、 複数ビットからなる前記パラレルの受信監視データを、
   各ビット対応にラッチするラッチ回路（７１）と、 該ラッチ回路（７１）にラッチされた前記複数ビットか
   らなるパラレルの受信監視データをシリアルの受信監視
   データに変換するパラレル／シリアル変換回路（７４）
   とを備えることを特徴とする遠隔監視装置の受信回路。
8. 【請求項８】 監視情報収拾処理部（１８）を備え、該
   監視情報収拾処理部（１８）から送出された遠隔監視の
   ための監視情報を処理し、該監視情報をなすパラレルの
   送信監視データを、高速ビットレートのパラレルの送信
   データの中に挿入して出力する遠隔監視装置（１）にお
   いて、前記の処理を、低速ビットレートのシリアルに変
   換された送信監視データによって行うようにした送信回
   路（２０）であって、 前記シリアルの送信監視データを、複数ビットのパラレ
   ルデータに変換するシリアル／パラレル変換回路（８
   ４）と、 該シリアル／パラレル変換回路（８４）からのパラレル
   データを前記送信監視データとして前記パラレルの送信
   データの中に挿入するマルチプレクサ（８５）と、を備
   えることを特徴とする遠隔監視装置の送信回路。
9. 【請求項９】 高速ビットレートのパラレルの受信デー
   タの中に遠隔監視のための監視情報として挿入されたパ
   ラレルの受信監視データを処理した後、監視情報収拾処
   理部（１８）に入力する遠隔監視装置（１）において、
   前記の処理を、低速ビットレートのシリアルに変換され
   た受信監視データによって行うようにすると共に、前記
   の処理を行うために低速ビットレートの処理クロック
   を、前記シリアルの受信監視データをなす固定の連続ビ
   ット長に対応する期間中のみ選択的に有効としそれ以外
   の期間は、該処理クロックの供給を停止するようにした
   受信回路（１０）であって、 前記受信監視データの先頭タイミング信号が与えられた
   後、前記の期間に相当する間のみ、イネーブルパルスを
   生成し続けるイネーブルパルス生成部（５１）と、該イ
   ネーブルパルスが生成されている間、前記処理クロック
   を該受信回路内に出力するＡＮＤゲート（５２）とを備
   えることを特徴とする遠隔監視装置の受信回路。
10. 【請求項１０】 監視情報収拾処理部（１８）を備え、
    該監視情報収拾処理部（１８）から送出された遠隔監視
    のための監視情報を処理し、該監視情報をなすパラレル
    の送信監視データを、高速ビットレートのパラレルの送
    信データの中に挿入して出力する遠隔監視装置（１）に
    おいて、前記の処理を、低速ビットレートのシリアルに
    変換された送信監視データによって行うと共に、前記の
    処理を行うために低速ビットレートの処理クロックを、
    前記シリアルの送信監視データをなす固定の連続ビット
    長に対応する期間中のみ選択的に有効とし、それ以外の
    期間は、該処理クロックの供給を停止するようにした送
    信回路（２０）であって、 前記送信監視データの送信開始タイミング信号が与えら
    れた後、前記の期間に相当する間のみイネーブルパルス
    を生成し続けるイネーブルパルス生成部（６１）と、該
    イネーブルパルスが生成されている間、前記処理クロッ
    クを該送信回路内に出力するＡＮＤゲート（６２）とを
    備えることを特徴とする遠隔監視装置の送信回路。