JPH08240643A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH08240643A JPH08240643A JP7045132A JP4513295A JPH08240643A JP H08240643 A JPH08240643 A JP H08240643A JP 7045132 A JP7045132 A JP 7045132A JP 4513295 A JP4513295 A JP 4513295A JP H08240643 A JPH08240643 A JP H08240643A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- scan path
- integrated circuit
- scan
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 abstract description 16
- 238000012216 screening Methods 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 フリップフロップ回路の故障試験を高速に行
うとともに、チップの良品選別及びフリップフロップ回
路単位での不良箇所の限定を高速に行う。 【構成】 フリップフロップ回路１にはスキャンイン信
号線１００とスキャンアウト信号線１０１とが接続され
ており、フリップフロップ回路１内のスキャンアウト信
号線１０１上にスキャンパス出力信号観測用パッドａが
設けられている。 【効果】 スキャンパス出力信号観測用パッドによりフ
リップフロップ回路毎に故障試験の結果を観測すること
ができる。
うとともに、チップの良品選別及びフリップフロップ回
路単位での不良箇所の限定を高速に行う。 【構成】 フリップフロップ回路１にはスキャンイン信
号線１００とスキャンアウト信号線１０１とが接続され
ており、フリップフロップ回路１内のスキャンアウト信
号線１０１上にスキャンパス出力信号観測用パッドａが
設けられている。 【効果】 スキャンパス出力信号観測用パッドによりフ
リップフロップ回路毎に故障試験の結果を観測すること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は集積回路に関し、特にス
キャンパスを用いて回路試験を容易化した大規模集積回
路に関する。
キャンパスを用いて回路試験を容易化した大規模集積回
路に関する。
【０００２】
【従来の技術】従来、大規模集積回路においては、設計
品質の低下を防ぎかつ設計期間の短縮を図るために機能
ブロック単位での分割設計が採用されている。また、回
路試験についてはフリップフロップ回路をシーケンシャ
ルに接続したシフト連鎖方式におけるシフト動作によっ
てフリップフロップ回路の試験容易化を行い、故障検出
率の向上及びテストパターン数の圧縮を図っている。
品質の低下を防ぎかつ設計期間の短縮を図るために機能
ブロック単位での分割設計が採用されている。また、回
路試験についてはフリップフロップ回路をシーケンシャ
ルに接続したシフト連鎖方式におけるシフト動作によっ
てフリップフロップ回路の試験容易化を行い、故障検出
率の向上及びテストパターン数の圧縮を図っている。
【０００３】上記の大規模集積回路における試験容易化
では、スキャンパス信号の観測点がスキャンパス入力端
子に対してスキャンパス出力端子のみであるので、故障
検出率の向上及びテストパターン数の圧縮に効果がある
反面、機能ブロック毎の不良領域の判定に時間がかかっ
てしまう。
では、スキャンパス信号の観測点がスキャンパス入力端
子に対してスキャンパス出力端子のみであるので、故障
検出率の向上及びテストパターン数の圧縮に効果がある
反面、機能ブロック毎の不良領域の判定に時間がかかっ
てしまう。
【０００４】この問題を解決するために、機能ブロック
間結線の一つであるフリップフロップ回路スキャンパス
出力信号を観測可能なプローバ用パッドを設けること
で、機能ブロック毎の不良領域の限定を高速化する技術
がある。この技術については、特開昭６２−１５５５４
９号公報に詳述されている。
間結線の一つであるフリップフロップ回路スキャンパス
出力信号を観測可能なプローバ用パッドを設けること
で、機能ブロック毎の不良領域の限定を高速化する技術
がある。この技術については、特開昭６２−１５５５４
９号公報に詳述されている。
【０００５】
【発明が解決しようとする課題】上述した従来の大規模
集積回路では、機能ブロック間結線の一つであるフリッ
プフロップ回路スキャンパス出力信号を観測可能なプロ
ーバ用パッドを設けることで、機能ブロック毎の不良領
域の限定を高速化しているが、チップの良品選別及びフ
リップフロップ回路単位での不良箇所の限定に時間がか
かってしまう。
集積回路では、機能ブロック間結線の一つであるフリッ
プフロップ回路スキャンパス出力信号を観測可能なプロ
ーバ用パッドを設けることで、機能ブロック毎の不良領
域の限定を高速化しているが、チップの良品選別及びフ
リップフロップ回路単位での不良箇所の限定に時間がか
かってしまう。
【０００６】そこで、本発明の目的は上記の問題点を解
消し、フリップフロップ回路の故障試験を高速に行うこ
とができ、チップの良品選別及びフリップフロップ回路
単位での不良箇所の限定を高速に行うことができる集積
回路を提供することにある。
消し、フリップフロップ回路の故障試験を高速に行うこ
とができ、チップの良品選別及びフリップフロップ回路
単位での不良箇所の限定を高速に行うことができる集積
回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明による集積回路
は、スキャンパス信号線によって互いに縦属接続される
複数のフリップフロップ回路を搭載する集積回路であっ
て、前記スキャンパス信号線に接続される観測用パッド
を前記複数のフリップフロップ回路各々に備えている。
は、スキャンパス信号線によって互いに縦属接続される
複数のフリップフロップ回路を搭載する集積回路であっ
て、前記スキャンパス信号線に接続される観測用パッド
を前記複数のフリップフロップ回路各々に備えている。
【０００８】
【作用】シフト連鎖方式によるシフト動作でフリップフ
ロップ回路の試験容易化設計を施し、機能ブロック単位
の階層的分割レイアウトを施した大規模集積回路におい
て、Ｉ／Ｏセル領域上のフリップフロップ及び機能ブロ
ック配線領域上のフリップフロップ各々にスキャンパス
出力信号観測用パッドを設ける。
ロップ回路の試験容易化設計を施し、機能ブロック単位
の階層的分割レイアウトを施した大規模集積回路におい
て、Ｉ／Ｏセル領域上のフリップフロップ及び機能ブロ
ック配線領域上のフリップフロップ各々にスキャンパス
出力信号観測用パッドを設ける。
【０００９】これによって、フリップフロップ回路の故
障試験の高速化が可能となり、チップの良品選別及びフ
リップフロップ回路単位での不良箇所の限定の高速化が
図れる。
障試験の高速化が可能となり、チップの良品選別及びフ
リップフロップ回路単位での不良箇所の限定の高速化が
図れる。
【００１０】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１１】図１は本発明の一実施例の平面図である。
図において、フリップフロップ回路（Ｆ／Ｆ）１にはス
キャンイン信号線１００とスキャンアウト信号線１０１
とが接続されており、フリップフロップ回路１内のスキ
ャンアウト信号線１０１上にスキャンパス出力信号観測
用パッドａが設けられている。
図において、フリップフロップ回路（Ｆ／Ｆ）１にはス
キャンイン信号線１００とスキャンアウト信号線１０１
とが接続されており、フリップフロップ回路１内のスキ
ャンアウト信号線１０１上にスキャンパス出力信号観測
用パッドａが設けられている。
【００１２】図２は本発明の一実施例によるフリップフ
ロップ回路の具体例を示す図である。図において、フリ
ップフロップ回路１の内部回路１０にはスキャンイン
（ＳＩＮ）信号線１００が入力し、この内部回路１０の
最終段のゲート１１にはスキャンアウト（ＳＯＵＴ）信
号線１０１が接続されている。スキャンパス出力信号観
測用パッドａは上記の最終段のゲート１１からの出力線
上に設けられている。
ロップ回路の具体例を示す図である。図において、フリ
ップフロップ回路１の内部回路１０にはスキャンイン
（ＳＩＮ）信号線１００が入力し、この内部回路１０の
最終段のゲート１１にはスキャンアウト（ＳＯＵＴ）信
号線１０１が接続されている。スキャンパス出力信号観
測用パッドａは上記の最終段のゲート１１からの出力線
上に設けられている。
【００１３】図３は本発明の一実施例による大規模集積
回路の構成を示す図である。図において、大規模集積回
路２はシステムを各機能ブロックに分けて論理設計して
配置配線を行ったものであり、Ｉ／Ｏセル領域２ａと機
能ブロック配線領域２ｂとからなっている。
回路の構成を示す図である。図において、大規模集積回
路２はシステムを各機能ブロックに分けて論理設計して
配置配線を行ったものであり、Ｉ／Ｏセル領域２ａと機
能ブロック配線領域２ｂとからなっている。
【００１４】Ｉ／Ｏセル領域２ａには上記のスキャンパ
ス出力信号観測用パッドａが設けられたフリップフロッ
プ１ａがＩ／Ｏパッド（図示せず）各々に対応して配置
されており、機能ブロック配線領域２ｂには上記のスキ
ャンパス出力信号観測用パッドａが設けられたフリップ
フロップ１ｂが機能ブロック２ｂ−１〜２ｂ−３毎に夫
々配置されている。尚、フリップフロップ１ａ，１ｂ各
々のスキャンパス出力信号観測用パッドａは大規模集積
回路２の上面に露出されている。
ス出力信号観測用パッドａが設けられたフリップフロッ
プ１ａがＩ／Ｏパッド（図示せず）各々に対応して配置
されており、機能ブロック配線領域２ｂには上記のスキ
ャンパス出力信号観測用パッドａが設けられたフリップ
フロップ１ｂが機能ブロック２ｂ−１〜２ｂ−３毎に夫
々配置されている。尚、フリップフロップ１ａ，１ｂ各
々のスキャンパス出力信号観測用パッドａは大規模集積
回路２の上面に露出されている。
【００１５】切分け用セレクタ回路３はＩ／Ｏセル領域
２ａ上のフリップフロップ１ａを縦属接続するＩ／Ｏブ
ロックスキャンパス４ａと、機能ブロック配線領域２ｂ
上のフリップフロップ１ｂを縦属接続する機能ブロック
スキャンパス４ｂとの切分けを行い、切分けたスキャン
パス信号をスキャンアウト端子ＳＯＵＴに出力する。こ
こで、大規模集積回路２のスキャンパス４は上記のＩ／
Ｏブロックスキャンパス４ａ及び機能ブロックスキャン
パス４ｂで構成されている。
２ａ上のフリップフロップ１ａを縦属接続するＩ／Ｏブ
ロックスキャンパス４ａと、機能ブロック配線領域２ｂ
上のフリップフロップ１ｂを縦属接続する機能ブロック
スキャンパス４ｂとの切分けを行い、切分けたスキャン
パス信号をスキャンアウト端子ＳＯＵＴに出力する。こ
こで、大規模集積回路２のスキャンパス４は上記のＩ／
Ｏブロックスキャンパス４ａ及び機能ブロックスキャン
パス４ｂで構成されている。
【００１６】よって、スキャンイン端子ＳＩＮからスキ
ャンパス信号を入力することで実施されるフリップフロ
ップ回路１ａ，１ｂの故障試験の結果はスキャンアウト
端子ＳＯＵＴで観測することができるとともに、Ｉ／Ｏ
ブロックスキャンパス４ａ及び機能ブロックスキャンパ
ス４ｂに夫々接続されたフリップフロップ１ａ，１ｂ各
々のスキャンパス出力信号観測用パッドａでも観測する
ことができる。
ャンパス信号を入力することで実施されるフリップフロ
ップ回路１ａ，１ｂの故障試験の結果はスキャンアウト
端子ＳＯＵＴで観測することができるとともに、Ｉ／Ｏ
ブロックスキャンパス４ａ及び機能ブロックスキャンパ
ス４ｂに夫々接続されたフリップフロップ１ａ，１ｂ各
々のスキャンパス出力信号観測用パッドａでも観測する
ことができる。
【００１７】したがって、フリップフロップ回路１ａ，
１ｂの故障試験を高速に行うことができ、チップの良品
選別及びフリップフロップ回路単位での不良領域の限定
を高速に行うことができる。これらフリップフロップ回
路１ａ，１ｂの故障試験やチップの良品選別、及びフリ
ップフロップ回路単位での不良領域の限定が終了した後
は大規模集積回路２の上面をケース（図示せず）等で覆
うことで、フリップフロップ１ａ，１ｂ各々のスキャン
パス出力信号観測用パッドａが以後、大規模集積回路２
の動作に影響を与えることはない。
１ｂの故障試験を高速に行うことができ、チップの良品
選別及びフリップフロップ回路単位での不良領域の限定
を高速に行うことができる。これらフリップフロップ回
路１ａ，１ｂの故障試験やチップの良品選別、及びフリ
ップフロップ回路単位での不良領域の限定が終了した後
は大規模集積回路２の上面をケース（図示せず）等で覆
うことで、フリップフロップ１ａ，１ｂ各々のスキャン
パス出力信号観測用パッドａが以後、大規模集積回路２
の動作に影響を与えることはない。
【００１８】このように、シフト連鎖方式によるシフト
動作でフリップフロップ回路の試験容易化設計を施し、
機能ブロック単位の階層的分割レイアウトを施した大規
模集積回路２において、Ｉ／Ｏセル領域２ａ上のフリッ
プフロップ１ａ及び機能ブロック配線領域２ｂ上のフリ
ップフロップ１ｂ各々にスキャンパス出力信号観測用パ
ッドａを設けることによって、フリップフロップ回路１
ａ，１ｂの故障試験を高速に行うことができ、チップの
良品選別及びフリップフロップ回路単位での不良箇所の
限定を高速に行うことができる。
動作でフリップフロップ回路の試験容易化設計を施し、
機能ブロック単位の階層的分割レイアウトを施した大規
模集積回路２において、Ｉ／Ｏセル領域２ａ上のフリッ
プフロップ１ａ及び機能ブロック配線領域２ｂ上のフリ
ップフロップ１ｂ各々にスキャンパス出力信号観測用パ
ッドａを設けることによって、フリップフロップ回路１
ａ，１ｂの故障試験を高速に行うことができ、チップの
良品選別及びフリップフロップ回路単位での不良箇所の
限定を高速に行うことができる。
【００１９】
【発明の効果】以上説明したように本発明によれば、ス
キャンパス信号線によって互いに縦属接続される複数の
フリップフロップ回路を搭載する集積回路において、ス
キャンパス信号線に接続される観測用パッドを複数のフ
リップフロップ回路各々に設けることによって、フリッ
プフロップ回路の故障試験を高速に行うことができ、チ
ップの良品選別及びフリップフロップ回路単位での不良
箇所の限定を高速に行うことができるという効果があ
る。
キャンパス信号線によって互いに縦属接続される複数の
フリップフロップ回路を搭載する集積回路において、ス
キャンパス信号線に接続される観測用パッドを複数のフ
リップフロップ回路各々に設けることによって、フリッ
プフロップ回路の故障試験を高速に行うことができ、チ
ップの良品選別及びフリップフロップ回路単位での不良
箇所の限定を高速に行うことができるという効果があ
る。
【図１】本発明の一実施例の平面図である。
【図２】本発明の一実施例によるフリップフロップ回路
の具体例を示す図である。
の具体例を示す図である。
【図３】本発明の一実施例による大規模集積回路の構成
を示す図である。
を示す図である。
１，１ａ，１ｂ フリップフロップ回路 ２ 大規模集積回路 ２ａ Ｉ／Ｏセル領域 ２ｂ 機能ブロック配線領域 ３ 切分け用セレクタ回路 ４ スキャンパス ４ａ Ｉ／Ｏブロックスキャンパス ４ｂ 機能ブロックスキャンパス １０ 内部回路 １１ 最終段のゲート ａ スキャンパス出力信号観測用パッド
Claims (2)
- 【請求項１】 スキャンパス信号線によって互いに縦属
接続される複数のフリップフロップ回路を搭載する集積
回路であって、前記スキャンパス信号線に接続される観
測用パッドを前記複数のフリップフロップ回路各々に有
することを特徴とする集積回路。 - 【請求項２】 前記観測用パッドは、前記複数のフリッ
プフロップ回路各々の出力側のスキャンパス信号線上に
設けられたことを特徴とする請求項１記載の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7045132A JPH08240643A (ja) | 1995-03-06 | 1995-03-06 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7045132A JPH08240643A (ja) | 1995-03-06 | 1995-03-06 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08240643A true JPH08240643A (ja) | 1996-09-17 |
Family
ID=12710757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7045132A Withdrawn JPH08240643A (ja) | 1995-03-06 | 1995-03-06 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08240643A (ja) |
-
1995
- 1995-03-06 JP JP7045132A patent/JPH08240643A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6954080B2 (en) | Method and apparatus for die testing on wafer | |
| US7362093B2 (en) | IC selectively connecting logic and bypass conductors between opposing pads | |
| US6326801B1 (en) | Wafer of semiconductor material with dies, probe areas and leads | |
| JP2003084036A (ja) | 診断システム及び診断方法 | |
| US20070079188A1 (en) | Signal integrity self-test architecture | |
| US7230447B2 (en) | Fault tolerant selection of die on wafer | |
| US6987382B1 (en) | System with functional and selector circuits connected by mode lead | |
| JPH08240643A (ja) | 集積回路 | |
| JPH11204597A (ja) | 半導体装置の製造方法および半導体ウエハ | |
| JPS62114258A (ja) | 大規模集積回路 | |
| JPH07159483A (ja) | 集積回路装置およびそのテスト方法 | |
| US20020024356A1 (en) | Method and apparatus for parallel die testing on wafer | |
| JPS62155549A (ja) | 大規模集積回路 | |
| EP1248953A1 (en) | A printed circuit assembly with configurable boundary scan paths | |
| JPH0680708B2 (ja) | 半導体チツプの検査方法 | |
| JP3544415B2 (ja) | 半導体集積回路及び検査系列生成方法 | |
| JPH02238645A (ja) | ウェハー | |
| JPS62155550A (ja) | 大規模集積回路 | |
| JPS6235644A (ja) | 半導体装置 | |
| JP2004012283A (ja) | 半導体集積回路の検査装置および検査方法 | |
| JPH0949863A (ja) | 半導体集積回路装置の故障検査方法 | |
| JP2001343432A (ja) | バウンダリスキャン回路およびその方法 | |
| JPH043642A (ja) | ボタン電話装置 | |
| JP2004087527A (ja) | 半導体集積回路装置およびその検査方法 | |
| JPS62155551A (ja) | 大規模集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |