JPH08249263A - ファイバ・チャネル・システム内でファブリックを構成するための方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 構成要素間で通信を行うためのサーヒ゛ス・ハ゜ラメータ
をサホ゜ートする複数の相互接続された構成要素を含むシステム
を構成するための方法、及び装置を提供する。 【解決手段】 どの構成要素が互換性のあるサーヒ゛ス・ハ゜ラメ
ータをサホ゜ートするかが判定され、その構成要素のク゛ルーフ゜が
識別される。隣接する構成要素はそのサーヒ゛ス・ハ゜ラメータを識
別する情報フレームを交換する。各構成要素はそのサーヒ゛ス・ハ゜
ラメータを隣接する構成要素のそれと比較し、それらが互換
性を有するか判定し、必要に応じて自身のサーヒ゛ス・ハ゜ラメータ
を更新する。更新を行う前記構成要素は別の情報フレームを
発行する。従って、情報フレームは、互換性のあるサーヒ゛ス・ハ゜
ラメータをサホ゜ートする構成要素とその構成要素間で使用され
るサーヒ゛ス・ハ゜ラメータが判定されるまで交換される。更に、ユニ
ークなアト゛レスが、自動的にシステム内の全てのホ゜ートに割り当て
られる。利用可能なアト゛レス範囲の制御は当初マスタ構成要素
に与えられ、次に他の構成要素に移譲される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ファイバ・チャネ
ル・システムにおけるファブリック(fabrics)の構成に
関する。より詳しくは、本発明は多くのファイバ・チャ
ネル・スイッチング素子の間でサービス・パラメータを
分配してファイバ・チャネル・システムの構成を決定、
定義し、かつシステム内の複数のポート間でアドレスを
区分化するための方法及び装置を提供する。

【０００２】

【従来の技術】コンピュータ及びコンピュータ周辺機器
（集合的に「装置」）は一般的に、他の装置との通信を
可能とする少なくとも１つの入出力(I/O)チャネルを含
んでいる。従来のI/Oチャネルは、単一のプロトコル
（例えば、SCSI、IPI、所有権を主張できるプロトコル
等）のサポートしか行わない。従って、複数のプロトコ
ルを用いて、コンピュータ又は周辺機器が他の装置と通
信できるためには、それぞれが、その関連するプロトコ
ルをサポートするためのハードウェアを備える、複数の
I/Oチャネルが従来から必要とされている。単一プロト
コルをサポートするのに必要なハードウェアでさえ、コ
ストと物理スペースの両面に関して相当なものになる場
合が多い。従って、複数のI/Oチャネルを利用すること
は不利益となる。

【０００３】ファイバ・チャネルは、複数の単一プロト
コルI/Oチャネルの利用に関連する不利益を克服するた
めに提案された、コンピュータ−周辺機器間、又はコン
ピュータ−コンピュータ間のマルチ・プロトコル・ネッ
トワーク化I/Oチャネルである。ファイバ・チャネルの
インタフェース規格が米国情報システム標準規格によっ
て提案され、実施案がFIBRE CHANNEL-PHYSICAL AND SIG
NALLING INTERFACEの改訂版4.3として1994年６月１日に
出されており（以降、「FC-PH」と呼ぶ）、この実施案
は、ここで参照することにより本明細書に組み込まれ
る。ファイバ・チャネルは、複数I/Oプロトコルのサポ
ートにおいて、周辺機器及び計算装置の要求を満たすた
め、様々な通信プロトコル、データ転送速度、及び物理
媒体インタフェース・タイプ（例えば、光、同軸、より
対線）を指定する。

【０００４】ファイバ・チャネルは、それぞれが、シス
テムを構成する装置を互いにネットワーク化することが
可能な方法を定義する、多くの異なるトポロジをサポー
トする。これらのトポロジは、例えば、２つの装置間を
１対１で直接接続する接続、ループ・トポロジ、及びフ
ァブリック・トポロジを含む。ファブリックは、スイッ
チの調整が可能で、他のトポロジ・タイプと組み合わせ
て使用可能な方法に関して制限のない、複数の装置を相
互接続するためのスイッチから構成されるネットワーク
である。

【０００５】

【発明が解決しようとする課題】ファイバ・チャネル
は、複数の通信プロトコル及びファブリック・トポロジ
をサポートしようとしたので、従来のネットワーク及び
I/Oチャネルが直面しなかった問題に突き当たることに
なった。ファイバ・チャネルによって、それぞれが、複
数のプロトコルをサポートする可能性のある複数のスイ
ッチの相互接続が、単一システムにおいて無制限に可能
となる。従って、ファイバ・チャネルにおいて、２つ以
上の装置が、それらの互換性がないために通信が不可能
であるにもかかわらず、同じシステムに接続される可能
性がある。例えば、２つの装置は、その間の通信を行う
ための共通のデータ転送速度、又はデータ・フレーム・
サイズをサポートしていないために、互換性がない可能
性がある。従って、ファイバ・チャネル・システムにお
いて、どのスイッチ及び装置によって互いに通信可能で
あるか、及びどれが不可能であるかを判定する技法が必
要とされる。

【０００６】更に、複数の通信プロトコルがファイバ・
チャネルによってサポートされるので、スイッチ及び装
置のそれぞれが、装置間の通信中に共通のサービス・パ
ラメータを用いることを保証するため、システム内の互
換性のあるスイッチ及び装置が、どのサービス・パラメ
ータを用いるかを判定するための技法を開発する必要が
ある。

【０００７】ファイバ・チャネルは、各ファブリックが
自動的にユニークなアドレスをファブリック内の各ポー
トに割り当てる、自動アドレス割り当てをサポートす
る。従って、ファイバ・チャネル・システムにおける複
数のスイッチ及び装置ポートの間で、アドレスの区分化
を行うための技法も開発する必要がある。

【０００８】本発明の課題は、上述の問題を解決するた
めの方法及び装置を提供することにある。

【０００９】

【課題を解決するための手段】以上の問題は、複数の相
互接続された構成要素を含み、各構成要素がシステム内
の他の構成要素と通信する時に用いられるサービス・パ
ラメータをサポートし、更にこの複数の構成要素が、サ
ービス・パラメータの異なる、少なくとも２つの構成要
素を含むシステムを構成するために提供された方法及び
装置の本発明の一実施例において克服される。システム
にわたる通信に関し互換性のあるサービス・パラメータ
をサポートするのが、どの構成要素であるかが判定さ
れ、互換性のあるサービス・パラメータを有する構成要
素のグループが識別される。

【００１０】本発明のもう１つの実施例では、システム
内において互いに隣接する構成要素間で、構成要素のサ
ービス・パラメータを識別する情報フレームを交換する
ことによって生成される互換性のあるサービス・パラメ
ータをサポートするのがどの構成要素であるかが判定さ
れる。各構成要素は、そのサービス・パラメータと隣接
する構成要素のサービス・パラメータを比較して、それ
らに互換性があるか否かを判定し、必要があれば、それ
自身のサービス・パラメータを更新する。別の構成要素
のサービス・パラメータと比較を行った結果として、構
成要素のサービス・パラメータが更新される場合は、更
新を行う構成要素が、必ずその更新されるサービス・パ
ラメータを識別する別の情報フレームを発行する。こう
して、互換性のあるサービス・パラメータをサポートす
るのが、システム内のどの構成要素であるかが判定さ
れ、構成要素間の通信にどのサービス・パラメータが利
用されるかが判定されるまで、隣接する構成要素間で情
報フレームが交換される。

【００１１】本発明の更にもう１つの実施例において、
それぞれが、少なくとも１つのポートを備える、複数の
相互接続された構成要素を含むシステム内の全てのポー
トに、利用可能なアドレスの中から選択されるユニーク
なアドレスを自動的に割り当てるための方法及び装置が
提供される。利用可能な全てのアドレス範囲にわたる割
り当て制御が、まず、１つのマスタ構成要素に与えられ
る。マスタ構成要素は、それ自身の各ポートにユニーク
なアドレスを割り当て、次に、アドレス範囲にわたる制
御権他の構成要素に移譲され、その構成要素が、次に、
マスタによって付与された制御が及ぶアドレスの管理者
になる。アドレス管理者としての働きをする各構成要素
は、そのポートにユニークなアドレスを割り当て、余分
に利用可能なアドレスがあれば、これらの余分なアドレ
スに関する制御を別の構成要素に移譲し、その構成要素
が今度はそれらのアドレスの管理者になる。こうして、
利用可能なアドレスに関する制御が、システム内の構成
要素間に分配され、この結果、全てのポートにユニーク
なアドレスが割り当てられることになる。

【００１２】

【発明の実施の形態】ファイバ・チャネルは、システム
内の装置及び／又はスイッチ間での通信に用いることが
可能な、５つの異なるサービス・クラス、即ち、サービ
ス・クラス１ないし４、及びＦをサポートする。これら
のサービス・クラスは、ファイバ・チャネル規格を規定
するFC-PHドキュメントに詳細に定義されている。要す
るに、サービス・クラス１は、２つの装置間における専
用の接続を規定しており、この接続は、ファブリックに
よって保持され、保証される。サービス・クラス２は、
ファブリックがフレーム境界においてフレームを多重化
する非接続型サービスである。装置が配信に対する肯定
応答をするか又は、ファブリックが伝送フレームの配信
失敗を通知する。サービス・クラス３も、ファブリック
がフレーム境界においてフレームを多重化する非接続型
サービスであるが、否定応答された配信だけしかサポー
トしない。サービス・クラス４は、２つの装置間におけ
る１対の片方向仮想接続を規定し、この仮想接続はファ
ブリックによって保持され、保証される。クラス４の場
合、ファブリックは、各仮想接続に含まれる装置間で利
用可能な帯域幅の一部分を保証する。サービス・クラス
Ｆは、互いに通信を行う場合に、ファブリック素子（即
ち、スイッチ）による利用だけに制限される非接続型サ
ービスである。

【００１３】ファブリック・チャネルは、次の４つのデ
ータ転送速度もサポートする：(1)132.8125メガ・ボ
ー、(2)265.625メガ・ボー、(3)531.25メガ・ボー、及
び(4)1.0625ギガ・ボー。

【００１４】図１には、３つのファブリック素子２、
４、及び６を含むファイバ・チャネル・システムの一例
が示されている。各ファブリック素子は、スイッチのポ
ートの１つに入力されたデータが、他のポートのいずれ
かから出力されるように、内部的に接続された一連のポ
ートを備えるスイッチ（図示せず）を含む。ファブリッ
ク素子２、４、及び６のそれぞれは、少なくとも１つの
関連するE_Port及びF_Portを備えるよう示されている。
具体的には、ファブリック素子２は関連するE_Port8を
備え、ファブリック素子４は関連するE_Port 10、12、
及び14を備え、ファブリック素子６は関連するE_Port 1
6及び18を備えている。E_Portは、別のファブリック素
子との接続を形成するために利用されるファブリック素
子のポートを、識別するために用いられるラベルであ
る。２つのE_Port間における接続は、素子間リンク(IE
L)を介して設定される。図１の場合、E_Port 8及び10は
IEL 20を介して接続され、E_Port 12及び16はIEL 22を
介して接続され、E_Port 14及び18はIEL 24を介して接
続される。各IELは、ファイバ・チャネルのデータ転送
速度のうち１つだけしかサポートしない。

【００１５】図１に示す例において、ファブリック素子
２、４、及び６はそれぞれ、関連するF_Port 26、28、
及び30を備えている。F_Portは、コンピュータ又は周辺
機器のような、装置との接続を形成するために利用され
るファブリック素子のポートを、識別するために用いら
れるラベルである。図１において、F_Port 26、28、及
び30はそれぞれ、装置32、34、及び36に結合されてい
る。

【００１６】図１に示すシステムにおいて、物理経路
は、ファブリック素子２、４、及び６を介して、装置3
2、34、及び36のそれぞれの間に存在する。しかし、上
述のように、ファイバ・チャネルによって、装置が互換
性のあるプロトコルをサポートしていなくても、単一シ
ステムに対してその装置は接続される。従って、装置3
2、34、及び36は同じ物理システムに接続されている
が、それぞれの間の通信は必ずしも可能であるとは限ら
ないし、又望ましいものであるとも限らない。ファブリ
ック素子（２、４、及び６）及びそれらに関連する装置
（32、34、及び36）のそれぞれによってサポートされる
サービス・パラメータに基づくと、図１のシステムに可
能な構成が多く存在する。例えば、システムは、全ての
装置がファイバ・チャネルによってサポートされるサー
ビス・クラスのそれぞれを利用して通信することが可能
な、単一ファブリックを含むことが可能であり、上述の
ように、ファブリックは、スイッチが調整されうる方法
に関して制限のない、多くの装置を相互接続するための
スイッチから構成されるネットワークであり、他のトポ
ロジ・タイプと組み合わせて使用することが可能であ
る。代替案として、システムは、装置の１つが、サポー
トされるサービス・クラスの部分集合においてのみ、他
の装置と通信が可能となる、単一のファブリックを含む
ことが可能である。最後に、システムは、サービス・ク
ラス１ないし４のいずれかで、いくつかの装置の間の通
信が実施不能になる、１つ以上のファブリックを含むこ
とも可能である。

【００１７】本発明によって、ファブリック素子の間に
サービス・パラメータを分配して、システムの構成を判
定し、定義するための方法が提供される。このシステム
構成はまず、初期設定時に判定される。しかし、大規模
なネットワーク化システムの場合、装置は頻繁に追加、
除去される。システムが変更される毎に、その変更がシ
ステム上で通信を行っている間に、他のスイッチ及び装
置によって使用されているサービス・パラメータに影響
を及ぼす可能性がある。従って、システムが変更される
毎に、システムの構成及びその装置によって使用されて
いるサービス・パラメータを再チェックして、修正を施
す必要があるか否かを判定するのが望ましい。又、シス
テム全体をオフ・ラインにしなくても済むようにして、
それを行うことが望ましい。この結果は、本発明の一実
施例によって得られる。更に、本発明は、システム内の
ファブリック素子の数及び構成に関係なく、ファブリッ
ク素子間の同期を必要とすることなく、必要な時にシス
テムの構成、及び再構成を可能にする。

【００１８】本発明の一実施例では、システムの初期設
定の間、ファイバ・チャネル・システムの構成が、サー
ビス・パラメータ分配(DSP)要求がシステム内の全ての
ファブリック素子から発行される、DSP手順を実行する
ことによって判定される。各ファブリック素子は、その
素子が関連するE_Port毎に、別々のDSP要求を発行す
る。各DSP要求は、要求ファブリック素子がサポートし
ようとするサービス・パラメータを定義する情報を含
む。この情報は、要求ファブリック素子のE_Portを応答
ファブリック素子に接続するIELを介して伝送される。
応答ファブリック素子は、要求ファブリック素子のサー
ビス・パラメータと応答ファブリック素子自身のサービ
ス・パラメータを比較して、それらに互換性があるか否
かを判定し、応答ファブリック素子のサービス・パラメ
ータを指定している要求ファブリック素子に肯定応答デ
ータ・フレームを伝送する。必要であれば、応答ファブ
リック素子は、要求ファブリック素子のサービス・パラ
メータと互換性を持つように、自分自信のサービス・パ
ラメータを修正し、更新されたサービス・パラメータと
共に自分自身のDSP要求を発行する。更新されたサービ
ス・パラメータは、もとのDSP要求を発行したファブリ
ック素子によって受信され、そのファブリック素子に、
そのサービス・パラメータを修正して、互換性を実現さ
せることも可能である。この反復的手順については、更
に詳細に後述する。応答ファブリック素子は、IELを介
して直接接続された他の全てのファブリック素子に対し
て、その更新されたサービス・パラメータと共に、DSP
要求も発行する。

【００１９】単一ファブリック内において、装置及びフ
ァブリック素子は、より小さなサブファブリックにグル
ープ化することが可能であり、サブファブリックは、更
に、領域に細分することが可能である。サブファブリッ
ク及び領域内の装置及びファブリック素子は、単一ファ
ブリック内の全ての装置及び素子による共有が不可能
な、いくつかの共通特性を共有している。本発明は、DS
P手順の利用により、ファブリック、サブファブリッ
ク、及び領域の数及び構成に基づいて、システムの構成
を決定する。ファブリック、ファブリック内の任意のサ
ブファブリック、及びサブファブリック内の任意の領域
を定義するために用いられる特定のサービス・パラメー
タについては、更に詳細に後述する。DSP手順、及びそ
れを利用してシステム構成を判定する方法を説明するた
めに、以下で、単一ファブリック−ワイド・サービス・
パラメータ、即ち、ファブリック名に関してのみ説明を
行う。他のサービス・パラメータは、以下で説明するも
のと同様の方法で決定される。

【００２０】ファブリック名は、ファブリックをユニー
クに識別するために用いられるユニークな番号である。
従来、ネットワーク内の装置には、各種ネットワーク管
理機能に対して、各装置をユニークに識別するための、
ユニークな名前、又は識別(ID)番号が付与されている。
このため、電気電子学会(IEEE)は、ユーザが、ネットワ
ークに接続される購入者の装置、及びスイッチに割り当
てることが可能な、１組の番号を購入することができる
サービスを提供している。各装置及び各スイッチの各ポ
ートに、別個の番号が割り当てられる。このサービスが
ネットワークの全てのユーザによって用いられる場合、
ネットワーク上に同じID番号を持つポートが２つとない
という保証が得られる。同様に、ネットワーク管理のた
めには、同じファブリックに属するシステム内のファブ
リック素子を全て識別し、各ファブリック毎にユニーク
な名前を採用することが望ましい。

【００２１】本発明によれば、各ファブリックの命名
は、ファブリック全体に対する名前として、そのファブ
リック内にあるファブリック素子の１つのID番号を採用
することによって行われる。後述する本発明の特定の実
施例の場合、ファブリックは、その名前として、関連す
るファブリック素子のうちの任意の素子の最も小さいID
番号を採用する。しかし、最も大きいID番号を選択する
といった、他の技法を代用することもできるということ
を理解すべきである。

【００２２】初期設定時に、各ファブリック素子は、そ
れが関連するIELを介して、そのE_Portのそれぞれか
ら、隣接するファブリック素子に個別のDSP要求が送信
される。図１に例示のシステムの場合、下記の６つのDS
P要求が送信される。：(1)DSP要求がファブリック素子
２によって送信され、IEL20を介してファブリック素子
４に向けて送信される。(2)DSP要求がファブリック素子
４によって送信され、IEL20を介してファブリック素子
２に向けて送信される。(3)DSP要求がファブリック素子
４によって送信され、IEL22を介してファブリック素子
６に向けて送信される。(4)DSP要求がファブリック素子
４によって送信され、IEL24を介してファブリック素子
６に向けて送信される。(5)DSP要求がファブリック素子
６によって送信され、IEL22を介してファブリック素子
４に向けて送信される。そして、(6)DSP要求がファブリ
ック素子６によって送信され、IEL24を介してファブリ
ック素子４に向けて送信される。各DSP要求は、（とり
わけ）送信ファブリック素子の現在のID番号を識別する
データを含む。ファブリック素子がDSP要求を受信する
と、要求ファブリック素子のID番号とそれ自信のID番号
を比較する。要求ファブリック素子のID番号が応答ファ
ブリック素子のID番号より大きい場合、応答ファブリッ
ク素子は、そのID番号を更新せず、応答ファブリック素
子のID番号と共に、肯定応答データ・フレームを要求フ
ァブリック素子に伝送することによって応答する。応答
ファブリック素子のID番号が要求ファブリック素子のID
番号より大きい場合、応答ファブリック素子は、肯定応
答データ・フレームを送信する前に、そのID番号を、要
求ファブリック素子のID番号を採用するよう更新する。
応答ファブリック素子は次に、要求ファブリック素子に
自分自身のDSP要求を伝送し、採用されたID番号、及び
その他のサービス・パラメータを表示する。

【００２３】各ファブリック素子は、初期設定時にDSP
要求を送信するだけでなく、そのサービス・パラメータ
が修正される毎に、追加のDSP要求を送信する。例え
ば、あるファブリック素子が別のファブリック素子によ
って送信されたDSP要求の結果として、そのファブリッ
ク名を更新し、その要求ファブリック素子の名前を採用
する場合、ファブリック素子は、隣接ファブリック素子
のそれぞれに対して追加のDSP要求を送信し、その新し
い要求は、新たに採用されたファブリック名を含む。従
って、そのファブリック名とそのファブリック素子の他
のサービス・パラメータは、安定状態に達するまで、絶
えず、自動的に更新される。任意のファブリック素子に
よって送信される最後のDSP要求の結果、その隣接ファ
ブリック素子のいずれにもサービス・パラメータの変化
が生じない場合に、安定状態に達したと言える。ファブ
リック名が判定された上述の例の場合は、単一ファブリ
ック内のファブリック素子のそれぞれが同じファブリッ
ク名を採用した時に、安定状態に達したことになる。初
期設定後、DSP手順がバックグラウンドで実施されるの
で、システムは、DSP手順が実行されている間、動作を
継続する。DSP手順が完了し、安定状態に達するまで、
影響を受けたファブリック素子及び装置はオフ・ライン
にされない。この影響を受けた装置はオフ・ラインにな
ると、新しいサービス・パラメータを規定するように再
度初期設定されうる。例えば、ある装置が、DSP手順の
結果として、その装置の属する領域によって用いられる
データ・フレーム・サイズが更新されるべきであると判
定したファブリック素子のポートに接続される場合、こ
の装置はオフ・ラインにされ、システム上の他の装置と
の通信に、その更新されたデータ・フレーム・サイズを
用いるように、再度初期設定される。

【００２４】あるファブリック素子のポートに接続され
た装置が、非活動状態になるか又は、システムから除去
される場合、システム管理者はファブリック素子のポー
トのサービス・パラメータを変更するオプションを有す
る。装置が一時的に移動している場合、システム管理者
は、それが関連するファブリック素子のポートのサービ
ス・パラメータを変更せずにおくという選択が可能であ
り、従ってシステムのサービス・パラメータを変更し、
再度初期設定をするためにシステム装置の少なくとも一
部をオフ・ラインにすることを必要とする可能性のあ
る、DSP手順を実行する必要がない。しかし、何らかの
理由により、システム管理者が、その装置に関連したフ
ァブリック素子のポートのサービス・パラメータを更新
するのが望ましいと判定した場合は、DSP手順の動作を
きっかけとして、その更新を行う事が可能である。

【００２５】本発明の一実施例では、DSP手順に関する
安定状態が、システム内の各ファブリック素子によって
別個に認識される。DSP要求を送信した後、各ファブリ
ック素子が、その最後のDSP要求で採用し、送信したサ
ービス・パラメータによって、システム内の他のファブ
リック素子のいずれかが、そのファブリック−ワイド・
サービス・パラメータを修正することになる場合、各フ
ァブリック素子は、別のファブリック素子からのDSP要
求を受信する可能性のある期間を示すタイマをセットす
る。このタイマが、別のファブリック素子からのDSP要
求を受信することなく時間切れとなると、ファブリック
素子は、安定状態に達したものと仮定する。この期間
を、装置をオフ・ラインにし、サービス・パラメータが
安定するまでそれらのパラメータを更新することによっ
てユーザの処理が中断されないように、十分長くするこ
とが望ましい。しかし、サービス・パラメータが実際に
安定化する前に、１つ以上のファブリック素子によっ
て、早すぎる処理の再開が生じても、ファブリック素子
に接続された装置は、既存のサービス・パラメータに基
づいて動作するだけであるため、特に害はない。ファブ
リック素子が後続のDSP要求を受信することによって、
そのサービス・パラメータに変更が生じると、ファブリ
ック素子及びその関連装置は、再びオフ・ラインにさ
れ、新しいサービス・パラメータで再度初期設定される
だけである。

【００２６】図２(a)ないし(d)には、ファブリック名の
例を利用して、上述のDSP手順の結果、サービス・パラ
メータがどのように繰り返し更新されるかが示されてい
る。図２(a)ないし(d)には、６つのファブリック素子40
ないし45を含むファイバ・チャネル・システムが示され
ている。図２(a)には、各ファブリック素子毎にユニー
クなID名が示されており、最も小さいID名は、ファブリ
ック素子40に属している。図２(b)には、１対のDSP要求
が、対をなすそれぞれの隣接ファブリック素子間で伝送
された結果、ファブリック素子名の更新された状態が示
されている。当初、より大きいID名を有する各隣接ファ
ブリック内の素子のファブリック名が、より小さいその
近傍のID名を採用する、最初のDSP要求の結果更新され
る。

【００２７】図２(b)において更新されたID名を有する
各ファブリック素子は、その隣接ファブリック素子に関
して追加のDSP要求を送信し、この結果、図２(c)に示す
ようにファブリック素子のいくつかに関連したファブリ
ック名が更に更新される。図２(c)において更新されたI
D名ファブリック名を有するファブリック素子の１つ
が、ファブリック素子42である。結果的に、ファブリッ
ク素子42が、その隣接するファブリック素子41及び43に
関して、別のDSP要求を送信する。ファブリック素子41
に関するDSP要求によって、ファブリック素子41又は42
のファブリック名に変化が生じることはない。しかし、
ファブリック素子43に関するDSP要求を行うと、そのフ
ァブリック素子のファブリック名が更新され、図２(d)
に示すように、ファブリック素子42に、より小さいID名
(001)が採用される。

【００２８】図２(a)ないし(d)から分かるように、本発
明のDSP手順によれば、システム内の各ファブリック素
子間における共通のサービス・パラメータ（例で示され
たファブリック名）の採用が可能になる。図２(a)ない
し(d)は、DSP手順の結果として、システム内の各ファブ
リック素子が自動的に更新される方法を示すためだけに
提示されたものである。しかし、このDSP手順は、同期
して実施する必要はなく、特定の順序で実施する必要も
ないということを理解すべきである。DSP手順は、どの
ファブリック素子間においても、同期を必要とせずに実
施される。様々なファブリック素子によって送信される
DSP要求の順序とタイミングは重要ではない。DSP手順で
は、結果として、DSP要求が送信される順序及びタイミ
ングに関係なく、システム内の各ファブリック素子毎の
サービス・パラメータが一貫して採用される。

【００２９】本発明の一実施例では、各ファブリック素
子に、そのID名に加えて、ファブリック名の優先順位も
提供される。ファブリック名の優先順位機能が利用され
る場合、そのファブリックに採用される名前は、最も高
い優先順位の名前を有するファブリック内のファブリッ
ク素子のID名に一致する。優先順位レベルが同じ装置間
においては、上述のような最も大きいID名又は最も小さ
いID名を利用するといった、一層洗練された技法に基づ
いて、ファブリック名が判定される。

【００３０】ファブリック名の優先順位機能により、ど
のファブリック素子が選択されてファブリック名を提供
するといったことに関する制御が、ある程度管理可能と
なる。ネットワークの導入において、重要な構成要素に
なり得る素子もあれば、あまり利用されないか又は信頼
性に欠けるといった様々な理由で、それほど重要でない
素子もある。ファブリック名の優先順位によって、シス
テム管理者は、どの素子がファブリック名として採用さ
れたID名を有するかについて影響を及ぼすことが可能に
なるので、信頼性のある又はその他の面で望ましい素子
が選択される。上述のように、システムのサービス・パ
ラメータが変更される毎に、その変更によって影響を受
けるシステム内の装置又はスイッチがオフ・ラインにさ
れ、そのサービス・パラメータを更新するために再度初
期設定される。各ファブリック素子は、それが属するフ
ァブリックにファブリック名が記憶されているので、フ
ァブリック名は、ファブリック内の全てのファブリック
素子に影響を及ぼすサービス・パラメータである。従っ
て、ファブリック名が変更される毎に、ファブリック内
の全ての装置及びスイッチがオフ・ラインにされ、再度
初期設定が行われる。ファブリックがその名前をとった
元のファブリック素子は、システムから除去され、ファ
ブリック名が変更されるが、これは、その除去されたフ
ァブリック素子が別のシステムに追加され、その結果、
その名前をとった異なるファブリックが生じる可能性が
あるためである。ファブリックをユニークに識別するフ
ァブリック名を有することが望ましいので、これは、明
らかに望ましくない。従って、システム内で信頼でき
る、重要な素子からファブリック名をとり、その素子が
故障したり、あるいは、システムから除去される可能性
を低くすることによって、ファブリック名を変更した結
果、ファブリック内の全ての装置及びスイッチがオフ・
ラインにされ、再度初期設定される可能性を低下させる
ことが望ましい。それほど重要でない構成要素が故障す
るか又は、それ以外でシステムから除去される場合は、
他のどの装置又はスイッチのサービス・パラメータにも
影響する可能性はない。従って、システムのサービス・
パラメータが影響されないので、近傍のファブリック素
子は、他のファブリック素子に対してDSP要求を送信す
る必要がない。

【００３１】本発明の一実施例では、ファブリック素子
は、DSP要求を受信する毎に、応答ファブリック素子の
サービス・パラメータを示すデータを含む素子間受領(I
E_ACC)データ・フレームを返信する。応答ファブリック
素子のサービス・パラメータが、DSP要求の結果修正さ
れる場合、その修正はIE_ACCデータ・フレームの送信前
に行われる。IE_ACCデータ・フレームは、ファイバ・チ
ャネル規格に準じた肯定応答信号として送信され、DSP
要求を受信したことを示す。但し、IE_ACCデータ・フレ
ームの送信は、DSP手順の動作にとって必要ではないと
いうことを理解すべきである。DSP要求は、IELを介して
互いに接続された両方のファブリック素子ポートによっ
て発行される。従って、各ファブリック素子は、DSP要
求によって、その隣接ファブリック素子のサービス・パ
ラメータが提供されるので、IE_ACCデータ・フレームを
介してこの情報が提供される必要はない。

【００３２】ファブリック−ワイド・サービス・パラメ
ータが、単一ファブリックに属する全てのファブリック
素子について同じになるように設定される。このファブ
リック−ワイド・サービス・パラメータは、ファブリッ
ク名の決定方法を示す例に関連して前で説明されたDSP
手順を利用して同時に決定される。本発明の一実施例で
は、ファブリック名に加えて次の４つの追加ファブリッ
ク−ワイド・サービス・パラメータが用いられる：(1)
最小及び最大のエラー検出タイムアウト値（最小E_D_TO
V、及び最大E_D_TOV）、(2)最大ラウンド・トリップ時
間値(MRTT)、(3)最小及び最大資源割り当てタイムアウ
ト値（最小R_A_TOV、及び最大R_A_TOV）、及び(4)最小
及び最大バッファ間受信データ・フィールド・サイズ
値。タイマ値及びデータ・フィールド・サイズに関する
制限は、FC-PHドキュメントに記載のファイバ・チャネ
ル規格によって定義されている。これらのタイマ値は多
く用いられる。以下では、タイマ値の簡単な説明と使用
例が示される。これらの説明は完全なものではなく、単
に例示を目的として示されたものに過ぎないことを理解
すべきである。

【００３３】E_D_TOVは、要求に応答してデータ・フレ
ームを送信する装置が、データ・フレームが受信された
ことを示す肯定応答信号の、受信の可能性のある期間を
定義するために利用可能である。

【００３４】R_A_TOVは、FC-PHにおいて、E_D_TOV + MR
TTに等しいものと定義されており、フレームが、一旦フ
ァブリックに受信された場合に、そのファブリック内に
とどまることができる最大時間を定義する。タイマは他
に多く用いられているが、データ・フレームがファブリ
ックを介して供給される場合に利用することが可能であ
る。送信元の装置は、タイマをR_A_TOVにセットし、タ
イマが時間切れになる前に、肯定応答信号を受信する可
能性がある。応答を受信しなければ、送信元の装置はデ
ータ・フレーム又は肯定応答が失われたものと仮定す
る。

【００３５】本発明の一実施例で、R_A_TOVは、DSP要求
の送信後に各ファブリック素子によってセットされる制
限時間を設定し、ファブリック−ワイド・サービス・パ
ラメータが安定状態になる時点を判定するためにも用い
られる。この実施例の場合、タイマは、ファブリック素
子の最小R_A_TOVの２倍になるようセットされる。この
タイマ値が選択されたのは、それによって比較的長い期
間が定義され、サービス・パラメータが更新される毎
に、DSP手順がシステム内の各ファブリック素子に影響
するのに十分な時間であるためである。ある実施例で
は、最小R_A_TOVの２倍の値が選択されるが、満足のゆ
く結果が得られる、他の多くの値が選択可能であるとい
う点を理解すべきである。

【００３６】MRTTは、ファブリック及びバックのスイッ
チ及びリンクによって、フレームに関する最大伝達遅延
を設定する。MRTTは、R_A_TOV及びE_D_TOVに関連してお
り、一般にこれらの値より小さい。例えば、E_D_TOVとM
RTTの差によって、装置がデータ・フレームの受信時に
行う、肯定応答信号を送るべきか否かの判定のために、
装置に許される時間量を設定できる。MRTTを個別に定義
することによって、ファブリック素子は、その関連する
装置が、そのファブリックに関して設定されたMRTTを考
慮して、R_A_TOV及びE_D_TOVを満たすのに十分な速さで
応答できるか否かを判定することが可能になる。

【００３７】最大及び最小バッファ間データ・フィール
ド・サイズは、ファブリックを介して伝送されるデータ
・フレームのサイズを決定する。ファイバ・チャネル
は、128バイトないし2,112バイトの範囲のデータ・フレ
ームをサポートする。システム内の装置には、2,112バ
イトのフレームをサポートするハードウェアを備えてい
ないものもあり、又はそれ以下のフレームをサポートす
るハードウェアさえ備えていないものもある。従って、
各ファブリック素子は、その関連する装置がサポートで
きる最大バッファ間サイズを制限することができる。更
に、より大きなフレーム・サイズのサポートが可能な、
性能の低い装置が、その最小バッファ・サイズを比較的
大きな値にセットするよう選択することができる。この
結果、前記装置が、ファブリック内において比較的小さ
なフレーム・サイズの装置とのグループ化が抑止され、
このために、満足のゆく性能を実現するのに十分な速さ
で、多数の小さなフレームを生成することができなくな
るため、この性能の低い装置の性能に悪影響を及ぼす可
能性がある。

【００３８】上述の実施例で、いくつかのタイマとバッ
ファ・サイズに関する最小値及び最大値の両方を提供す
ることを示したが、それぞれについて、単一値が代わり
に提供されうるということに注意すべきである。本発明
の一実施例では、システム管理者が、スイッチ及び装置
が単一ファブリック内で結合されている他の装置の能力
に対する、ある程度の柔軟性を持って制御を行うことが
できるように、最小値と最大値が提供される。あるレベ
ルで通信可能な全ての装置の対を単一ファブリック内に
一緒に結合するのは、必ずしも望ましくはない。例え
ば、あるファブリック素子が高速装置に接続されている
場合、いくつかのタイマが、あまりに大きい値にセット
されていると、装置の性能が著しく低下する可能性があ
る。従って、装置が大きいタイマ値をサポートすること
ができたとしても、システム管理者は、その装置に関連
したファブリック素子に関するタイマの最大値をより小
さな値にセットするよう選択を行うことができる。結果
的に、その装置が、単一ファブリック内において、その
性能に重大な影響を及ぼす可能性のある装置と組み合わ
せられないようにするために、慎重な判定が行われる。
タイマ及びデータ・フィールド・サイズの最大値及び最
小値を利用することによって、システム管理者は、ファ
ブリック素子が接続される装置と共に単一ファブリック
にグループ化されうる他の装置に関する性能要件の範囲
を提供することが可能になる。

【００３９】図３(a)及び(b)には、２つのファブリック
素子間でDSP要求が送信された時に、上述のサービス・
パラメータが比較される方法が示されている。これらの
図のそれぞれにおいて、DSP要求に応答するファブリッ
ク素子（「応答ファブリック素子」）のサービス・パラ
メータは、Ｂでラベル表示され、DSP要求を送信したフ
ァブリック素子（「要求ファブリック素子」）のサービ
ス・パラメータは、Ａでラベル表示されている。より詳
しくは、図３(a)及び(b)において、下記のラベルが要求
ファブリック素子に適用される：A1 = 最大R_A_TOV、及
びA2 = 最小R_A_TOV。下記のラベルは応答ファブリック
素子に適用される：B1 = 最大R_A_TOV、B2 = 最小R_A_T
OV、B3 = 最大E_D_TOV、B4 = 最小E_D_TOV、及びB5=MRT
T。図３(a)及び(b)の表の条件欄には、要求ファブリッ
ク素子の指定されたサービス・パラメータと応答ファブ
リック素子の上述の５つのサービス・パラメータのそれ
ぞれの間で可能性のある比較結果が示されている。各比
較毎に、条件欄には３つの可能性のある結果（即ち、要
求ファブリック素子のほうが大きい、要求ファブリック
素子のほうが小さい、又は両方が等しい）が示されてい
る。結果欄にはそれぞれの比較結果が示されている。

【００４０】要求ファブリック素子のサービス・パラメ
ータと応答ファブリック素子の同じサービス・パラメー
タを比較すると、結果的に応答ファブリック素子のサー
ビス・パラメータの更新が必要になる可能性がある。例
えば、図３(a)においてテストされる第１条件には、応
答ファブリック素子(B1)の最大R_A_TOVが、要求ファブ
リック素子(A1)より大きい場合、応答ファブリック素子
の最大R_A_TOVが、要求ファブリック素子のサービス・
パラメータに関する値を採用するように修正される。こ
れは、結果欄において次のように表される：B1←A1。

【００４１】要求ファブリック素子のサービス・パラメ
ータと応答ファブリック素子の異なるサービス・パラメ
ータを比較すると、結果的にどちらかのファブリック素
子のサービス・パラメータが更新されるということには
ならない。しかし、これらのテストは、比較されるサー
ビス・パラメータが、結果欄に「Reject」として表示さ
れ、互換性がないことを示す可能性がある。こうした結
果は、要求ファブリック素子と応答ファブリック素子を
単一ファブリックにまとめられないということを表して
いる。

【００４２】２つの異なるサービス・パラメータの比較
結果として可能性のある他のものは、(1)比較されたサ
ービス・パラメータに互換性があるという表示（結果欄
に「Accept」として表示）、及び(2)比較が確定的でな
いという表示（結果欄に「？」として表示）がある。確
定的でないという結果は、比較によって、比較されたサ
ービス・パラメータに互換性があるか否かに関する有効
な情報が得られなかったことを示している。同様に、他
のサービス・パラメータの対に互換性がなければ、ファ
ブリック素子は単一ファブリック内でまとめられないの
で、比較されたパラメータに互換性があることを示す
「Accept」という結果は、そのことによって、及びそれ
自体で、応答ファブリック素子と要求ファブリック素子
の互換性を示すことにはならない。

【００４３】いくつかのサービス・パラメータの対の比
較では、応答ファブリック素子のサービス・パラメータ
の更新が行われず、かつ常に確定的でない結果又は「Ac
cept」の結果を生じることになるため、単独では、比較
されたサービス・パラメータに互換性がないという結論
を下すことができない場合がある。例えば、図３(b)に
示す、要求ファブリック素子の最小R_A_TOV(A2)と応答
ファブリック素子の最大E_D_TOV(B3)を比較すると、必
然的に確定的でない結果、又はこれら２つのパラメータ
に互換性があることを表す「Accept」条件が生じること
になる。「Accept」の結果は確定的なものではないの
で、これら２つのパラメータのテストでは、この２つの
ファブリック素子に互換性があるか否かに関する決定的
な情報は得られない。従って、これらのサービス・パラ
メータは比較する必要がない。本発明の一実施例は、サ
ービス・パラメータを更新する可能性のない、又は「Re
ject」の結果を生じる可能性のない比較は実施されず、
その分処理資源が節約される。

【００４４】図４(a)及び(b)には、それぞれ、図３(a)
及び(b)に関連して説明された応答ファブリック素子の
サービス・パラメータと、要求ファブリック素子の最大
E_D_TOV(A3)及び最小E_D_TOV(A4)との比較方法が示され
ている。図５には、同じ応答ファブリック素子のサービ
ス・パラメータと要求ファブリック素子のMRTTとの比較
方法が示されている。図６(a)及び6(b)には、それぞ
れ、要求ファブリック素子の最大データ・フィールド・
サイズ(A1)及び最小データ・フィールド・サイズ(A2)と
応答ファブリック素子の最大データ・フィールド・サイ
ズ(B1)及び最小データ・フィールド・サイズ(B2)との比
較が示されている。図３(a)及び(b)に関連して上述した
ものと同じフォーマットが、図４ないし６にも用いられ
ている。

【００４５】図３(a)及び(b)、図４(a)及び(b)、図５、
及び図６(a)及び(b)に示す表の結果については改めて説
明するまでもない。一般に、応答ファブリック素子装置
に関する最大値が、要求ファブリック素子装置の最大値
を超えると、応答ファブリック素子装置のサービス・パ
ラメータが更新され、要求ファブリック素子の最大限界
値を採用する。同様に、応答ファブリック素子の最小値
が、要求ファブリック素子の最小値未満の場合、応答フ
ァブリック素子のパラメータが更新され、要求ファブリ
ック素子の値を採用することになる。こうして、要求フ
ァブリック素子と応答ファブリック素子の両方に対して
互換性を有するサービス・パラメータが採用される。MR
TTに関して、MRTTはファブリックを通過するラウンド・
トリップ時間を表すが、タイムアウト値は単一方向のみ
の経路を表すので、このMRTT値は一般に、R_A_TOV、又
はE_D_TOVを２倍した値と比較される。

【００４６】当初、各ファブリック素子毎のMRTT値、及
びR_A_TOV及びE_D_TOVの最大タイマ値及び最小タイマ値
が、様々な値のうち任意の１つにセットされ、同時に、
満足なシステム性能を得ることが可能である。FC-PHに
おけるファイバ・チャネル規格は、1ms単位で32ビット
・クロック値を指定している。従って、1msはタイマ値
のそれぞれに用いられる最小のインクリメント値であ
る。最大R_A_TOVは１つの制限しかない、即ちそれは、
最小R_A_TOV以上でなければならない。本発明の一実施
例では、最大R_A_TOVの省略時値が120秒にセットされ、
最小R_A_TOVの省略時値が15秒にセットされる。最小R_A
_TOVが十分大きくなることを保証するため、本発明の一
実施例では、1.2倍の値(最大E_D_TOV + MRTT)より大き
いことを必要とする。この要件は、直接FC-PHのファイ
バ・チャネル規格から引用されるものであり、この規格
では、最小R_A_TOVがこの関係を維持すべきであり、フ
ァイバ・チャネル・システム内の全てのタイマに、20％
の公差が必要とされることを指定している。

【００４７】本発明の一実施例では、最大E_D_TOVは、1
0秒の省略時値にセットされ、最小E_D_TOVは、２秒の省
略時値にセットされる。最大E_D_TOVが満たさなければ
ならない唯一の制限は、最小E_D_TOV以上であるという
ことである。最小E_D_TOVは、MRTTを示す値、並びに、
応答ファブリック素子装置が要求に対していかに応答す
るかに関して判定を行うのに必要な時間に等しくなるよ
うにセットするのが望ましい。本発明の一実施例では、
最小E_D_TOVが、MRTTの２倍以上という関係を満たして
いるが、これはこの値が、大部分の装置にとって満足の
ゆく値であると考えられているからである。しかし、満
足なシステム性能が得られない場合には、この要件の変
更が可能である。

【００４８】FC-PHは、ファイバ・チャネル・ファブリ
ックを介したフレームの配信に関する最大時間を、MRTT
の1/2に等しくなるように規定している。上述の関係に
基づくと、最小E_D_TOVは、2MRTT以上でなければならな
いし、最小R_A_TOVは、E_D_TOV+MRTT以上でなければな
らない。従って、最小R_A_TOVは、3MRTTを超えなければ
ならない。最小R_A_TOVが、ファイバ・チャネル・クロ
ックを利用して、とり得る最大値は、2³²-1である。従
って、MRTTは（2³²-1)÷3未満でなければならない。

【００４９】上述のように、最大及び最小バッファ間受
信データ・フィールド・サイズには、ファイバ・チャネ
ル規格によって、ある程度の制限が加えられる。つま
り、それぞれ2,112バイト以下で、128バイト以上でなけ
ればならない。更にファイバ・チャネルは、情報が少な
くとも32ビットのワードで伝送されることを必要とす
る。従って、各最小及び最大データ・フィールド・サイ
ズは４の倍数であるべきである。最後に、最大データ・
フィールド・サイズは、最小データ・フィールド・サイ
ズ以上にすべきである。

【００５０】DSP手順の要求ファブリック素子及び応答
ファブリック素子が、ファブリック−ワイド・サービス
・パラメータのいずれかについて互換性がない場合はい
つも、ファブリック素子間に、ファブリック分割が生
じ、結果としてファイバ・チャネル・システム内に、少
なくとも２つの別個のファブリックが形成される。例え
ば、上述のファブリック−ワイド・サービス・パラメー
タを有する本発明の実施例において、図３ないし６に示
すサービス・パラメータの比較のうちのいずれかから単
一の「Reject」条件が示されることによって、要求ファ
ブリック素子と応答ファブリック素子の間にファブリッ
ク分割が生じる。

【００５１】２つのファブリック素子間においてファブ
リック分割が生じると、それらを接続しているIELを介
して行われていた、サービス・クラス１ないし４のいず
れの通信も行われない。例えば、図１のファブリック素
子４によって送信されるDSP要求が、ファブリック素子
２のサービス・パラメータのいずれかに関して「Rejec
t」条件を示すと、これら２つのファブリック素子間に
ファブリック分割が生じ、システム内に、少なくとも２
つの別個のファブリックが確実に形成されることにな
り、ファブリック素子２及び４は異なるファブリックに
含まれる。従って、ファブリック素子２及び４は、IEL
20を介するサービス・クラス１ないし４のいずれの通信
も行わない。しかし、上述のように、DSP手順は初期設
定時においてのみ実行されるものではない。装置又はフ
ァブリックがシステムに追加されるか又は、システムか
ら除去される毎に、隣接ファブリック素子のそれぞれに
対してDSP要求を発行するファブリック素子のいずれか
に関するサービス・パラメータに変化が生じる。従っ
て、ファブリック分割にもかかわらず、ファブリック素
子２及び４の間の通信はクラスＦにおいて続行されるの
で、この２つのファブリック素子間において、後続のDS
P要求を交換することが可能であり、このため、サービ
ス・パラメータが修正され、結果として、ファブリック
素子２及び４が単一ファブリックにまとめられ、これに
よってサービス・クラス１ないし４のうちの１つ以上に
よる通信が可能になる。

【００５２】サブファブリック 例示のファブリック−ワイド・サービス・パラメータに
関する以上の説明から明らかなように、これらのパラメ
ータは非常に広範で、異なるサービス・クラス、及び異
なるデータ転送速度で動作する装置を包含することが可
能である。従って、単一ファブリックに含まれる装置及
びファブリック素子は、互いの通信に利用できるサービ
ス・クラス及びデータ転送速度において制限を受ける可
能性があるか、あるは、互いに全く通信できなくなる可
能性がある。ファブリック内のどの装置及びファブリッ
ク素子が、どのような条件下で通信可能であるかを判定
するため、各ファブリックが、20のあらかじめ定義され
たサブファブリックに分割される。１つのサブファブリ
ックは、５つのサービス・クラス（クラス１ないし４及
びクラスＦ）のうちの１つ、及びファイバ・チャネルに
よってサポートされる４つのデータ転送速度のうちの１
つからなる各組合わせに対応する。従って、各サブファ
ブリックは、１つのサービス・クラスと１つのデータ転
送速度を定義する。特定のサブファブリックによって定
義されるサービス・クラス及びデータ転送速度をサポー
トする装置又はファブリック素子のいずれもが、そのサ
ブファブリックの一部とみなされる。

【００５３】領域 １つのサブファブリック内に含まれる各ファブリック素
子及びそれに関連する装置は必然的に、同じサブファブ
リック内の他のファブリック素子及び装置との通信に関
して互換性のあるハードウェアを備えているが、１つの
サブファブリック内の各装置間における通信は保証され
ない。システムの構成に基づくと、サブファブリック・
クラス、及びサブファブリック内の２つの装置が通信可
能なデータ転送速度をサポートするデータ・リンク経路
が存在しない可能性がある。従って、各サブファブリッ
クは、複数の領域に分割することが可能であり、この場
合、各領域は少なくとも１つの経路によって相互接続さ
れたサブファブリック内の装置及びファブリック素子か
らなるグループを定義する。

【００５４】サブファブリック及び領域については、図
７(a)ないし(e)に示す例示のシステムを利用して詳述す
ることにする。図７(a)は、それぞれ、装置60ないし74
の少なくとも１つに接続された７つのファブリック素子
51ないし57を備えた単一ファブリックを示している。フ
ァブリック50は、２つのボー・レートのデータ・リン
ク、即ちファブリック素子51ないし57を相互接続し、更
にそのファブリック素子のいくつかをその関連する装置
に接続する、実線で示された1.0625ギガ・ボーのリンク
80と、ファブリック素子53及び55を相互接続し、ファブ
リック素子53、55、及び57のそれぞれを関連する装置に
接続する、点線で示された265.625メガ・ボーのリンク8
2を含んでいる。ファブリックは、更に３つのサービス
・クラス、即ち、サービス・クラス１及び２とサービス
・クラスＦもサポートする。サービス・クラスとデータ
転送速度の組み合わせによって、それぞれ、図７(b)な
いし(e)に示す４つのサブファブリックをサポートする
ファブリック50が生じることになる。

【００５５】上述のように、２つのファブリック素子間
にリンクを確立する各IELは、単一のデータ転送速度し
かサポートしない。従って、図７(a)に示すファブリッ
ク素子53及び55のような、２つ以上のデータ転送速度を
用いて通信を行うファブリック素子の場合には、サポー
トされる各データ転送速度毎に、別個のIELが形成され
る。

【００５６】図７(b)には、サービス・クラス１で1.062
5ギガ・ボーのデータ転送速度によって定義される第１
のサブファブリックが示されている。このサブファブリ
ックには、ファブリック素子51、52、54、及び56とその
関連装置のそれぞれ、並びに関連装置の１つ69を備える
ファブリック素子57が含まれている。図７(b)のサブフ
ァブリックは、接続されていない２つの領域R1及びR2に
分割される。従って、ファブリック素子51及び56とその
関連装置は、互換性のあるサービス・クラス及びデータ
転送速度で動作するが、それらを接続し、サービス・ク
ラス１で1.0625ギガ・ボーのデータ転送速度をサポート
するデータ・リンクの経路が存在しないので、通信を行
うことができない。

【００５７】図７(c)には、サービス・クラス２で1.062
5ギガ・ボーのデータ転送速度によって定義される第２
のサブファブリックが示されている。このサブファブリ
ックは、そのサブファブリックのファブリック素子と関
連装置の全てを含む、単一領域R3を含んでいる。他のフ
ァブリック素子及び装置のうちの、図７(c)のサブファ
ブリックは、ファブリック素子52及び57、並びにそのそ
れぞれに関連した装置62及び69を含んでいるが、これら
は又、それぞれ図７(b)のサブファブリックにも含まれ
ている。これらのファブリック素子及び装置が、２つ以
上のサブファブリックに含まれているのは、それぞれの
サブファブリックが複数のサービス・クラス及び／又は
複数のデータ転送速度をサポートするためである。

【００５８】図７(d)には、サービス・クラス２で265.6
25メガ・ボーのデータ転送速度によって定義される第３
のサブファブリックが示されている。このサブファブリ
ックは、２つの領域R4及びR5に分割されている。図７
(d)のサブファブリックは、ファブリック素子55及び57
の両方を含んでおり、これらは、それぞれ、図７(c)の
サブファブリックにも含まれている。これらのファブリ
ック素子が、図７(c)のサブファブリックの同じ領域内
に含まれているのは、それらの間に、1.0625ギガ・ボー
の通信経路が存在するためである。しかし、ファブリッ
ク素子55及び57の間には、265.625メガ・ボーの通信経
路は存在しないので、これらのファブリック素子は、図
７(d)のサブファブリック内の別個の領域に含まれる。
従って、これらのファブリック素子は２つの共通のサブ
ファブリック内に配置されているが、それら及びそれら
の関連装置は、サブファブリックの一つでのみ通信でき
る。

【００５９】最後に、図７(e)には、クラスＦで、デー
タ転送速度が1.0625ギガ・ボーのサブファブリックが示
されている。このサブファブリックは、ファブリック素
子51ないし57を含み、それぞれが、ファブリック素子に
よる上述のDSP手順の実施を可能にするため、このサブ
ファブリックをサポートする。

【００６０】本発明の一実施例には、２つの別個の領域
間における通信を可能にするために、サービス・クラス
及び／又はデータ転送速度変換器が提供されている。こ
の変換器は少なくとも１つのファブリック素子と関連し
ており、２つの異なるサービス・クラス及び／又はデー
タ転送速度間における通信を、それらが互換性を有する
ように変換し、これによって、他では通信が不可能な装
置及びファブリック素子間の通信を可能にする。

【００６１】変換器が、２つの領域間で用いられる場
合、結果として、これらの２つの領域を含む拡張領域が
形成される。図７(f)には、図７(c)の領域R3と図７(d)
の領域R4を組み合わせて、拡張領域ER1を形成するため
に、データ転送速度変換器（図示せず）がファブリック
素子55と57のどちらかに提供された、拡張領域の一例が
示されている。この変換器は、拡張領域ER1内の装置62
ないし64及び67ないし69に対して透過的であり、サブフ
ァブリックの任意の領域内で装置が通信を行うのと同じ
方法で、これらの任意の装置間における通信が可能であ
る。

【００６２】以上から明らかなように、このファブリッ
ク−ワイド・サービス・パラメータの設定は、システム
内のどのファブリック素子及び関連装置が、互いに通信
できるかを判定するのには十分ではない。通信可能なフ
ァブリック素子及び装置、並びにこうした通信に利用可
能なサービス・クラス及びデータ転送速度がどれかとい
う判定は、領域レベルで設定される。従って、本発明
は、システムに関するファブリック−ワイド・パラメー
タだけでなく、領域−ワイド・サービス・パラメータも
設定する。

【００６３】領域−ワイド・サービス・パラメータは、
ファブリック−ワイド・サービス・パラメータに関して
上述したものと同じDSP手順を使用して決定される。フ
ァブリック、サブファブリック、及び領域の説明が階層
的に行われてきたが、領域−ワイド・サービス・パラメ
ータの設定は、上述した一連のDSP要求と同じものを使
用して、ファブリック−ワイド・サービス・パラメータ
と同時に説明される。

【００６４】本発明の一実施例では、領域−ワイド・サ
ービス・パラメータは、それぞれ、システム管理者によ
って設定可能な、関連する優先順位レベルを備えてい
る。この優先順位レベルは、任意の数のビットによって
判定されうる。実施例の１つでは、図８(a)に示すよう
に、２ビットの優先順位レベルが用いられる。この優先
順位レベルによって、各ファブリック素子は、領域−ワ
イド・サービス・パラメータのそれぞれをサポートする
か否かを識別することが可能になる。しかし、あるファ
ブリック素子があるサービス・パラメータをサポートす
る能力を備えていても、そのファブリック素子は、必ず
しもそのパラメータがサポートされる領域内だけでグル
ープ化されるという制限を受けるとは限らない。優先順
位レベルによって、システム管理者は、下記の３つのサ
ポート優先順位レベルを識別することが可能になる：
(1)他の全てのファブリック素子がそのパラメータをサ
ポートする場合に限って受けられるサポート、(2)領域
分割を必要とするが、ファブリック分割を必要としない
場合に受けられるサポート、及び(3)ファブリック分割
を必要とする場合でさえ受けられるサポート。こうし
て、システム管理者は、その装置のそれぞれの性能に対
する各サービス・パラメータの相対的な重要性を判定す
る際に柔軟性を有する。

【００６５】DSP手順が、上述の方法で実行される場
合、要求ファブリック素子及び応答ファブリック素子の
各パラメータに関する優先順位レベルは、図８(b)に示
すような方法で更新される。図８(b)から分かるよう
に、応答ファブリック素子と要求ファブリック素子のど
ちらかが、あるサービス・パラメータをサポートできな
い場合、優先順位レベルは、その２つのファブリック素
子が単一領域又は単一ファブリックにグループ化された
場合には、そのサービス・パラメータがサポートされな
いということを示すように設定される。それ以外は、そ
の優先順位レベルは、要求ファブリック素子と応答ファ
ブリック素子の内のより優先順位レベルの高い方に整合
するように更新される。

【００６６】領域−ワイド・サービス・パラメータは、
領域内の各装置及びファブリック素子に関して一貫性を
有するように設定される。各領域内の装置を識別するた
め、領域−ワイド・サービス・パラメータの１つが領域
IDとなっている。この領域IDは、ファブリック−ワイド
・サービス・パラメータに関連して上述したファブリッ
ク名と、多くの点で共通している。この領域IDは、シス
テム内の各ファブリック素子から送信されるDSP要求を
介したDSP手順によって、ファブリック名とほぼ同様に
設定される。しかし、ファブリック名は、ファブリック
素子の全てのポートに関して同じであるが、任意のファ
ブリック素子のE_Portに割り当てられる領域名は異なっ
ている可能性がある。

【００６７】上述のように、ファブリック素子の各E_Po
rtは、単一のデータ転送速度しかサポートしない。単一
ファブリック素子に関する異なるE_Portは、異なるデー
タ転送速度をサポートすることができ、結果としてこれ
らのE_Portは、サポートするサービス・クラスが共通で
あっても、異なる領域にグループ化される。更に、単一
ファブリック素子の２つのE_Portは、異なるサービス・
クラスをサポートすることができ、結果としてこれらの
E_Portは、異なるサブファブリックに割り当てられ、従
って異なる領域に割り当てられる。単一ファブリック素
子における２つのポートが同じサービス・クラス及び同
じデータ転送速度をサポートする場合、これらのポート
は、そのサービス・クラスに関する同じ領域にまとめら
れる。ファブリック素子は、そのポートのそれぞれによ
ってサポートされるサービス・クラス及びデータ転送速
度に関する情報を記憶しているので、このファブリック
素子はDSP手順の間に、共通のサービス・クラス及びデ
ータ転送速度をサポートする単一ファブリック素子内の
ポートが、そのサービス・クラスに関する同じ領域にグ
ループ化されることを保証する。このことは、共通の領
域に属するポートの各ファブリック素子内のリストを維
持することによって、又は、他の手段によって達成され
うる。

【００６８】単一ファブリック素子の２つのポートは、
異なる領域に属することができるので、領域ID、並びに
他の各領域−ワイド・サービス・パラメータは、ファブ
リック素子の各E_Port毎に異なる可能性がある。更に、
ファブリック素子の単一ポートは、サービス・クラス１
ないし４及びＦのそれぞれをサポートすることができる
ので、各ポートは、それぞれがそれ自身の領域−ワイド
・サービス・パラメータの組を備えている、５つの異な
るサブファブリック領域内に含まれる可能性がある。従
って、各ファブリック素子は、そのポートの全てに共通
するファブリック−ワイド・サービス・パラメータを１
組だけしか備えていないが、DSP手順は、各E_Port毎
に、４組もの領域−ワイド・サービス・パラメータ（サ
ービス・クラス１ないし４のそれぞれについて１つ）を
判定しなければならない可能性がある。全てのファブリ
ック素子が、クラスＦによる通信に関するサービス・パ
ラメータの一定の組をサポートするので、このサービス
・クラスに関してDSP手順によって判定される必要のあ
る領域−ワイド・サービス・パラメータの組はない。

【００６９】本発明の一実施例では、ファブリック−ワ
イド・サービス・パラメータ及び領域−ワイド・サービ
ス・パラメータが、DSP手順の間にファブリック素子間
で転送され、図10(a)ないし(c)に示すデータ・フレーム
・フォーマットで、各ファブリック素子内に記憶され
る。図10(a)には、ファブリック素子内の全てのポート
に関するファブリック−ワイド・サービス・パラメータ
を設定するためのビット・グループが示されており、図
10(b)には、１つのE_Portからなる単一のサービス・ク
ラスに関する領域−ワイド・サービス・パラメータを設
定するためのビット・グループが示されている。図10
(b)に示されたビット・フォーマットは、全てのE_Port
に関してサービス・クラス１ないし４のそれぞれについ
て１回ずつ複製される。ファブリック素子の任意のE_Po
rtからのDSP要求を識別する共通コードに続いて、要求
データ・フレームの最初の44バイトが、図10(a)に示す
ように、ファブリック素子に関するファブリック−ワイ
ド・サービス・パラメータを指定し、図10(b)に示すフ
ォーマットで、４組の20バイトの要求E_Portに関する領
域−ワイド・サービス・パラメータがこれに続く。各フ
ァブリック素子ポートは、上述の可能性のある20のサブ
ファブリックのいずれかに理論的に含まれるが、各E_Po
rt及びその関連IELが、単一のデータ転送速度だけしか
サポートしないという事実によって、各ポートが属する
ことが可能なサブファブリック数が、サポートされるデ
ータ転送速度を含む５つのサブファブリックに限定され
る。更に、クラスＦに関するサービス・パラメータが全
てのファブリック素子ポートについてあらかじめ決定さ
れているので、これらのパラメータは、DSP手順の一部
として記憶されず、かつ転送されない。従って、要求フ
ァブリック素子及び応答ファブリック素子のE_Portに関
する既知のデータ転送速度と組み合わせて、サービス・
クラス１ないし４のそれぞれに１つずつ対応する、領域
−ワイド・サービス・パラメータの４つのフィールドを
使用すると、各E_Portが属することのできる、４つの可
能性のある領域を明確に定義できる。

【００７０】DSP手順の間に、ファブリック−ワイド・
サービス・パラメータ及び領域−ワイド・サービス・パ
ラメータを記憶し、転送するための上述のデータ・フレ
ーム編成は、単に例示を目的として示されたに過ぎな
い。他の多くのフォーマットを代用することも可能であ
る。更に、他の技法を用いて、全てのE_Portに共通した
ファブリック−ワイド・サービス・パラメータを指定
し、及びそれぞれに関して変更可能な特定の領域−ワイ
ド・サービス・パラメータを指定することも可能であ
る。

【００７１】上述のように、領域−ワイド・サービス・
パラメータの１つは、各領域をユニークに識別するため
に用いられる領域IDである。この領域IDは、図10(b)に
示す３つのフィールド、即ち、64ビットの領域名フィー
ルド、８ビットのサブファブリックID(SF_ID)フィール
ド、及び８ビットの領域名優先順位フィールドを連結し
たものである。領域名は、ファブリック名を決定するた
めの上述の技法とほぼ同じやり方で、DSP手順によって
決定される。具体的には、各ファブリック素子ポート
は、上述のIEEEの値の１つとすることが可能な、ユニー
クなID名が割り当てられる。DSP手順が開始されると、
各ファブリック素子が、同じ領域に属するポートのそれ
ぞれに関して１つの領域名が決定される。これは、例え
ば、領域内のポートに関する最も小さいID名を選択する
ことによって実施可能である。次に、サービス・クラス
１ないし４のそれぞれに対して、各E_Portに関する領域
名が、IELを介して接続されているE_Portの領域名と比
較される。これら４つの比較は、これらのサービス・ク
ラスが、両方のE_Port、即ち、DSP要求ファブリック素
子と応答ファブリック素子によってサポートされる場合
だけしか関連しない。サービス・クラスが両方のファブ
リック素子によってサポートされない場合は、どちらの
領域名も、DSP要求によって更新されることはない。し
かし、要求ファブリック素子と応答ファブリック素子の
両方が、特定のサービス・クラスをサポートする場合に
は、比較の結果、例えば、ファブリック名に関連して上
述した方法で、最も小さい領域名IDを採用することによ
って、その領域に共通の領域名を採用することになる。
DSP手順は、上述の方法で、安定条件に達するまで続行
される。単一E_Portは、複数のサービス・クラスをサポ
ートできるので、そのポートは各サービス・クラス毎
に、異なる領域に属することが可能であるという点を認
識すべきである。従って、任意の特定のE_Portに関する
領域名は、異なるサービス・クラスに対応する、図10
(b)の４つのデータ・フレーム・フィールドにおいて異
なる可能性がある。

【００７２】DSP手順の完了時に、各領域は、その領域
に属するファブリック素子のポートに共通に採用されて
いるユニークな領域名によって識別される。サービス・
クラス又はデータ転送速度変換器のないシステムの場
合、領域名は単に、領域IDとして採用されることが可能
であり、これは、その領域が関連しているサービス・ク
ラス、及び対応するE_Portがサポートする既知のデータ
転送速度を設定する、DSPデータ・フレームにおいて、
その領域の対応する位置と共に、領域名がその領域を識
別するためである。

【００７３】結果的に拡張領域を形成する可能性があ
る、サービス・クラス又はデータ転送速度変換器を備え
たシステムの場合、対応するサービス・クラス及びデー
タ転送速度が必ずしも拡張領域の境界を定めるものでは
なく、複数のサービス・クラス及び／又はデータ転送速
度にわたって拡張する可能性があるので、領域名では、
ユニークに各領域を識別することが十分にできない。従
って、本発明の一実施例が、異なるサービス・クラス内
に同じ領域名を有するポートが、実際に別個の領域内に
あるか、又は単一の拡張領域の一部にあるのかを判定す
るための技法を提供する。

【００７４】図10に示すサブファブリックIDフィールド
を使用することは、拡張領域の一部をなすポートのサー
ビス・クラス１ないし４に対応するDSPデータ・フィー
ルド内に、共通の領域IDを提供するための技法の１つで
ある。実施例の１つでは、サブファブリックID(SF_ID)
は、図10(c)に示すビット割り当てを有する８ビット・
フィールドである。サービス・クラス変換器に結合され
ていないファブリック素子の各ポートに関して、サブフ
ァブリックIDが、ポートによってサポートされるデータ
転送速度を識別し、サービス・クラス１ないし４に対応
する４つのDSPデータ・フレーム位置のそれぞれに関し
て、対応するサービス・クラスを識別するビット値を備
えている。しかし、関連ファブリック素子が、サービス
・クラス変換器に接続されているポートに関しては、ポ
ートのサービス・クラスのうち少なくとも２つが同じ領
域内にあるので、サブファブリックIDは、必ずしもこの
単純な方法で設定されるわけではない。従って、そのサ
ブファブリックIDは、互いに等しくなるように設定され
る。これは、上述のように、領域名優先順位、サブファ
ブリックID、及び領域名を連結した、関連するサービス
・クラスの領域IDフィールドに関する最も小さいID値を
採用することによって実施される。DSP手順の進行につ
れて、サービス・クラス変換器を介して別のサービス・
クラスに接続されたサービス・クラスに関する領域IDの
１つが更新される毎に、他のサービス・クラスに関する
領域IDも更新される。結果的に、DSP手順によって、拡
張領域に属する各ファブリック素子ポートに対して、共
通の領域IDが採用される。

【００７５】データ転送速度変換器を含むどのファブリ
ック素子も、異なるデータ転送速度をサポートするその
ポートのうちの２つが、同じ拡張領域の一部であること
を認識すると、同じ領域の一部であるファブリック素子
の任意の２つのポートに共通の領域名が割り当てられる
のと同じ方法で、それらに共通の領域名が割り当てられ
る。従って、データ転送速度変換器のみによって形成さ
れた拡張領域に属するポートをユニークに識別するの
に、サブファブリックIDは必要ではない。異なるデータ
転送速度をサポートする２つのポートは、それらが同じ
拡張領域に属している場合、同じ領域名しか割り当てら
れないので、領域名があれば十分である。SF_IDの構成
要素であるデータ転送速度は、拡張領域をユニークに識
別するのには必要ないが、他の目的で有効であるために
提供されている。

【００７６】上述のように、拡張領域がサポートされる
システムの場合、領域名は、領域名優先順位、サブファ
ブリックID、及び領域名を連結したものである。本発明
の実施例の１つでは、各ファブリックは、同様の方法で
形成されたファブリックID、即ち、ファブリック名優先
順位、サブファブリックID、及びファブリック名を連結
したファブリックIDによって識別される。前述の実施例
の場合、拡張領域がサポートされる場合でも、各ファブ
リックをユニークに識別するためには、ファブリック名
で十分であるため、ファブリック名だけを利用して、各
ファブリックがユニークに識別される。しかし、DSP手
順の間に、要求ファブリック素子と応答ファブリック素
子のIDを比較するために用いられるハードウェア及びソ
フトウェアを単純化するため、本発明の実施例の１つで
は、拡張領域がサポートされる場合に、ファブリックID
を利用して各ファブリックをユニークに識別する。こう
して、同じハードウェア及びソフトウェアを利用して、
DSP手順の間に、ファブリックID及び領域IDを比較する
ことが可能になる。

【００７７】本発明の一実施例では、他の領域−ワイド
・サービス・パラメータが、各領域毎のバッファ間デー
タ・フィールド・サイズ、アドレス指定モード、領域−
ワイド経路指定方法、及び各種サービス・クラス指定パ
ラメータを含んでいる。

【００７８】バッファ間データ・フィールド・サイズ
は、ファブリック素子によってサポートされる各サブク
ラス毎に、最小値と最大値によって、別個に識別するこ
とが可能である。単一のサブクラスのみに関連する以外
に、これらの最小及び最大データ・フィールドは、ファ
ブリック−ワイド・サービス・パラメータに関連して上
述したデータ・フィールド・サイズと同様の働きをす
る。

【００７９】アドレス指定モードは、ファイバ・チャネ
ルによってサポートされる下記の４つのモードのうち１
つを定義する：(1)管理モード、(2)自動モード、(3)指
令モード、及び(4)開放モード。これらのモードによっ
て、各装置ポート及びファブリック素子ポート毎のアド
レスを決定する方法が定義される。アドレスは、伝送さ
れたデータ・フレームの宛先を定義するために用いられ
る。各装置はユニークなID名を含んでいるが、そのID名
は、アドレス指定には用いられない。例えば、IEEEサー
ビスに従って割り当てられる上述のユニークな名前は、
64ビットの名前であるが、大部分のネットワークでは、
例えば、24ビットといった、もっと小さいアドレス・フ
ィールドが提供される。

【００８０】管理モードでは、システム管理者が、手動
で各ポート毎のアドレスを割り当てる。自動モードの場
合、システムがあらかじめ定義されたプロトコルを使用
して、各ポート毎にアドレスを自動的に決定する。指令
モードの場合、各ポート毎のアドレスが当初自動的に割
り当てられるが、システム管理者がその結果に修正を加
えることができる。開放モードは、現在のところ実現さ
れておらず、将来の利用に備えて予約されている。

【００８１】ファイバ・チャネルは、システム内の２つ
の装置間においてデータ・フレームの転送が行われる際
に、データ・リンク経路がファブリックによっていかに
決定されるかを定義する、各種経路指定方法もサポート
する。次の３つの経路指定方法がサポートされる：(1)
自己経路指定モード、(2)監視モード、及び(3)開放モー
ド。自己経路指定モードの場合、システム内のスイッチ
が、２つの装置間においてフレームの伝送経路を自動的
に決定する。監視モードの場合、当初スイッチが伝送経
路を決定するが、必要に応じてシステム管理者が、その
経路に修正を加えることができる。開放モードの場合、
システム管理者が手動でシステムに所望の伝送経路を提
供する。

【００８２】上述のように、領域−ワイド・サービス・
パラメータは、ファブリック素子によってサポートされ
る各クラス毎に変動する可能性のある、多くのクラス指
定パラメータを含んでいる。これらのパラメータのうち
最初のものは、対象となる指定クラスに関して、ファブ
リック素子の関連ポートがそのクラスをサポートするか
否かを示す、クラス有効性フィールドである。

【００８３】次の２つのパラメータは、装置がファブリ
ックを介して２つの連続フレームを送信する場合に、そ
れらが宛先に同じ順序で到達することを保証する、順次
配信機能に関するものである。２タイプの順次配信、即
ち、大域順次配信と選択順次配信がサポートされうる。
大域順次配信の場合、順次配信は、フレームがファブリ
ックを介して転送される毎に、ファブリックによって保
証される。選択順次配信の場合、順序正しい配信は、装
置が要求した時に保証されるだけである。例示の領域−
ワイド・サービス・パラメータは、大域及び選択順次配
信機能が、DSPフレームを伝送するファブリック素子の
ポートによってサポートされるか否かをそれぞれ示す２
ビットを含んでいる。

【００８４】２つの追加サービス・パラメータはサービ
ス・クラス１の実施に有効なスタック化接続機能に関す
るものである。サービス・クラス１において、専用接続
経路がその経路の唯一のユーザである、２つの装置間の
ファブリックによって維持される。スタック化接続機能
によって、送信元は、こうした接続に関する複数の要求
を送信し、待機して、どの装置が最初に応答するかを調
べ、次にその装置との専用接続を形成することが可能に
なる。２モードのスタック化接続、即ち透過的スタック
化接続、及びロック・ダウン・スタック化接続がサポー
トされる。透過スタック化接続機能によって、接続要求
を受信する装置が即座に応答し、その接続の利用を開始
することが可能になる。接続要求を受信するその装置は
自動的に接続されるので、接続がなされた旨の表示を待
つ必要がない。このモードの場合、ファブリックは、２
つの装置が単一送信元からの接続要求を同時に受信しな
いよう保証する。ロック・ダウン・モードでは、ファブ
リックは２つの装置と同時に接続されることを妨げな
い。従って、専用接続の要求を受信する装置は、すぐに
は、接続の利用を開始しない。それどころか、装置は、
要求ファブリック素子に対して、要求された接続が利用
可能であるという指示を送るが、その接続の利用を開始
できるようになる前に、接続がなされた旨の通知を待た
ねばならない。

【００８５】上述の領域−ワイド・サービス・パラメー
タは、サービス・クラス１ないし４の実施に有効であ
る。図９に示す表は、サービス・クラス１ないし４のそ
れぞれに対するこれらの領域−ワイド・サービス・パラ
メータの適用性を表したものである。図９の「n」は、特
定のサービス・パラメータが、関連するサービス・クラ
スに適用できないことを示しており、「y」は、特定のサ
ービス・パラメータが関連するサービス・クラスに適用
可能であることを示している。図９の左側の欄は、サー
ビス・パラメータのそれぞれに関するビット数を示して
おり、更に詳細に後述するように、DSP手順の間、要求
ファブリック素子と応答ファブリック素子の間で伝送さ
れるデータ・フレームの配置の例に関するものである。

【００８６】上述の特定の領域−ワイド・サービス・パ
ラメータは単に例示を目的として示されただけのもので
あり、代替のパラメータを設けることも可能であるとい
うことを理解すべきである。領域−ワイド・サービス・
パラメータは、領域内の全てのファブリック素子及び装
置によってサポートされるべきサービス・オプションを
定義するものであり、従って領域内の全ての装置は、一
貫したパラメータを用いて通信することが可能である。
DSP手順の間、特定のサービス・オプションが、ある領
域に関して採用されるか否かの問題は、そのサービス・
オプションがその領域内に潜在的に含まれる可能性のあ
るファブリック素子によってサポートされるか否かによ
ってだけでなく、図８に関連して上述したファブリック
素子のそれぞれによって設定される優先順位レベルによ
っても左右される。

【００８７】図10(a)及び(b)には、ファブリック−ワイ
ド・サービス・パラメータ及び領域−ワイド・サービス
・パラメータの設定に関連して上述したDSP手順を実施
するために使用されうる、データ・フレームのフォーマ
ット例が示されている。図10(a)は、ファブリック−ワ
イド・サービス・パラメータを設定するためのビット・
グループを示している。図10(b)は、単一サービス・ク
ラスに関する領域−ワイド・サービス・パラメータを設
定するためのビットの組を示している。上述のように、
図10(b)に示すビットのフォーマットは、サービス・ク
ラス１ないし４のそれぞれについて１回ずつ複製され
る。DSP要求を識別する指令コードに続いて、フレーム
の最初の44バイトが、図10(a)に示すように、ファブリ
ック−ワイド・サービス・パラメータを指定し、図10
(b)に示すフォーマットの４組の20バイトの領域−ワイ
ド・サービス・パラメータがこれに続く。この実施例の
場合、図10(b)におけるワード０及び１のビット（31か
ら16）で示す領域−ワイド・サービス・オプションは、
図９に示すビット割り当てを有している。各サービス・
パラメータ毎の優先順位レベルは、図８に示す方法で、
ワード0(E)及び1(e)において対応するビットの値によっ
て設定される。この特定のデータ・フォーマットは、単
に例示を目的として示されたに過ぎず、代替のフォーマ
ットを利用することも可能であるということを理解すべ
きである。

【００８８】図11は、各ファブリック素子内においてDS
P手順を実施するための方法の１つに関するフローチャ
ートである。このフローチャートは、単に例示を目的と
して示されたに過ぎず、他のいくつかの方法で、このDS
P手順を実施することが可能であることを理解すべきで
ある。上述のように、DSP手順はファブリック素子間で
の同期を必要としない。従って、この方法が初期設定か
ら開始されると、この方法は、ファブリック素子の初期
設定の相対的タイミングに基づいて、ステップ101に示
すように、別のファブリック素子からのDSP要求に応答
するか又は、ステップ100に示すように、それ自身のDSP
要求を送信することが可能になる。ホストのファブリッ
ク素子が、それ自身のDSP要求を送信する前に、DSP要求
を受信した場合、この方法はステップ102に進み、ホス
トのファブリック素子のサービス・パラメータとDSP要
求の要求ファブリック素子のサービス・パラメータが比
較される。ステップ103では、ホストのファブリック素
子のサービス・パラメータが、DSP要求の結果として更
新されるべきか否かについて判定が行われる。更新の必
要がなければ、この方法はステップ105に進み、ホスト
のファブリック素子のサービス・パラメータを指定する
IE_ACCデータ・フレームが送信される。ステップ103に
おいて、ホストのファブリック素子のサービス・パラメ
ータを更新すべきであるという判定が下されると、その
方法はステップ104に進み更新が行われる。この方法は
次に、ステップ105に進み、ホストの更新されたサービ
ス・パラメータを指定するIE_ACCデータ・フレームが要
求ファブリック素子に送信される。この方法は次に、最
初の段階に戻り、別のDSP要求に応答するか又は、ステ
ップ100で、それ自身のDSP要求を送信することができ
る。

【００８９】初期設定の後、ステップ100において、ホ
ストのファブリック素子がそれ自身のDSP要求を送信す
る。ホストは次に、ステップ106において応答ファブリ
ック素子からIE_ACCデータの受信を待ち、受信するとス
テップ107に進み、そこで応答ファブリック素子のサー
ビス・パラメータとホストのサービス・パラメータが比
較される。ステップ108において、IE_ACCデータ・フレ
ームに応答して、ホストのサービス・パラメータが更新
されるか否かについての判定が行われ、更新するとなれ
ば、この方法はステップ109に進み、更新が実施され
る。ステップ109におけるサービス・パラメータの更新
の後、この方法はステップ100に戻り、そこで、更新さ
れたサービス・パラメータと共に、新しいDSP要求が発
行される。ステップ108において更新の必要がないと判
定されると、この方法は、ステップ110に進み、そこ
で、DSP手順が安定状態に達していなければ、別のDSP要
求の受信の可能性がある期間を設定するようにタイマが
セットされる。ステップ111でチェックを行い、別のDSP
要求を受信したか否かが調べられ、受信していなけれ
ば、この方法はステップ112に進み、タイマが時間切れ
か否かの判定を行う。タイマが時間切れでなければ、そ
の方法はステップ111に戻る。こうしてこの方法は、新
しいDSP要求について絶えずチェックを行い、タイマの
時間切れの前に受信がなければステップ113に進む。ス
テップ113では、ホストのサービス・パラメータがその
方法によって更新されたか否かの判定が行われ、更新さ
れていなければ、この方法は終了する。ステップ113に
おいてホストのサービス・パラメータが、DSP手順の間
に更新されたと判定されると、その方法はステップ114
に進み、そこでホストのファブリック素子及びその関連
装置がオフ・ラインにされ、新しいサービス・パラメー
タによって再度初期設定が施される。

【００９０】ステップ111において、タイマの時間切れ
前に新しいDSP要求を受信したと判定されると、この方
法はステップ115に進み、そこでホストのサービス・パ
ラメータとDSP要求の要求ファブリック素子のサービス
・パラメータが比較される。この方法は次に、ステップ
116に進み、そこでDSP要求の結果として、ホストのサー
ビス・パラメータが更新されるべきか否かについての判
定が行われる。ステップ116において、サービス・パラ
メータが更新されるべきであると判定されると、この方
法はステップ117に進んで、そこで更新が実施され、次
にステップ118に進み、そこで、更新されたサービス・
パラメータと共に、IE_ACCデータ・フレームが送信され
る。ステップ118でIE_ACCデータ・フレームが送信され
た後、この方法はステップ100に戻り、そこで、更新さ
れたサービス・パラメータと共に、新しいDSP要求が発
行される。ステップ116において、サービス・パラメー
タを更新する必要がないと判定されると、この方法はス
テップ119に進み、そこで、IE_ACCデータ・フレームが
ホストのサービス・パラメータと共に送信される。ステ
ップ119におけるIE_ACCデータ・フレームを送出した
後、この方法はステップ110に戻り、そこで、タイマが
セットされ、ホストは別のDSP要求、又は安定状態の検
出を待つ。

【００９１】上述のように、本発明の一実施例では、各
ファブリック及び領域毎に単一ファブリック素子の名前
を採用することによって、各ファブリック及び領域毎の
ユニークな名前を決定する。ファブリック又は領域に名
前を提供するファブリック素子が非活動状態になるか又
は、システムから除去された場合、関連するファブリッ
ク又は領域の名前を変更することが望ましい。従って、
本発明の一実施例では、ファブリック又は領域に名前を
提供するファブリック素子が、非活動状態になるか又
は、その対応するファブリック又は領域から除去される
時点を検出するための技法が提供されている。

【００９２】ファブリック又は領域に名前を提供する各
ファブリック素子は、周期的に名前を有効にする(VN)デ
ータ・フレームをその隣接するファブリック素子に伝送
する。本発明の一実施例では、VNデータ・フレームが、
名前を提供する各ファブリック素子によって、0.5×最
小R_A_TOV毎に送信される。VNデータ・フレームは、名
前提供ファブリック素子の名前、フレームが送信された
時間を示す時間フィールド、及び距離フィールドを含
む。時間及び距離フィールドは、ファブリック及び領域
サービス・パラメータであるとみなすことができるが、
これらのサービス・パラメータを更新しても、DSP要求
を伝送するきっかけとはならない。時間フィールドは、
名前提供ファブリック素子によって送信される最初のVN
データ・フレームに関しては０にセットされ、後続の各
VNデータ・フレーム毎にインクリメントされる。距離フ
ィールドは、名前提供ファブリック素子によって０にセ
ットされ、後述する方法で、他のファブリック素子によ
って更新される。時間フィールドは、他のファブリック
素子によっては更新されない。

【００９３】VNデータ・フレームがファブリック素子に
よって受信された時に、ファブリック名又は領域名が無
効であれば、必ずエラー信号が戻される。VNデータ・フ
レームが有効であれば、受信ファブリック素子は、そこ
に含まれている情報とそのサービス・パラメータのうち
の２つを比較し、その比較結果に基づいて、図15に示す
様々な動作のうち任意の１つを選択する。各ファブリッ
ク素子は、以前に受信したVNデータ・フレームが名前提
供ファブリック素子によって送信された時間に関連する
「サービス・パラメータ時間」（図15）、及びそのファ
ブリック素子に達する前に、以前に受信したVNデータ・
フレームが通過したファブリック素子の最少数に関連す
る「サービス・パラメータ距離」（図15）を記憶する。
VNデータ・フレームを受信する毎に、受信ファブリック
素子に関するサービス・パラメータ時間が、新たに受信
したVNフレームが名前提供ファブリック素子によって送
信された時間（図15において、「VNフレーム時間」とし
て表示されている）と比較される。サービス・パラメー
タ時間が、新たに受信したVNデータ・フレームに関する
VNフレーム時間より大きければ、新たに受信したVNデー
タ・フレームは新しいものではないことになる。従っ
て、その受信に応答した動作はとられない。

【００９４】VNデータ・フレームがファブリック素子に
よって受信されると、サービス・パラメータ距離とVNフ
レーム距離＋１の比較が更に実施される。VNフレーム距
離は、名前提供ファブリック素子によって送信されてか
ら、VNフレームを受信するファブリック素子に隣接した
ファブリック素子に達するまでの距離を表している。VN
フレーム時間がサービス・パラメータ時間と等しいと判
定され、更にVNフレーム距離＋１がサービス・パラメー
タ距離以上であると判定される場合には、そのVNデータ
・フレームが、ファブリック素子によって既に受信され
ているデータ・フレームと同時に伝送され、以前に受信
したVNデータ・フレームが通過した経路と少なくとも同
じ長さの経路を通過したことを示している。従って、新
たに受信したVNデータ・フレームは新しいものではな
く、受信ファブリック素子によってとられる動作はな
い。

【００９５】VNフレーム時間がサービス・パラメータ時
間に等しいと判定され、更にVNフレーム距離＋１がサー
ビス・パラメータ距離より小さいと判定される場合、新
たに受信したVNデータ・フレームが、以前に受信したフ
レームと同時に伝送されたが、より短い経路を通過した
ことを示している。こうしたデータ・フレームを受信す
ると、受信ファブリック素子は、図15に示す方法で、そ
のVNサービス・パラメータ（即ち、サービス・パラメー
タ時間及びVNフレーム距離）を更新する。結果として、
VNサービス・パラメータは、名前提供ファブリック素子
と受信ファブリック素子の間の、後述の理由によって有
効な最短の経路を識別する。更に、受信ファブリック素
子は、その関連IELのそれぞれにわたるVNデータ・フレ
ームの送信も行う。その送信VNデータ・フレームのVNフ
レーム時間は受信データ・フレームのVNフレーム時間と
同じであり、VNフレーム距離は１だけインクリメントさ
れる。

【００９６】最後に、VNフレーム時間がサービス・パラ
メータ時間より大きい場合には、その受信データ・フレ
ームが、以前に受信したものの後で送信された、新しい
VNデータ・フレームであることを示す。これに応答し
て、ファブリック素子は再びそのVNサービス・パラメー
タを更新し、その関連IELにわたってVNデータ・フレー
ムを再送信するが、そのVNフレーム時間は、新たに受信
されたVNフレームに等しく、VNフレーム距離は１だけイ
ンクリメントされる。

【００９７】各ファブリック素子は、以前のVNデータ・
フレームの受信の後の指定された期間内に、名前提供フ
ァブリック素子からの新しいVNデータ・フレームが受信
されなければ、名前提供ファブリック素子が非活動状態
になったものとみなす。本発明の一実施例では、この期
間はファブリック素子のサービス・パラメータ距離の時
間R_A_TOVに等しい。サービス・パラメータ距離を利用
して、この期間を設定する場合、このパラメータは、ホ
ストのファブリック素子と名前提供ファブリック素子の
間の最短の経路を反映することが望ましい。従って、名
前提供ファブリック素子によって、以前に受信したVNフ
レームと同時に送信されたが、より短い経路を通過した
VNデータ・フレームを受信する毎に、上述のように、よ
り短い経路を反映するため、サービス・パラメータ距離
が更新される。

【００９８】新しいVNデータ・フレームを受信すること
なく、時間切れになると、ファブリック素子は非活動状
態である疑いのあるファブリック素子の名前を採用した
ファブリック又は領域に関連する全てのDSP要求に対し
てビジー状態として応答する。そのファブリック素子は
ビジー状態として応答することにより、ファブリック又
は領域に関するDSP要求が安定状態になるのを待ってい
るファブリック素子がある一方で、VN期間が、同じファ
ブリック又は領域に関して時間切れになるのを待ってい
るファブリック素子もあるという場合に、競合状態が生
じないことを保証する。それ自身をビジー状態と設定し
た後、ファブリック素子は、２×サービス・パラメータ
距離×R_A_TOVの時間だけ更に待機して、名前提供ファ
ブリック素子の非活動状況を確認する。その非活動状況
が確認されると、ファブリック素子は非活動状態の名前
提供ファブリック素子に関連したそのファブリック−ワ
イド・サービス・パラメータ又は領域−ワイド・サービ
ス・パラメータの全てをそれらの開始時の省略時値に変
更する。この結果、新しいDSP手順が開始されるが、こ
の場合、新しいファブリック素子は、そのファブリック
又は領域に関する名前提供ファブリック素子として選択
される。

【００９９】アドレス区分化 上述のように、ファイバ・チャネルは、システム内の各
ポート毎に、ユニークなアドレスを決定するための４つ
の異なるアドレス指定モードをサポートする。これらの
モードのうちの２つにおいて、アドレスは自動的に割り
当てられる。本発明の一実施例では、システム内のファ
ブリック素子は、いくつかの点で上述のDSP手順と同じ
手順を用いて、各ポートにユニークなアドレスを割り当
てる。

【０１００】最上位レベルのドメイン識別子(domain_I
D)、中間レベルのエリア識別子(area_ID)、及び最下位
レベルのポート識別子(port_ID)から成る３階層レベル
を用いて、ファイバ・チャネルのノード・アドレスを区
分化することが、既に提案されている。例えば、24ビッ
トのノード・アドレスを用いるシステムの場合、最上位
バイトがdomain_IDに割り当てられ、中間バイトがarea_
IDに割り当てられ、最下位バイトがport_IDに割り当て
られる。この階層アドレス区分化は、３つの階層レベル
を有する10桁の番号を用いる、北米の電話に利用されて
いる番号付与技法に類似している。電話エリア・コード
は、ファイバ・チャネルのdomain_IDに類似し、中間の
３桁はarea_IDに類似し、最後の４桁はport_IDに類似し
ている。

【０１０１】図12は、最上位の８ビットがdomain_IDを
指定し、中間の８ビットがarea_IDを指定し、下位の８
ビットがport_IDを指定する、24ビットのアドレス・フ
ィールドを利用したアドレスの割り当て例が示されてい
る。８ビットのdomain_IDのフィールド全体がポート・
アドレスに用いられた場合、２⁸即ち256の別個のドメイ
ンをサポートする。しかし、図12に示す本発明の実施例
の場合、下記のdomain_IDのビット割り当てが特殊な機
能に対して予約されるか、又は割り当てられる：「00000
000」、「11110xxx」、「111110xx」、「1111110x」、「1111111
0」、及び「11111111」。ポート識別子には、他のdomain_I
Dのビット割り当てのそれぞれが利用される。

【０１０２】上述のドメイン内における全てのarea_ID
及びport_IDの割り当てが、特殊機能に対して予約され
るか、又は割り当てられる。更に、ポート・アドレスに
対して割り当て可能な各ドメイン内において、１つのア
ドレス・グループが、所定のファブリック支援機能の実
施を支援するために予約される。予約されたアドレス
は、図12において、次の表記法で示されている：(Domai
n_ID)1111(Special_ID)。この表記法によって示される
ように、ポート・アドレスに対する割り当てに利用可能
な各ドメイン内において、area_ID内の全てのビット割
り当て1111xxxxが予約されるので、ファブリック支援機
能の実施を支援するために、978,944のアドレス割り当
てが提供される。この特定の区分化は、単に例示を目的
としたものに過ぎず、特殊機能に対して予約されるか、
又は割り当てられるアドレス割り当て数は、変更可能で
あるということが理解されるべきである。

【０１０３】上述の特殊なケース以外に、他のビット割
り当てを利用して、ファイバ・チャネル・システム内の
ポートがユニークな24ビット・アドレスで識別される。
area_IDフィールドは８ビットからなっており、256のユ
ニークなビット割り当てが可能である。しかし、上述の
ように、各ドメイン内の16ビットの割り当てが、ファブ
リック支援機能に利用されるので、各ドメイン内で利用
可能なユニークなエリアは240だけである。port_IDは８
ビットからなっているので、各エリアは256の別個のポ
ート・アドレスを含む。

【０１０４】本発明の一実施例では、一組のアドレス管
理者によって、システム内の各ポートにアドレスが割り
当てられる。アドレス管理者は、各ファブリック毎に１
つのマスタ・ドメイン・アドレス管理者(MDAM)、各ドメ
イン毎に１つの、マスタ・エリア・アドレス管理者(MAA
M)及びドメイン・アドレス管理者(DAM)、各エリア毎に
１つの、マスタ・ポート・アドレス管理者(MPAM)及びエ
リア・アドレス管理者(AAM)、及び各ポート・アドレス
毎に１つのポート・アドレス管理者を含む。初期設定の
後、アドレス管理者はシステム内の全てのポートに対し
てユニークなアドレスをひとまとめに割り当てるよう機
能する。アドレス管理者のそれぞれは、単一ファブリッ
ク素子内に備えられる。従って、自動又は指令アドレス
割り当てのどちらかをサポートするファブリック素子
は、上述のアドレス管理者のそれぞれの機能をサポート
すべきである。

【０１０５】MDAMの機能の１つは、新たに生成された各
ドメインに対して、新しいdomain_IDビット割り当てを
行うことである。MDAMは、以前に割り当てられたdomain
_IDビット割り当てのリストを維持する。MDAMは又、か
つて活動状態であったドメインの不在を検出し、対応す
るdomain_IDを再割り当て可能な状態にする。新しいド
メインが、後述のように、ファブリック素子から要求を
受信したことに応答して生成される。MDAMは、MDAMが実
施されるファブリック素子に関するポート・アドレスの
ドメインに関するDAMとして機能する。

【０１０６】各ドメインは、同じファブリック素子にお
いて実施される、関連DAM及びMAAMを備えている。DAMの
機能の１つは、MDAMと通信して、それが活動状態のまま
であるよう保証することである。この機能については、
更に詳細に後述する。MDAMが非活動状態になると、新し
いドメインが選択される。MDAMが新しいドメインの割り
当てに対する責任を負うのとほぼ同様に、MAAMはその関
連ドメイン内において新たに生成される全てのエリアに
関する、新しいarea_IDビット割り当てに対して責任を
負う。新しいエリアは、ファブリック素子から受信する
要求に応答して生成される。MAAMは又、以前活動状態で
あったエリアの不在を検出し、対応するarea_IDを再割
り当て可能な状態にする。MAAMは、MAAMが実施されるフ
ァブリック素子に関するポート・アドレスのエリアに関
するAAMとして機能する。

【０１０７】各エリアは、同じファブリック素子内で実
施される、関連AAM及びMPAMを備えている。各AAMは、そ
のエリアに関するMAAMの不在を検出し、それが機能しな
くなった時に、新しいMAAMが選択される。MDAM及びMAAM
がそれぞれ新しいドメイン及びエリアを割り当てるのと
ほぼ同様に、MPAMはその関連エリア内において、新たに
生成される全てのポート・アドレスに関して新しいport
_IDビット割り当てを割り当てる責任を負う。新しいpor
t_IDは、ファブリック素子から受信する要求に応答して
割り当てられる。MPAMは又、ポートの不在を検出し、そ
れらの識別子を再割り当て可能にする。MDAMは又、MPAM
が実施されるファブリック素子内のポートに割り当てら
れるport_IDのPAMとして機能する。

【０１０８】割り当てられた各port_ID毎に、１つのPAM
が活動状態になる。このPAMはPort_IDをそれが関連する
ポートに割り当てる。各PAMは又、MPAMの不在を検出
し、それが機能しなくなった時に、新しいMPAMが指定さ
れる。

【０１０９】アドレス管理者は、下記の方法で、システ
ム内のポートに対して、まとめてアドレスを割り当て
る。システムが初期設定されると、各ファブリック毎に
１つのファブリック素子がマスタとして指定される。マ
スタ・ファブリック素子は、ファブリックに関するMDAM
を含む。MDAMは、まず、そのファブリックに関する24ビ
ットの利用可能な各ポート・アドレスの割り当てを制御
する。本発明の一実施例では、各ファブリックのマスタ
・ファブリック素子は、DSP手順の間に、ファブリック
名として採用されたID名を有するファブリック素子にな
るように選択される。しかし、マスタ・ファブリック素
子は、別の方法で、各ファブリック毎に決めることがで
きるということを理解すべきである。

【０１１０】まず、マスタ・ファブリック素子は、その
ポートのそれぞれに対して24ビットのアドレスを割り当
てる。割り当てられたアドレスは、少なくとも１つのdo
main_IDビット割り当て、少なくとも１つのarea_ID割り
当て、及び少なくとも１つのport_IDビット割り当てを
含む。従って、マスタ・ファブリック素子は、多くのア
ドレス管理者を備える。MDAMの機能を用いて、マスタ・
ファブリック素子はdomain_IDを選択し、そのポート・
アドレスが属することになるドメインを設定する。こう
することによって、マスタは、そのドメインに関するDA
M及びMAAMになる。マスタ・ファブリック素子は又、ド
メインに関するMAAMの機能を用いることによって、area
_IDを選択し、そのポート・アドレスが属することにな
るエリアを設定する。こうすることによって、マスタ
は、そのエリアに関するAAM及びMPAMになる。マスタ・
ファブリック素子は、エリアに関するMPAMの機能を用い
ることによって、そのポートのそれぞれについてport_I
Dを選択し、各ポートにアドレスを割り当てることによ
って、各ポートに関するPAMになる。

【０１１１】例えば、マスタ・ファブリック素子が、16
進の値「010000」、及び「010001」を有するアドレスをその
ポートのうちの２つに割り当てると、マスタ・ファブリ
ック素子は、そのファブリックに関するMDAM、domain_I
D「01」に関するDAM及びMAAM、ドメイン「01」内のarea_ID
「00」に関するAAM及びMPAM、及びドメイン「01」及びエリ
ア「00」内のport_ID「00」及び「01」に関するPAMとして指定
される。

【０１１２】マスタ・ファブリック素子が、それ自身の
ポートに対してアドレスを割り当てた後、アドレスは次
に、その隣接するファブリック素子のポートに割り当て
られ、更に、それに隣接するファブリック素子に割り当
てられ、以下同様に割り当てられる。アドレスは、ファ
ブリック素子がアドレスの要求を発行するまで、そのフ
ァブリック素子のポートに割り当てられない。システム
が初期設定されると、システム内の全てのポートに共通
のアドレスが割り当てられる。ファブリック素子は、設
定されたアドレス通信プロトコルによって、それらのE_
Portを接続するIELを介して互いに通信を行う。ファブ
リック素子は、隣接するファブリック素子のE_Portのア
ドレスが初期設定されたアドレスと等しいことを検出す
ると、そのファブリック素子のポートに、有効アドレス
がまだ割り当てられていないことを認識する。従って、
ファブリック素子は、その隣接ファブリック素子内に、
アドレスの割り当て要求を扱うアドレス管理者がないこ
とを認識するので、要求は行われない。ファブリック素
子は、隣接ファブリック素子が、そのポートに関するア
ドレスの割り当て要求を扱う少なくとも１つのアドレス
管理者を備えることを示す、その隣接ファブリック素子
のうちの１つのE_Portに関する有効アドレスを検出する
まで、こうした要求を行わない。

【０１１３】マスタ・ファブリック素子が、その各ポー
トに対するアドレスの割り当てを行った後で、マスタ・
ファブリック素子に隣接するファブリック素子が、その
E_Portに関する有効アドレスを検出する。隣接ファブリ
ック素子のそれぞれは次に、一定の数のアドレスを要求
する。要求されるアドレス数は、少なくとも要求ファブ
リック素子内のポート数に等しく、多くの追加アドレス
を含む可能性もある。

【０１１４】そのポートに割り当てるアドレスを要求す
る際、ファブリック素子に多くのオプションを利用する
ことが可能になる。ファブリック素子は、既に生成済み
のドメイン及びエリア内にアドレスが提供されることを
要求することが可能であるが、この場合、新しいport_I
Dビット割り当てだけしか判定する必要がない。例え
ば、マスタに隣接するファブリック素子は、マスタによ
ってそれ自身のポートに割り当て済みのアドレスと同じ
ドメイン及びエリア内のアドレスを要求することが可能
である。マスタ・ファブリック素子は、こうした要求を
受信すると、そのエリアに関するMPAMとして機能し、要
求された数の以前に割り当てられなかったport_IDを選
択し、それらを要求ファブリック素子に転送する。要求
ファブリック素子は次に、その各ポートに関するPAMを
実施し、各ポートに１つのアドレスを割り当てる。

【０１１５】ファブリック素子のもう１つのオプション
は、既に設定されているドメインに含まれるが、新しい
エリアを設定するアドレスを要求することである。例え
ば、マスタ・ファブリック素子に隣接するファブリック
素子は、マスタ・ファブリック素子によって割り当て済
みであるが、新しいエリア内に含まれるアドレスと同じ
ドメイン内のアドレスを要求することが可能である。マ
スタ・ファブリック素子は、こうした要求を受信する
と、以前に割り当てられなかったarea_IDを選択して、
要求ファブリック素子にそれを転送することによって、
そのドメインに関するMAAMとして機能する。要求ファブ
リック素子は、新たに生成されたエリアに関するAAM及
びMPAMになる。このファブリック素子は、MPAMとして、
新たに生成されたエリア内においてport_IDの選択を制
御する。最初に、このファブリック素子は、その各ポー
トに関するPAMを実施し、各ポートに対してエリア内で
ユニークなアドレスを割り当てる。エリア内の未使用の
port_IDはいずれも、そのエリアに関するMPAMとして機
能するファブリック素子の制御下で、他のファブリック
素子に対する割り当てに利用可能である。マスタ・ファ
ブリック素子に隣接するファブリック素子が、そのポー
トに対してアドレスを割り当てた後に、その隣接するフ
ァブリック素子は、そのポートに関する有効アドレスを
検出し、同じエリア内におけるアドレスの割り当てを要
求することができる。ファブリック素子は、そのエリア
に関するMPAMとして機能する場合、そのエリアにおいて
以前に割り当てられなかった、要求された数のport_ID
を選択し、要求ファブリック素子に転送することによっ
てこうした要求に応答し、更に、各ポートにそのアドレ
スの１つを割り当てることによって各ポートに関するPA
Mを実施する。

【０１１６】ファブリック素子に関するもう１つのオプ
ションは、新しいドメイン、即ち、以前に割り当てられ
なかったドメインに含まれるアドレスを要求することで
ある。全てのこうした要求は、最終的に、マスタ・ファ
ブリック素子内のMDAMによって扱われる。マスタ・ファ
ブリック素子が、こうした要求を受信すると、MDAMは、
以前に割り当てられなかったdomain_IDを選択し、それ
を要求ファブリック素子に転送する。新しいdomain_ID
を受信するファブリック素子は次に、そのドメイン内の
エリア、及びそのファブリック素子ポートに割り当てら
れる、そのエリア内のポート・アドレスのグループを選
択する。こうすることによって、ファブリック素子は、
そのドメインに関するDAM及びMAAM、そのエリアに関す
るAAM及びMPAM、及びその各ポートのそれぞれに関するP
AMになる。

【０１１７】以上から明らかなように、本発明によれ
ば、ファイバ・チャネル・システム内のポートにアドレ
スを割り当てるためのアドレス管理者の階層が提供され
る。この階層の概念が図13に示されている。各ファブリ
ックは、新しいドメインが生成された時に、どのdomain
_IDが割り当て済みであるかを判定して、未使用のdomai
n_IDを選択する単一MDAM 120を含む。各ドメインは、対
応するDAM 122及びMAAM124を含む。MAAMは、対応するド
メイン内に新しいエリアが生成された時に、ドメイン内
において、どのarea_IDが割り当て済みであるかを判定
し、未使用のarea_IDを選択する。ドメイン内の各エリ
アは、対応するAAM 126及びMPAM 128を含む。MPAMは、
対応するエリア内に新しいポートが生成された時に、ど
のport_IDが割り当て済みであるかを判定し、未使用のp
ort_IDを選択する。各ポートは、そのポートに対するpo
rt_IDの割り当てを制御する、対応するPAM 130も含む。
図13に示すように、MDAM 120は、少なくとも１つのドメ
インに関するDAMとしても機能し、MAAM 124は、少なく
とも１つのエリアに関するAAMとして機能し、MPAM128
は、少なくとも１つのポートに関するPAMとして機能す
る。

【０１１８】以上から分かるように、本発明は、ファイ
バ・チャネル・システムのポートに対して、自動的にユ
ニークなアドレスを区分化して、割り当てるための技法
を提供する。この技法は、ポート・アドレスの選択及び
割り当てを制御するアドレス管理者を使用する。初期設
定時に、全てのポート・アドレスの選択及び割り当て
が、単一のファブリック素子（即ち、MDAM）によって制
御される。アドレスが割り当てられることになるポート
を有するシステム内の他のファブリック素子と通信する
ことによって、MDAMは、一定のアドレス範囲の制御を他
のファブリック素子に移譲し、そのファブリック素子
が、それらのアドレス範囲に関するアドレス管理者にな
る。こうして、全てのポート・アドレスの割り当て及び
制御が、常に、単一ファブリック素子の制御下にあるの
で、システム内の全てのポートに対して、自動的にアド
レスを割り当てることが可能になる。

【０１１９】ファイバ・チャネル内において、データ・
フレームの経路指定を行う方法は、ポート・アドレスを
割り当てることが可能な方法に関して、ある程度の制限
を加える。上述の階層アドレス指定技法を用いる場合、
２つのポート・アドレス間におけるデータ・フレームの
経路指定は、やはり階層的な方法で実施される。データ
・フレームが、第１のポートから、異なるドメイン内に
ある第２のポートに伝送される時に、このフレームは３
つの段階で経路指定される。第１の経路指定段階では、
第１のポートのドメインから第２のポートのドメイン
に、ファブリックを介してそのデータ・フレームの経路
指定を行う。こうすることによって、第２のドメイン内
にアドレスを有する任意のポートに対して、そのデータ
・フレームが経路指定されうる。データ・フレームが宛
先ドメイン内に到達すると、第２の段階で、そのデータ
・フレームがその宛先ドメイン内にとどまっている間
に、そのフレームが到達するエリアから宛先のエリア
へ、フレームの経路指定を行う。データ・フレームは、
全てが宛先ポートと同じdomain_IDを有するポートだけ
を使用して、宛先エリアに経路指定される。同様に、エ
リア間の経路指定によって、データ・フレームは、制限
を受けることなく、宛先エリア内の任意のポートに到達
する。データ・フレームが、宛先のエリア内に到達する
と、最後の段階で、その宛先エリア内にとどまっている
間に、データ・フレームを宛先ポートに経路指定するこ
とが必要になる。

【０１２０】データ・フレームは、領域によってサポー
トされるサービス・クラス及びデータ転送速度を使用し
て、共通領域内に含まれるポート間で経路指定されるの
みである。従って、任意の特定ドメイン又はエリア内に
おいて経路指定されたデータ・フレームが、そのドメイ
ン又はエリア内にとどまっていなければならないという
事実を考慮すると、ポート・アドレスの割り当てを可能
とする方法に、多少の制限が加えられる。図７(c)を参
照すると、アドレスの割り当てに加えられる制限を示す
一助となる一例が示されている。図７(c)の場合、ファ
ブリック素子52及び57はそれぞれ、共通領域R3の一部で
ある。しかし、これら２つのファブリック素子間には直
接的な通信リンクは存在せず、その間において経路指定
された任意のデータ・フレームは、ファブリック素子55
を通過しなければならない。上述の要件を考慮すると、
同じドメイン又はエリア内にファブリック素子55も含ま
れていない限り、ファブリック素子52及び57が同じドメ
イン又はエリア内においてグループ化されることはな
い。なぜなら、もしそうでなければファブリック素子52
と57の間で経路指定されたデータ・フレームは、単一の
ドメイン又はエリア内にとどまっていることがないから
である。概して言えば、共通の領域に属する２つのファ
ブリック素子は、それらの間に、同じ領域（又は拡張領
域）と同じドメイン又はエリアの両方の一部をなす経路
が存在しない限り、単一ドメイン又はエリア内において
グループ化されるべきではない。更に、各ファブリック
素子は、単一ドメイン内にあるよう制限されるが、その
ドメイン内の複数のエリアにわたって広がる可能性があ
る。上述の制約条件が満たされている限り、ドメイン及
びエリアは複数の領域にわたって広がる可能性がある。

【０１２１】上述のように、本発明のアドレス区分化技
法は、単一マスタ・ファブリック素子をMDAMとして指定
し、マスタがそのポートにアドレスを割り当てることに
よって開始される。システム内の他の全てのファブリッ
ク素子が、アドレスの要求に応答して、それらのポート
に割り当てるためのアドレスを受信する。各要求は、ア
ドレスが割り当てられることになるポートのregion_ID
を含む。この情報を利用して、単一の領域を通過する少
なくとも１つの経路によって接続された、共通のドメイ
ン又はエリア内のポートに関する上述の制約条件を満た
すことが保証される。この制約条件を満たすことの保証
を更に支援するため、各エリア毎のMPAMは、そのエリア
内のアドレスが割り当てられたポートに関する全てのre
gion_IDのリストを含み、各ドメイン毎のMAAMは、その
ドメイン内のアドレスが割り当てられたポートに関する
全てのregion_IDのリストを含む。

【０１２２】ファブリック素子が、その隣接ファブリッ
ク素子と同じドメイン又はエリア内のアドレスの割り当
てを要求する場合、上述の制約条件が破られていないこ
とを保証するようチェックが行われる。この要求は、当
初、その要求が指定したアドレスに新たに割り当てられ
た隣接ファブリック素子によって処理される。このファ
ブリック素子は、要求ファブリック素子に関するregion
_IDのリストとそれ自身に関するリストを比較する。要
求ファブリック素子のregion_IDが、その要求を処理す
る隣接ファブリック素子内に含まれている以外の領域を
含んでいなければ、要求された領域のそれぞれにおける
隣接ファブリック素子間に、必然的に、通信経路が存在
することになるので、上述の制約条件は破られないこと
が保証される。従って、指定されたドメイン又はエリア
内において、要求数のアドレスが利用可能であれば、そ
の要求は、ドメイン又はエリアに関するMAAM又はMPAMに
よって認可される。MAAM又はMPAMが隣接ファブリック素
子内に常駐する場合、要求の処理は単に、利用可能なア
ドレスを選択し、それを要求ファブリック素子に送信す
るだけになる。適合するアドレス管理者が隣接ファブリ
ック素子内に備えられていない場合、そのファブリック
素子は後述の方法で、アドレス管理者に要求を送信す
る。

【０１２３】隣接ファブリック素子におけるそのregion
_IDとアドレス要求ファブリック素子のregion_IDとの比
較によって、要求が隣接ファブリック素子によってサポ
ートされていない任意の領域に関するアドレスを要求し
ていることが示されると、これらのregion_IDが、その
要求と共に、適合するアドレス管理者に送信される。あ
るドメイン又はエリアに関するアドレス管理者は、その
ドメイン又はエリア内のアドレスが以前に割り当てられ
た、全ての領域に関するリストを含む。既存のドメイン
又はエリア内のアドレスを要求するファブリック素子
が、そのドメイン又はエリア内のアドレスが以前に割り
当てられたことのない新しい領域を含む場合、要求され
た数のアドレスが利用可能であれば、その要求が認可さ
れる。しかし、要求ファブリック素子が、マスタ・ファ
ブリック素子のリストにあるが、要求ファブリック素子
に隣接するファブリック素子によってサポートされてい
ない領域を含む場合、要求ファブリック素子のポートの
少なくとも１つと、同じ領域内及び要求されたドメイン
又はエリア内にある既存のポートとの間に経路が存在し
ないので、その要求は拒否される。従って、この要求フ
ァブリック素子は、新しいドメイン内のアドレスが割り
当てられる。

【０１２４】以上から明らかなように、既存のドメイン
又はエリア内のアドレスの要求が、要求ファブリック素
子に隣接するファブリック素子に送信されるので、要求
ファブリック素子のregion_IDが、その隣接ファブリッ
ク素子のregion_IDに対してチェックされる。

【０１２５】ファブリック素子が新しいドメイン内のア
ドレスを要求する場合、上述のチェックを実施する必要
はない。新しいドメインに関する要求は、その要求で指
定されたアドレスに新たに割り当てられた隣接ファブリ
ック素子のDAMに送信される。全てのDAMはMDAMのアドレ
スを記憶している。従って、DAMは新しいドメインにお
けるアドレスの要求を受信した時に、その要求をMDAMに
送信する。設定されたDAMはそれぞれ、周期的にMDAMに
対してポーリングを行い、それが活動状態であることを
保証する。MDAMが非活動状態になったことを検出する
と、新しいMDAMが設定される。同様に、AAM及びPAMはそ
れぞれ、MAAM及びMPAMに対してポーリングを行い、それ
らが活動状態であることを保証し、どちらかが非活動状
態になると、新しいものが設定される。

【０１２６】アドレス管理者には、固定アドレスが割り
当てられるので、特定のアドレス管理者に送信されるア
ドレス要求は、最初に要求を受信したファブリック素子
内で実施されない場合、そのアドレス管理者に向けて経
路指定されうる。図12に示すように、ドメイン・アドレ
ス管理者には、16進数のアドレスFFFC(domain_ID)が割
り当てられる。従って、任意のドメイン内の新しいアド
レスに関する要求は、システム内の任意のファブリック
素子から適合するドメイン・アドレス管理者に向けて経
路指定されうる。任意のドメイン内のエリア・アドレス
管理者には、16進数のアドレスFFFD(area_ID)が割り当
てられる。任意のドメインに関するこのエリア・アドレ
ス管理者は、そのドメイン内にあるポート・アドレスか
らしかアクセスすることができない。任意のエリア内の
ポート・アドレス管理者には、16進数のアドレスFFFE(p
ort_ID)が割り当てられ、同様に、適合するエリア内の
アドレスを有するポートからしかアクセスできない。ド
メイン、エリア、及びポート・アドレス管理者に関する
上述の特定のアドレス割り当ては、単なる例示を目的と
して示されたに過ぎず、代わりに、他のアドレス割り当
てを行うことも可能であるということを理解すべきであ
る。アドレス管理者にユニークなアドレスを割り当てる
ことによって、システム内の任意のファブリック素子か
らアドレス管理者にアクセスすることが可能になる。

【０１２７】図14は、ファブリック素子132を例示する
ブロック図である。このファブリック素子は、N_Port 1
38を介して装置136に接続するためのF_Port 134を含む
複数のポート、及びそのうちの１つが、図示のように、
IEL 144を介して別のファブリック素子142に接続されて
いる、複数のE_Port 140を有する。ファブリック素子13
2は、そのポート間でスイッチングを行うためのクロス
ーポイント・スイッチ146を含む。このスイッチ146は、
スイッチ・インタフェース150を介して素子コントロー
ラ148に接続されている。素子コントローラは、双方向
バス158を介して、プログラム・メモリ154及びメモリ15
6に接続されたプロセッサ152を含む。このプロセッサ
は、Intel i960プロセッサ又は、他の様々なプロセッサ
のうちの１つとすることができる。素子コントローラ14
8は、各種タイミング機能を実現するためのタイマ160、
リモート・アクセスを可能にするためのローカル・エリ
ア・ネットワーク(LAN)に接続されるイーサネット・イ
ンタフェース162、及びオペレータ・コンソール166に接
続されるシリアル・インタフェース164も含む。

【０１２８】上述のように、本発明のDSP手順、及びア
ドレス区分化技法は、システム全体に分配されたファブ
リック素子によって実施される。これらの技法は、各フ
ァブリックの素子コントローラ148内で、プログラム・
メモリ154内に記憶された１つ以上のソフトウェア・プ
ログラムによって実施され、プロセッサ152によって実
行される。

【０１２９】本発明の範囲内において、図面に示し、本
明細書で説明してきた実施例に対して、様々な変更及び
修正を加えることができるということを理解すべきであ
る。例えば、DSP手順、及びアドレス区分化技法は、フ
ァブリック素子のシステムにおいて実施されるものとし
て上述されたが、これらの技法は、他のタイプのスイッ
チ又は装置のような、他のタイプの分散構成要素を備え
たシステムに用いることも可能であるということを理解
すべきである。上記解説に含まれ、添付の図面に示され
た内容は全て、例示として解釈されることを意図したも
のであり、これらの内容に制限されるべきものではな
い。

【０１３０】以下に本発明の実施態様を列挙する。

【０１３１】１． 複数の相互接続された構成要素を含
むシステムを構成するための方法であって、 前記各構
成要素が、システム内の他の構成要素との通信に用いら
れるサービス・パラメータをサポートし、前記複数の構
成要素が、対応するサービス・パラメータの異なる、少
なくとも２つの構成要素を含む前記方法が、 Ａ．どの構成要素が、システムにわたる通信用として互
換性のあるサービス・パラメータをサポートするかを判
定するステップ、及び Ｂ．互換性のあるサービス・パラメータを備えた構成要
素のグループを識別するステップを含む、前記方法。

【０１３２】２． Ｃ．少なくとも１つのグループ内に
おける全ての構成要素によってサポートされるサービス
・パラメータが、同一であるか否かを判定するステッ
プ、及び Ｄ．少なくとも１つのグループ内における全ての構成要
素のサービス・パラメータが同一ではない場合、少なく
とも１つのグループ内における少なくとも１つの構成要
素に関するサービス・パラメータに修正を施して、少な
くとも１つのグループ内における全ての構成要素によっ
てサポートされるサービス・パラメータが同一になるよ
うにするステップを更に含むことを特徴とする、項番１
に記載の、複数の相互接続された構成要素を含むシステ
ムを構成するための方法。

【０１３３】３． 構成要素がリンクを介して相互接続
されており、各リンクが２つの構成要素間における情報
の転送に用いられるサービス・パラメータをサポートし
ている方法であって、前記方法が、 Ｃ．各グループ内のどの構成要素が、グループ内の全て
の構成要素に互換性を有するサービス・パラメータをサ
ポートする、リンクと構成要素から成る少なくとも１つ
の経路によって相互接続されているかを判定するステッ
プ、及び Ｄ．グループ内の全ての構成要素に互換性を有するサー
ビス・パラメータをサポートする、リンクと構成要素か
ら成る少なくとも１つの経路によって相互接続されてい
る、各グループ内における構成要素の領域を識別するス
テップを更に含むことを特徴とする、項番１に記載の、
複数の相互接続された構成要素を含むシステムを構成す
るための方法。

【０１３４】４． 構成要素が、ファブリック・トポロ
ジに基づいて相互接続される方法であって、前記方法
が、ステップＡが、どの構成要素が、少なくとも互換性
のあるサービス・パラメータの第一の組をサポートする
かを判定し、その第１の組によって、単一ファブリック
内の全ての構成要素に互換性を有するサービス・パラメ
ータが定義されるステップを含み、及びステップＢが、
互換性のあるパラメータの第一の組をサポートする構成
要素のグループを識別し、各グループが別個のファブリ
ックを識別するステップを含むことを特徴とする、項番
１に記載の、複数の相互接続された構成要素から成るシ
ステムを構成するための方法。

【０１３５】５． 構成要素がファブリック・トポロジ
に基づいて相互接続される方法であって、前記方法が更
に、 Ｅ．単一ファブリック内の全ての構成要素に関する１組
の互換性のあるサービス・パラメータを定義する、１組
のファブリック−ワイド・サービス・パラメータを設定
するステップであって、そのファブリック−ワイド・サ
ービス・パラメータの組をサポートする、リンクを介し
て接続された第１の構成要素の対に関するファブリック
−ワイド・サービス・パラメータの組の互換性が、第１
の構成要素の対の間での通信を保証するには不十分であ
る前記ステップ、及び、 Ｆ．単一領域内の全ての構成要素に関する１組の互換性
のあるサービス・パラメータを定義する、１組の領域−
ワイド・サービス・パラメータを設定するステップであ
って、そのファブリック−ワイド・サービス・パラメー
タ及び領域−ワイド・サービス・パラメータの組をサポ
ートする、リンクを介して接続された第２の構成要素の
対に関するファブリック−ワイド・サービス・パラメー
タ及び領域−ワイド・サービス・パラメータの組の互換
性が、第２の構成要素の対の間での通信を保証するのに
十分である前記ステップを含み、ステップＡが、どの構
成要素が、ファブリック−ワイド・サービス・パラメー
タの組に関して互換性を有するサービス・パラメータを
サポートするかを判定するステップを含み、ステップＢ
が、ファブリック−ワイド・サービス・パラメータの組
が互換性を有する、構成要素のグループを識別し、各グ
ループが別個のファブリックを識別するステップを含
み、ステップＣが、各グループ内のどの構成要素が、互
換性を有するファブリック−ワイド・サービス・パラメ
ータのグループの組をサポートし、更に、互換性を有す
る領域−ワイド・サービス・パラメータの組をサポート
する、リンクと構成要素から成る少なくとも１つの経路
によって相互接続されているかを判定するステップを含
み、及びステップＤが、互換性のあるファブリック−ワ
イド・サービス・パラメータのグループの組をサポート
し、更に、互換性を有する領域−ワイド・サービス・パ
ラメータの組をサポートする、リンクと構成要素から成
る少なくとも１つの経路によって相互接続されている、
各グループ内の構成要素の領域を識別するステップを含
むことを特徴とする、項番３に記載の複数の相互接続さ
れた構成要素から成るシステムを構成するための方法。

【０１３６】６． ステップＢが、共通のグループ名を
持つ、互換性を有するサービス・パラメータを備えた、
それぞれの構成要素のグループを識別するステップを含
むことを特徴とする、項番１に記載の複数の相互接続さ
れた構成要素から成るシステムを構成するための方法。

【０１３７】７． 各構成要素が、ユニークな識別名を
備えており、更にステップＢが、グループ内の構成要素
のうちの１つのユニークな識別名を共通のグループ名と
して採用することによって、互換性を有するサービス・
パラメータを備えた構成要素の各グループを識別するス
テップを含むことを特徴とする、項番６に記載の、複数
の相互接続された構成要素から成るシステムを構成する
ための方法。

【０１３８】８． ステップＢが更に、各構成要素に名
前優先順位を割り当てるステップ、及び共通のグループ
名として、最高の名前優先順位を備えたグループ内の構
成要素のユニークな識別名を採用するステップを含むこ
とを特徴とする、項番７に記載の、複数の相互接続され
た構成要素から成るシステムを構成するための方法。

【０１３９】９． 装置を複数の他の装置と相互接続す
ることによって形成されるシステムを自動的に構成する
ための装置であって、前記装置と、複数の他の装置のそ
れぞれが、装置間の通信に用いられるサービス・パラメ
ータをサポートし、前記装置が複数の他の装置の少なく
とも１つによってサポートされるサービス・パラメータ
の指定を行う情報を受信するための入力ポート、及び複
数の他の装置の少なくとも１つが、その装置によってサ
ポートされるサービス・パラメータと互換性のあるサー
ビス・パラメータをサポートするか否かを判定するよう
にプログラムされたプロセッサを含むことを特徴とする
前記装置。

【０１４０】

【発明の効果】本発明によって、構成要素間で通信を行
うためのサービス・パラメータをサポートする複数の相
互接続された構成要素を含むシステムを構成するための
方法、及び装置が提供される。

【図面の簡単な説明】

【図１】ファイバ・チャネル・システムの一例を示すブ
ロック図である。

【図２】分配サービス・パラメータ(DSP)手順の結果、
システム内の各ファブリック素子毎にファブリック名が
更新される方法を示す図である。

【図３】DSP要求を発行するファブリック素子に関する
最大及び最小資源割り当てのタイムアウト値(R_A_TOV)
が、応答ファブリック素子のファブリック−ワイド・サ
ービス・パラメータと比較される方法をそれぞれ示す図
である。

【図４】DSP要求を発行するファブリック素子に関する
最大及び最小エラー検出タイムアウト値(E_D_TOV)が、
応答ファブリック素子のファブリック−ワイド・サービ
ス・パラメータと比較される方法をそれぞれ示す図であ
る。

【図５】DSP要求を発行するファブリック素子に関する
最大ラウンド・トリップ時間値(MRTT)が、応答ファブリ
ック素子のファブリック−ワイド・サービス・パラメー
タと比較される方法を示す図である。

【図６】最大及び最小データ・フィールド・サイズが、
DSP要求の間に、要求ファブリック素子と応答ファブリ
ック素子について比較される方法をそれぞれ示す図であ
る。

【図７】単一ファブリックに関して、サブファブリッ
ク、領域、及び拡張領域が形成されうる方法を示す図で
ある。

【図８】領域−ワイド・サービス・パラメータに関し
て、優先順位が更新され、判定される方法を示す図であ
る。

【図９】様々な領域−ワイド・サービス・パラメータの
例と、それらが、サービス・クラス１ないし４のそれぞ
れにおいて提供されるか否かを示す図である。

【図１０】ファブリック−ワイド・サービス・パラメー
タ、及び領域−ワイド・サービス・パラメータを規定す
るための、DSP要求に関するデータ・フレーム編成を例
示する図である。

【図１１】DSP手順の間に、各ファブリック素子によっ
て実行される方法のフローチャートである。

【図１２】本発明の一実施例の24ビット・アドレス区分
化を示す図である。

【図１３】ドメイン、エリア、及びポートと、それぞれ
に関するアドレス管理者を利用した、階層表現によって
アドレス区分化を示す図である。

【図１４】ファブリック素子を示すブロック図である。

【図１５】有効名データ・フレームを受信するファブリ
ック素子がそのフレームに応答する方法を示す表であ
る。

【符号の説明】

2、4、6、40ないし45、51ないし57、132、142 ファブ
リック素子 8、10、12、14、16、18 E_Port 20、22、24、144 IEL 26、28、30、134 F_Port 32、34、36、60ないし74、136 装置 80、82 リンク 120 MDAM 122 DAM 124 MAAM 126 AAM 128 MPAM 130 PAM 138 N_Port 146 クロス−ポイント・スイッチ 148 素子コントローラ 150 スイッチ・インタフェース 152 プロセッサ 154 プログラム・メモリ 160 タイマ 162 イーサネット・インタフェース 164 シリアル・インタフェース 166 オペレータ・コンソール

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の相互接続された構成要素を含むシス
   テムを構成するための方法であって、 前記各構成要素
   が、システム内の他の構成要素との通信に用いられるサ
   ービス・パラメータをサポートし、前記複数の構成要素
   が、対応するサービス・パラメータの異なる、少なくと
   も２つの構成要素を含む前記方法が、 Ａ．どの構成要素が、システムにわたる通信用として互
   換性のあるサービス・パラメータをサポートするかを判
   定するステップ、及び Ｂ．互換性のあるサービス・パラメータを備えた構成要
   素のグループを識別するステップを含む、前記方法。