JPH08250481A - 半導体装置及び絶縁膜ドライエッチング方法 - Google Patents

Abstract

(57)【要約】 【目的】 コンタクトホールを開口する際のドライエッ
チングにおいて、コンタクトホールの開口率を大きくす
る。 【構成】 フィールド酸化膜３２上及びゲート酸化膜上
にポリシリコン膜を形成し、そのポリシリコン膜により
フィールド酸化膜上でのパッド電極形成領域内にもパタ
ーンを形成する。層間絶縁膜３６を形成し、その上に、
コンタクト領域の外、ポリシリコン膜パターン３４上に
も開口をもつレジストパターンを形成する。そのレジス
トパターンをマスクにして層間絶縁膜３６よりもポリシ
リコン膜の方がエッチング速度が小さくなる条件で、プ
ラズマ発光強度を監視することにより終点検出を行ない
ながら、パターン３４のポリシリコン膜が露出するまで
層間絶縁膜３６にプラズマエッチングを施してコンタク
トホール３８を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多層配線プロセスにより
形成される半導体装置に関し、特にそのパッド部の構造
に特徴をもつ半導体装置に関するものである。本発明は
また、コンタクトホールを形成する層間絶縁膜のドライ
エッチング方法に関するものでもある。

【０００２】

【従来の技術】半導体装置の素子が微細化されるにつれ
て、半導体プロセスのパターン形成にはウエットエッチ
ングよりも寸法変化の少ないドライエッチング技術が広
く使われている。しかし、ドライエッチングはウエット
エッチングに比べて、被エッチング物質とエッチングマ
スク（レジスト）との選択比が悪く、オーバーエッチン
グにより下地膜が削れてダメージが加わったり、オーバ
ーエッチングによるパターン寸法変動（ＣＤロスと呼ば
れている）が大きくなるという問題がある。オーバーエ
ッチングによるこのような問題を最小限に抑えるために
は、エッチングの終点検出を正確に行ない、オーバーエ
ッチング量を少なくすることが重要である。

【０００３】ドライエッチングの終点検出は、被エッチ
ング物質の下地膜が露出した際のプラズマ発光の変化を
モニタする方法が一般的であるが、この手法の感度はオ
ーバーエッチング時の下地膜の露出面積の全面積に対す
る割合、すなわちレジストマスクの開口率に大きく依存
し、開口率が小さい場合は感度が極端に悪化する。

【０００４】ドライエッチング時のレジストマスクの開
口率は、製品によっても工程（メタル膜のエッチングで
あるのか、コンタクトホールやスルーホールといったホ
ールのエッチングあるのか）によっても大きく異なる。
配線メタルのエッチングの場合はレジストマスクの開口
率は通常５０％以上あるのでドライエッチングの終点検
出には問題はない。しかしホールのエッチングの場合は
レジストマスクの開口率は数％〜２０％程度であるの
で、ドライエッチングの終点検出を正確に行なうのが難
しくなる。

【０００５】ホールのエッチングに関し、レジストマス
クの開口率を少しでも大きくしてドライエッチングの終
点検出を容易にするために、ダイシングラインやスクラ
イブラインと呼ばれ、アライメントマークやモニタパタ
ーンを入れる領域に、常に基板のシリコンが露出するよ
うにレジストマスクに開口部分を設ける工夫がなされて
いる。しかし、この方法には以下に示すような問題があ
る。

【０００６】すなわち、１μｍ以下のホールを埋め込む
ために、従来のスパッタ法ではカバレッジが不十分なた
め、基板を高温にしてＡｌ合金をスパッタする高温Ａｌ
スパッタ法、Ａｌ合金膜の堆積後に高温で処理してＡｌ
合金膜をリフローさせてホールを埋め込むＡｌ高温リフ
ロー法、ＣＶＤ法によりタングテン膜を堆積した後タン
グテン膜にエッチバックを施してホールを埋め込むＷ−
ＣＶＤ法などが使われている。高温Ａｌスパッタ法やＡ
ｌ高温リフロー法では開口部分のシリコン基板上に直接
あるいはウエッティング層のＴｉ膜を介してＡｌ合金を
成膜することになる。この際、５００℃前後の熱が加わ
るためＡｌ−ＳｉあるいはＡｌ−Ｔｉ−Ｓｉ合金が不均
一な厚みで形成されるため、ダイシングラインの開口部
分がひどく荒れてしまう。Ｗ−ＣＶＤ法においては、タ
ングステン膜の形成前に開口部分にはＴｉ膜が堆積さ
れ、窒素雰囲気中で熱処理されることによって開口部分
に形成されているＴｉＮ−ＴｉＳｉ₂−Ｓｉ（ＴｉＮが
最上層）構成のＴｉＳｉ₂又はＳｉが、タングステン膜
のエッチバック時にエッチングガスＳＦ₆によりバリア
膜のＴｉＮ層の残り具合に応じて不均一にエッチングさ
れ、やはりダイシングラインの開口部分がひどく荒れて
しまうことになる。

【０００７】ダイシングラインにはリソグラフィー用の
アライメントマークが配置されており、そのマークの近
くに荒れた部分があると光の乱反射がノイズになり、ア
ライメントができなくなってしまう場合が生じる。アラ
イメントマークの近傍は開口しないでおくなどの対策も
考えられるが、荒れた部分からの光の乱反射によるノイ
ズの影響がどの程度の範囲まで及ぶかが不明であるた
め、アライメントマークの近傍といってもその範囲を定
めることは困難であるため、ダイシングラインの開口は
好ましくない。

【０００８】このように、ダイシングラインに開口を設
けないとした場合には、ホールパターンの開口率は極端
に小さくなってしまう。配線メタル間の接続孔であるス
ルーホールの場合は、電気特性測定あるいはワイヤーボ
ンディングに用いるパッド部分が１００μｍ角程度で開
口され、そこには下層の配線メタルが露出することにな
るため、ある程度の開口率を確保できる。しかし、シリ
コン基板あるいはゲート電極と配線メタルとを接続する
コンタクトホールの場合は、パッド部分は開口されない
ので、開口部は実パターンのコンタクトホールのみにな
り、５％以下になってしまう。このような小さい開口率
ではエッチングの終点をプラズマ発光で検出するのはか
なり難しい。

【０００９】そこで、低開口率のホールを形成するため
の絶縁膜のドライエッチングにおいて、その終点をより
正確に検出するために幾つかの方法が提案されている。
１つは、絶縁層の下に絶縁層よりもエッチングレートの
大きい導電性皮膜層を形成しておき、絶縁層の開口時に
その導電性皮膜部分も開口し、エッチングによりその導
電性皮膜層のパターンが分断されるのを電気的に検出す
る方法である（特公平４−６４１７６号公報参照）。し
かし、この方法は電気的にエッチングの終点検出を行な
う方法であり、その導電性皮膜層のパターンが分断され
たことを検出するには、エッチングをいったん停止し、
試料をチャンバ外に取り出して電気的測定検出を行なわ
なければならない。そのため、プラズマ発光による終点
検出のように、エッチングを行ないながら同時に（in-s
itu）終点検出を行なうことはできない。また、その方
法は低開口率のドライエッチングの終点検出感度の向上
に役立つかどうか不明である。

【００１０】他の方法は、各種波長を含むプラズマ光と
分光されたプラズマ光とを用いてプラズマ発光の検出系
の感度を向上させることにより低開口率を克服しようと
する方法である（特開平４−１９６５２９号公報参
照）。しかし、その方法ではプラズマ発光検出系の改造
などが必要となり、コスト高になる問題がある。

【００１１】図１は従来のパッド電極を示したものであ
る。パッド電極は電気特性測定あるいはワイヤーボンデ
ィングを行なうために設けるものであり、パッド電極へ
の電極の引回しは、シート抵抗及びレイアウトの関係で
メタルが使われるため、パッド電極にコンタクトホール
を形成する必要はない。そのため、通常は図１（Ａ）に
示されるような構成になっている。シリコン基板２上に
形成されたフィールド酸化膜及びその上のゲート電極を
形成しているポリシリコンとメタル配線との間の層間絶
縁膜４上に１層目のメタル配線６が形成され、その上の
層間絶縁膜８にスルーホール９が形成され、スルーホー
ル９にはタングステンなどのメタルが埋め込まれてい
る。層間絶縁膜８上には２層目のメタル配線１２が形成
され、スルーホール９に埋め込まれたメタル１０を介し
て１層目のメタル配線６と２層目のメタル配線１２が接
続される。同様にしてさらにメタル配線を多層に積層す
るときは、層間絶縁膜１４が形成され、層間絶縁膜１４
のスルーホール１６に埋め込まれたメタル層１８を介し
て３層目のメタル配線２０が２層目のメタル配線１２と
接続される。最終的にパッシベーション膜２２が形成さ
れ、最上層のメタル配線２０にパッド開口部が設けられ
てパッド電極となる。図１（Ｂ）はそのパッド電極の上
面図である。

【００１２】そのため、このようなパッド電極では、ポ
リシリコン層と１層目メタル配線との間の層間絶縁膜に
あけるコンタクトホールは実パターンのみであり、パッ
ド電極部にはコンタクトホールは設けられていないの
で、パターン開口率が小さくなってエッチング終点検出
が難しくなっている。

【００１３】

【発明が解決しようとする課題】本発明は、層間絶縁膜
にコンタクトホールを開口する際のドライエッチングに
おいて、ダイシングラインに開口を行なわず、しかもコ
ンタクトホールの開口率を大きくし、プラズマ発光によ
るエッチング終点検出を正確に行なえるようにすること
を目的とするものである。本発明はまた、そのような目
的を達成する方法によりコンタクトホールを形成した結
果として、パッド電極に特徴をもつ半導体装置を提供す
ることを目的とするものである。

【００１４】

【課題を解決するための手段】本発明の半導体装置で
は、フィールド酸化膜の上方にパッド電極を有し、パッ
ド電極より下層でパッド電極領域のフィールド酸化膜上
には層間絶縁膜に対してドライエッチング選択性の大き
い材料層が形成されており、パッド電極はコンタクトホ
ールを介してその材料層に接続されている。

【００１５】回路パターンのレイアウトを妨げないよう
にするためには、パッド電極の下層に形成される材料層
の平面内での領域はパッド電極の平面内での領域と同一
又はそれよりも狭い面積をもってパッド電極の平面内で
の領域内に形成されており、コンタクトホールの平面内
での領域はその材料層の平面内での領域の内側に形成さ
れているのが好ましい。

【００１６】パッド電極の下層に形成される材料層は、
ゲート電極を形成しているものと同時に成膜され、ゲー
ト電極と同時にパターン化された多結晶シリコン膜又は
多結晶シリコン膜上に金属シリサイド層を形成した積層
膜であることが好ましい。

【００１７】本発明のドライエッチング方法は、次の工
程（Ａ）から（Ｄ）を含んで層間絶縁膜にプラズマエッ
チングを施し、コンタクトホールを形成する。（Ａ）フ
ィールド酸化膜及びゲート酸化膜を形成した後、フィー
ルド酸化膜上及びゲート酸化膜上に導電膜を形成し、そ
の導電膜により少なくともゲート電極パターン及びフィ
ールド酸化膜上でのパッド電極形成領域内のパターンを
含む導電膜パターンを形成する工程、（Ｂ）その導電膜
パターン上から層間絶縁膜を形成する工程、（Ｃ）層間
絶縁膜上にレジスト層を形成し、リソグラフィーにより
その層間絶縁膜下の基板やゲート電極と電気的接続を行
なうコンタクト領域、及びパッド電極形成領域内の導電
膜パターン上に開口をもつようにそのレジスト層にパタ
ーン化を施す工程、（Ｄ）そのレジストパターンをマス
クにして層間絶縁膜よりもその導電膜の方がエッチング
速度が小さくなる条件で、プラズマ発光強度を監視する
ことにより終点検出を行ないながら、その導電膜が露出
するまで層間絶縁膜にプラズマエッチングを施す工程。

【００１８】

【作用】本発明でコンタクトホールを形成するドライエ
ッチング工程では、実パターンのコンタクトホールの他
にパッド電極部にもコンタクトホールが設けられるの
で、パッド電極開口部の面積分だけ開口率が増加し、ス
ルーホールとほぼ同じ開口率となり、プラズマ発光によ
りエッチング終点を検出するのが容易になる。パッド電
極は特殊な場合を除いて、電気的に浮かしておくのが一
般的であり、下地のシリコン基板と電気的につながって
しまうとデバイスの機能上不具合が生じる場合がある。
そこで、本発明では、パッド電極領域のフィールド酸化
膜上には層間絶縁膜に対してドライエッチング選択性の
大きい材料層が形成されているので、コンタクトホール
を形成するエッチングの際、コンタクトホールがフィー
ルド酸化膜を貫通して下地のシリコン基板に到達するの
を防ぐ。このように、層間絶縁膜に対してドライエッチ
ング選択性の大きいその材料層は、エッチングの終点検
出とエッチングのストッパ層として役目を果たしてい
る。

【００１９】

【実施例】

（実施例１）図２（Ａ），（Ｂ）は図１と対応させた場
合の一実施例を表わしたものである。シリコン基板２上
のフィールド酸化膜３２上のパッド電極部の領域に、層
間絶縁膜３６に対してドライエッチング選択性の大きい
材料層にてなるパターン３４が形成されている。そのパ
ターン３４上には層間絶縁膜３６にコンタクトホール３
８が形成されている。コンタクトホール３８はパターン
３４の領域内に形成されている。コンタクトホール３８
内にはタングステンなどのメタルが埋め込まれている。
層間絶縁膜３６及びコンタクトホールのメタル層４０上
には１層目のメタル配線６が形成され、図１と同様に層
間絶縁膜８に形成されたスルーホール９に埋め込まれた
メタル層１０を介して２層目のメタル配線１２が接続す
るように形成されている。さらにその上の層間絶縁膜１
４に形成されたスルーホール１６にメタル層１８が埋め
込まれ、そのメタル層１８を介して３層目のメタル配線
２０が２層目のメタル配線１２と接続するように形成さ
れている。パッシベーション膜２２の開口部がパッド電
極の開口部となっている。

【００２０】層間絶縁膜３６に対してエッチング選択性
の大きい材料層のパターン３４は、エッチング終点検出
とエッチングストッパ層の両方の役割を果たしている。
もし、この材料層のパターン３４を設けないで、層間絶
縁膜３６にコンタクトホールをあける場合には、そのエ
ッチングはシリコン基板２まで到達してしまい、パッド
電極の機能が失われていしまう。

【００２１】このパターン３４は回路上は何の機能も持
たないダミーパターンであるため、回路パターンのレイ
アウトを妨げない領域に形成することが必要であり、平
面的にみた場合にパッド電極の層間絶縁膜に対してこの
材料層のパターン３４は上部の配線メタル６，１２，２
０のメタル形成領域からはみ出さないように、配線メタ
ルのメタル形成領域と同じか又はそれよりも狭い領域に
形成するのが好ましい。また、コンタクトホール３８は
その材料層のパターン３４の内側でその材料層のパター
ン３４よりも狭い領域に形成するのが望ましい。

【００２２】パターン３４の材料としては、窒化シリコ
ン膜、多結晶シリコン膜、Ａｌ合金膜、窒化チタン膜、
金属シリサイド膜など、半導体プロセスに使われる材料
を用いることができる。このパターン３４の材料層は、
層間絶縁膜３６の形成前に成膜し、パッド電極の形成領
域にのみ残るようにリソグラフィー及びエッチングによ
りパターン化すればよい。このパターン３４の材料がゲ
ート電極の層と異なる場合には、リソグラフィー及びエ
ッチングの分だけ工程数が増加し、マスク枚数も１枚増
加することになる。

【００２３】（実施例２）好ましい実施例は、このパタ
ーン３４の材料は、ゲート電極に使われる多結晶シリコ
ン膜又は多結晶シリコン膜上に金属シリサイド膜を積層
した積層膜（ポリサイド膜）を採用したものである。こ
の場合には、このパターン３４の形成は、ゲート電極の
成膜、リソグラフィー及びエッチングと同時に形成する
ことができ、実回路あるいはＴＥＧ（test element gro
up）パターンをレイアウトする際に、パッド電極の構造
を図１のものから図２のものに変更するだけですみ、マ
スク枚数の追加やプロセスの変更なしに、この発明のパ
ッド電極を形成することができる。パッド電極部のコン
タクトホールの開口は、通常のコンタクトホールの開口
と同時に行なう。

【００２４】図２のパッド電極をもつ半導体装置の製造
方法を示す。 （Ａ）フィールド酸化膜３２及びゲート酸化膜（図には
現れていない）を形成した後、フィールド酸化膜３２上
及びゲート酸化膜上にポリシリコン膜を形成し、そのポ
リシリコン膜により少なくともゲート電極パターン（図
には現れていない）及びフィールド酸化膜上でのパッド
電極形成領域内のパターンを含むポリシリコン膜パター
ン３４を形成する。

【００２５】（Ｂ）ポリシリコン膜パターン３４上から
層間絶縁膜３６を形成する。 （Ｃ）層間絶縁膜３６上にレジスト層を形成し、リソグ
ラフィーにより層間絶縁膜３６下の基板２やゲート電極
と電気的接続を行なうコンタクト領域、及びポリシリコ
ン膜パターン３４上に開口をもつようにそのレジスト層
にパターン化を施す。

【００２６】（Ｄ）そのレジストパターンをマスクにし
て層間絶縁膜３６よりもポリシリコン膜の方がエッチン
グ速度が小さくなる条件で、プラズマ発光強度を監視す
ることにより終点検出を行ないながら、パターン３４の
ポリシリコン膜が露出するまで層間絶縁膜３６にプラズ
マエッチングを施す。その後は、従来の方法により多層
メタル配線を形成する。

【００２７】特公平４−６４１７６号公報を参照して説
明した従来の方法では、終点検出を電気的に検出するた
めの終点検出パターンとしてゲート電極用の多結晶シリ
コン膜を用いているが、そこでは終点検出パターンは実
回路パターンとは別に形成する必要がある。したがって
その面積分だけレイアウトパターンのレイアウトを妨げ
る結果になるのに対し、本発明ではパッド電極部にダミ
ーパターンを形成するので、実回路パターンのレイアウ
トには全く影響しない。パターン３４を多結晶シリコン
膜で形成した場合には、層間絶縁膜３６のＳｉＯ₂より
も多結晶シリコン膜の方がドライエッチングのエッチン
グレートが小さくなるようにエッチングガスを選択する
必要がある。そのためのエッチングガスとしてはＣＨＦ
₃、ＣＦ₄及びＡｒの混合ガスを用いればよい。

【００２８】

【発明の効果】本発明のパッド電極をもつ半導体装置の
コンタクトホールを形成するドライエッチング工程で
は、配線メタルとスルーホールからなるパッド電極の下
に、層間絶縁膜に対してドライエッチング選択性の大き
い材料層を形成し、パッド電極領域にもコンタクトホー
ルを形成するようにしているので、パッド電極開口部の
面積分だけ開口率が増加し、ダイシングラインの開口を
行なわない場合にもコンタクトホールのエッチングにお
いてプラズマ発光によるエッチング終点検出を正確に行
なうことができるようになる。請求項２のように、平面
的にみた場合にパッド電極の下層に形成される材料層の
平面内での領域はパッド電極の平面内での領域と同一又
はそれよりも狭い面積をもってパッド電極の平面内での
領域内に形成され、コンタクトホールの平面内での領域
はその材料層の平面内での領域の内側に形成されるよう
にすれば、回路パターンのレイアウトを妨げることがな
く、またパッド部のコンタクトホールがシリコン基板に
到達してパッドとしての機能を失うこともない。請求項
３又は４のように、パッド電極の下層に形成される材料
層をゲート電極と同じ材料にすることにより、その材料
層のパターンをゲート電極と同時に形成することができ
るので、マスク枚数の追加やプロセスの変更が不要にな
る。

【図面の簡単な説明】

【図１】（Ａ）は従来のパッド電極を示す断面図、
（Ｂ）はその上面図である。

【図２】（Ａ）は一実施例のパッド電極を示す断面図、
（Ｂ）はその上面図である。

【符号の説明】

２ シリコン基板 ６，１２，２０ メタル配線 ８，１４ メタル配線間の層間絶縁膜 ９，１６ スルーホール １０，１８ スルーホールに埋め込まれたメタル層 ２２ パッシベーション膜 ３２ フィールド酸化膜 ３４ ポリシリコン膜パターン ３６ ポリシリコン層と１層目のメタル配線との間
の層間絶縁膜 ３８ パッド電極部に設けられたコンタクトホール ４０ コンタクトホールに埋め込まれたメタル層

Claims (5)

【特許請求の範囲】
1. 【請求項１】 フィールド酸化膜の上方にパッド電極を
   有し、パッド電極より下層でパッド電極領域のフィール
   ド酸化膜上には層間絶縁膜に対してドライエッチング選
   択性の大きい材料層が形成されており、パッド電極はコ
   ンタクトホールを介して前記材料層に接続されているこ
   とを特徴とする半導体装置。
2. 【請求項２】 前記材料層の平面内での領域はパッド電
   極の平面内での領域と同一又はそれよりも狭い面積をも
   ってパッド電極の平面内での領域内に形成されており、
   前記コンタクトホールの平面内での領域は前記材料層の
   平面内での領域の内側に形成されている請求項１に記載
   の半導体装置。
3. 【請求項３】 前記材料層は多結晶シリコン膜であり、
   その多結晶シリコン膜はゲート電極を形成しているもの
   と同時に成膜されたものであり、ゲート電極と同時にパ
   ターン化されたものである請求項１又は２に記載の半導
   体装置。
4. 【請求項４】 前記材料層は多結晶シリコン膜上に金属
   シリサイド層を形成した積層膜であり、その積層膜はゲ
   ート電極を形成しているものと同時に成膜されたもので
   あり、ゲート電極と同時にパターン化されたものである
   請求項１又は２に記載の半導体装置。
5. 【請求項５】 以下の工程（Ａ）から（Ｄ）を含んで層
   間絶縁膜にプラズマエッチングを施し、コンタクトホー
   ルを形成するドライエッチング方法。 （Ａ）フィールド酸化膜及びゲート酸化膜を形成した
   後、フィールド酸化膜上及びゲート酸化膜上に導電膜を
   形成し、その導電膜により少なくともゲート電極パター
   ン及びフィールド酸化膜上でのパッド電極形成領域内の
   パターンを含む導電膜パターンを形成する工程、（Ｂ）
   前記導電膜パターン上から層間絶縁膜を形成する工程、
   （Ｃ）層間絶縁膜上にレジスト層を形成し、リソグラフ
   ィーによりその層間絶縁膜下の基板やゲート電極と電気
   的接続を行なうコンタクト領域、及びパッド電極形成領
   域内の前記導電膜パターン上に開口をもつようにそのレ
   ジスト層にパターン化を施す工程、（Ｄ）そのレジスト
   パターンをマスクにして層間絶縁膜よりも前記導電膜の
   方がエッチング速度が小さくなる条件で、プラズマ発光
   強度を監視することにより終点検出を行ないながら、そ
   の導電膜が露出するまで層間絶縁膜にプラズマエッチン
   グを施す工程。