JPH08250509A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH08250509A JPH08250509A JP7054733A JP5473395A JPH08250509A JP H08250509 A JPH08250509 A JP H08250509A JP 7054733 A JP7054733 A JP 7054733A JP 5473395 A JP5473395 A JP 5473395A JP H08250509 A JPH08250509 A JP H08250509A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- emitter layer
- base
- etching stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/281—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 外因性ベース上に保護膜となる薄膜のエミッ
タ層を容易に残すことができ、ラティスミスマッチによ
る結晶の歪みが生じず、エミッタ−ベース間の抵抗を低
くして再結合を低減できるヘテロ接合バイポーラトラン
ジスタおよびその製造方法を提供する。 【構成】 第１エミッタ層６は、ベース層４上に形成さ
れ、外因性ベース領域上の部分がトランジスタの正常動
作範囲内の全ての電圧おいて完全に空乏化するように厚
みが設定されている。第１のエミッタ層６上には、間に
第１のエミッタ層６よりも電子親和力の大きいエッチン
グストップ層７を介して、第１のエミッタ層６よりも電
子親和力が小さいかまたは同じである第２のエミッタ層
８が形成されている。第２のエミッタ層８から上の各層
は外因性ベース領域上がエッチング除去されている。エ
ッチングストップ層７は、エミッタ層と同じ導電型で厚
みが３ｎｍ以上である。
タ層を容易に残すことができ、ラティスミスマッチによ
る結晶の歪みが生じず、エミッタ−ベース間の抵抗を低
くして再結合を低減できるヘテロ接合バイポーラトラン
ジスタおよびその製造方法を提供する。 【構成】 第１エミッタ層６は、ベース層４上に形成さ
れ、外因性ベース領域上の部分がトランジスタの正常動
作範囲内の全ての電圧おいて完全に空乏化するように厚
みが設定されている。第１のエミッタ層６上には、間に
第１のエミッタ層６よりも電子親和力の大きいエッチン
グストップ層７を介して、第１のエミッタ層６よりも電
子親和力が小さいかまたは同じである第２のエミッタ層
８が形成されている。第２のエミッタ層８から上の各層
は外因性ベース領域上がエッチング除去されている。エ
ッチングストップ層７は、エミッタ層と同じ導電型で厚
みが３ｎｍ以上である。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速集積回路等への利
用に適したヘテロ接合バイポーラトランジスタ（以下、
ＨＢＴと称する）およびその製造方法に関する。
用に適したヘテロ接合バイポーラトランジスタ（以下、
ＨＢＴと称する）およびその製造方法に関する。
【０００２】
【従来の技術】近年、電子移動度が高い化合物半導体を
用いた電子デバイスの開発が活発に行われている。その
中でも、ＨＢＴは、高い電流増幅率が得られることから
高速集積回路等への利用が期待されており、特に、大規
模集積回路に組み込まれるためには、デバイス寸法を一
定比率で縮小することが重要である。従来より、ＨＢＴ
のデバイスの大きさを示すためには、エミッタ面積が用
いられている。
用いた電子デバイスの開発が活発に行われている。その
中でも、ＨＢＴは、高い電流増幅率が得られることから
高速集積回路等への利用が期待されており、特に、大規
模集積回路に組み込まれるためには、デバイス寸法を一
定比率で縮小することが重要である。従来より、ＨＢＴ
のデバイスの大きさを示すためには、エミッタ面積が用
いられている。
【０００３】しかしながら、エミッタ面積が小さく、か
つ電流利得が大きいＨＢＴを再現性よく製造する方法
は、これまで開発されていない。その主な理由の１つ
は、例えばＧａＡｓまたはＡｌＧａＡｓ系のＨＢＴで
は、ＧａＡｓの表面再結合速度の値が大きいことであ
る。エミッタ面積の小さいＨＢＴの場合、ＧａＡｓ外因
性ベース領域においては、全ベース電流に対して表面再
結合電流の占める割合が大きくなり、トランジスタの電
流利得が減少する。
つ電流利得が大きいＨＢＴを再現性よく製造する方法
は、これまで開発されていない。その主な理由の１つ
は、例えばＧａＡｓまたはＡｌＧａＡｓ系のＨＢＴで
は、ＧａＡｓの表面再結合速度の値が大きいことであ
る。エミッタ面積の小さいＨＢＴの場合、ＧａＡｓ外因
性ベース領域においては、全ベース電流に対して表面再
結合電流の占める割合が大きくなり、トランジスタの電
流利得が減少する。
【０００４】上記問題を解決するためには、外因性ベー
ス領域上に良質なパッシベーション膜（保護膜）を形成
する必要がある。この良質な保護膜を形成するために、
外因性ベース上のＡｌＧａＡｓエミッタ層を空乏化する
程度の薄膜に残すことが行われ、その方法が例えば特開
平４−２８６１２６号に開示されている。
ス領域上に良質なパッシベーション膜（保護膜）を形成
する必要がある。この良質な保護膜を形成するために、
外因性ベース上のＡｌＧａＡｓエミッタ層を空乏化する
程度の薄膜に残すことが行われ、その方法が例えば特開
平４−２８６１２６号に開示されている。
【０００５】この方法では、まず、ＡｌＧａＡｓエミッ
タ層を外因性ベース上の保護膜として必要な厚み分だけ
成長させた後、Ｉｎを含む半導体層を成長させる。さら
に引き続いてＡｌＧａＡｓエミッタ層を成長させ、その
上にＧａＡｓコンタクト層を成長させる。このエピタキ
シャル構造では、コンタクト層とエミッタ層とをＣｌ2
ガスを用いたドライエッチングにより除去する際に、Ｉ
ｎを含む半導体層がエッチングされずにエッチング停止
層として働くので外因性ベース上に保護膜として必要な
厚みのエミッタ層を残すことができる。
タ層を外因性ベース上の保護膜として必要な厚み分だけ
成長させた後、Ｉｎを含む半導体層を成長させる。さら
に引き続いてＡｌＧａＡｓエミッタ層を成長させ、その
上にＧａＡｓコンタクト層を成長させる。このエピタキ
シャル構造では、コンタクト層とエミッタ層とをＣｌ2
ガスを用いたドライエッチングにより除去する際に、Ｉ
ｎを含む半導体層がエッチングされずにエッチング停止
層として働くので外因性ベース上に保護膜として必要な
厚みのエミッタ層を残すことができる。
【０００６】
【発明が解決しようとする課題】しかし、上記従来のエ
ピタキシャル構造のＨＢＴでは、以下のような問題があ
る。
ピタキシャル構造のＨＢＴでは、以下のような問題があ
る。
【０００７】（１）Ｉｎを含む半導体層のうちＩｎyＡ
ｌ1-yＡｓは、ＧａＡｓまたはＡｌＧａＡｓ系に対して
ラティスミスマッチが生じるという問題である。
ｌ1-yＡｓは、ＧａＡｓまたはＡｌＧａＡｓ系に対して
ラティスミスマッチが生じるという問題である。
【０００８】（２）ＩｎyＡｌ1-yＡｓ（ｙ＝０．１５）
のバンドギャップＥｇは２．０ｅＶ程度であり、通常エ
ミッタ層として用いられるＡｌ0.3Ｇａ0.7Ａｓのバンド
ギャップ（１．７９８１ｅＶ）より大きいので、Ｉｎy
Ａｌ1-yＡｓ（ｙ＝０．１５）層が電子に対する障壁と
して働いてエミッタ抵抗が高くなる。この結果、Ｉｎy
Ａｌ1-yＡｓ／ＡｌＧａＡｓ界面に電子が滞留して界面
準位を介して再結合し、電流増幅率ＨFEが低下するとい
う問題がある。
のバンドギャップＥｇは２．０ｅＶ程度であり、通常エ
ミッタ層として用いられるＡｌ0.3Ｇａ0.7Ａｓのバンド
ギャップ（１．７９８１ｅＶ）より大きいので、Ｉｎy
Ａｌ1-yＡｓ（ｙ＝０．１５）層が電子に対する障壁と
して働いてエミッタ抵抗が高くなる。この結果、Ｉｎy
Ａｌ1-yＡｓ／ＡｌＧａＡｓ界面に電子が滞留して界面
準位を介して再結合し、電流増幅率ＨFEが低下するとい
う問題がある。
【０００９】（３）ＩｎyＡｌ1-yＡｓ層のバンドギャッ
プＥｇを小さくするには混晶比ｙを大きくする必要があ
るが、Ｉｎの混晶比ｙを大きくするとラティスミスマッ
チによる結晶の歪みが大きくなるという問題がある。
プＥｇを小さくするには混晶比ｙを大きくする必要があ
るが、Ｉｎの混晶比ｙを大きくするとラティスミスマッ
チによる結晶の歪みが大きくなるという問題がある。
【００１０】本発明は、このような従来技術の課題を解
決するためになされたものであり、外因性ベース上に保
護膜となる薄膜のエミッタ層を容易に残すことができ、
ラティスミスマッチによる結晶の歪みが生じず、エミッ
タ−ベース間の抵抗を低くして再結合を低減できるヘテ
ロ接合バイポーラトランジスタおよびその製造方法を提
供することを目的とする。
決するためになされたものであり、外因性ベース上に保
護膜となる薄膜のエミッタ層を容易に残すことができ、
ラティスミスマッチによる結晶の歪みが生じず、エミッ
タ−ベース間の抵抗を低くして再結合を低減できるヘテ
ロ接合バイポーラトランジスタおよびその製造方法を提
供することを目的とする。
【００１１】
【課題を解決するための手段】本発明のヘテロ接合バイ
ポーラトランジスタは、基板上に、第１導電型のコレク
タ層、第２導電型のベース層、第１導電型で該ベース層
よりも大きいバンドギャップを有するエミッタ層がこの
順に形成され、該ベース層は外因性ベース領域を有する
ヘテロ接合バイポーラトランジスタにおいて、該エミッ
タ層は、該ベース層上に形成され、かつ、外因性ベース
領域上の部分がトランジスタの正常動作範囲内の全ての
電圧おいて完全に空乏化するように厚みが設定された第
１のエミッタ層と、該第１のエミッタ層の上に該第１の
エミッタ層よりも電子親和力の大きいエッチングストッ
プ層を介して形成され、かつ、該第１のエミッタ層より
も電子親和力が小さいかまたは同じである第２のエミッ
タ層とからなり、第２のエミッタ層から上の各層または
エッチングストップ層から上の各層は外因性ベース領域
上がエッチング除去されており、該エッチングストップ
層は第１導電型で厚みが３ｎｍ以上であり、そのことに
より上記目的が達成される。
ポーラトランジスタは、基板上に、第１導電型のコレク
タ層、第２導電型のベース層、第１導電型で該ベース層
よりも大きいバンドギャップを有するエミッタ層がこの
順に形成され、該ベース層は外因性ベース領域を有する
ヘテロ接合バイポーラトランジスタにおいて、該エミッ
タ層は、該ベース層上に形成され、かつ、外因性ベース
領域上の部分がトランジスタの正常動作範囲内の全ての
電圧おいて完全に空乏化するように厚みが設定された第
１のエミッタ層と、該第１のエミッタ層の上に該第１の
エミッタ層よりも電子親和力の大きいエッチングストッ
プ層を介して形成され、かつ、該第１のエミッタ層より
も電子親和力が小さいかまたは同じである第２のエミッ
タ層とからなり、第２のエミッタ層から上の各層または
エッチングストップ層から上の各層は外因性ベース領域
上がエッチング除去されており、該エッチングストップ
層は第１導電型で厚みが３ｎｍ以上であり、そのことに
より上記目的が達成される。
【００１２】本発明のヘテロ接合バイポーラトランジス
タにおいて、前記第１のエミッタ層がＩｎＧａＰである
構成とすることができる。
タにおいて、前記第１のエミッタ層がＩｎＧａＰである
構成とすることができる。
【００１３】本発明のヘテロ接合バイポーラトランジス
タにおいて、前記第１のエミッタ層としてＡｌＧａＡｓ
またはＩｎＧａＰを用い、露出したエッチングストップ
層または第１のエミッタ層の上に形成されたＰｔ層、Ｔ
ｉ層、Ｐｔ層およびＡｕ層からなるベース電極の基板側
のＰｔ層の厚みが１２．５ｎｍ以上である構成とするこ
とができる。
タにおいて、前記第１のエミッタ層としてＡｌＧａＡｓ
またはＩｎＧａＰを用い、露出したエッチングストップ
層または第１のエミッタ層の上に形成されたＰｔ層、Ｔ
ｉ層、Ｐｔ層およびＡｕ層からなるベース電極の基板側
のＰｔ層の厚みが１２．５ｎｍ以上である構成とするこ
とができる。
【００１４】本発明のヘテロ接合バイポーラトランジス
タの製造方法は、基板上に、第１導電型のコレクタ層、
第２導電型のベース層、第１導電型で該ベース層よりも
大きいバンドギャップを有するエミッタ層がこの順に形
成され、該ベース層は外因性ベース領域を有するヘテロ
接合バイポーラトランジスタにおいて、該ベース層上
に、外因性ベース領域上の部分がトランジスタの正常動
作範囲内の全ての電圧おいて完全に空乏化するような厚
みに第１のエミッタ層を形成し、該第１のエミッタ層上
に、第１導電型で厚みが３ｎｍ以上であり、かつ、該第
１のエミッタ層よりも電子親和力の大きいエッチングス
トップ層を形成し、該エッチングストップ層上に第１の
エミッタ層よりも電子親和力が小さいかまたは同じであ
る第２のエミッタ層を形成する工程と、第２のエミッタ
層とエッチングストップ層とを選択エッチングして、第
２のエミッタ層から上の各層またはエッチングストップ
層から上の各層の外因性ベース領域上を除去する工程
と、露出されたエッチングストップ層上または第１のエ
ミッタ層上にＰｔ層、Ｔｉ層、Ｐｔ層およびＡｕ層から
なるベース電極を形成して拡散させることにより該ベー
ス層とのオーミック接触を形成する工程とを含み、その
ことにより上記目的が達成される。
タの製造方法は、基板上に、第１導電型のコレクタ層、
第２導電型のベース層、第１導電型で該ベース層よりも
大きいバンドギャップを有するエミッタ層がこの順に形
成され、該ベース層は外因性ベース領域を有するヘテロ
接合バイポーラトランジスタにおいて、該ベース層上
に、外因性ベース領域上の部分がトランジスタの正常動
作範囲内の全ての電圧おいて完全に空乏化するような厚
みに第１のエミッタ層を形成し、該第１のエミッタ層上
に、第１導電型で厚みが３ｎｍ以上であり、かつ、該第
１のエミッタ層よりも電子親和力の大きいエッチングス
トップ層を形成し、該エッチングストップ層上に第１の
エミッタ層よりも電子親和力が小さいかまたは同じであ
る第２のエミッタ層を形成する工程と、第２のエミッタ
層とエッチングストップ層とを選択エッチングして、第
２のエミッタ層から上の各層またはエッチングストップ
層から上の各層の外因性ベース領域上を除去する工程
と、露出されたエッチングストップ層上または第１のエ
ミッタ層上にＰｔ層、Ｔｉ層、Ｐｔ層およびＡｕ層から
なるベース電極を形成して拡散させることにより該ベー
ス層とのオーミック接触を形成する工程とを含み、その
ことにより上記目的が達成される。
【００１５】
【作用】本発明においては、第１のエミッタ層と第２の
エミッタ層との間にエッチングストップ層が形成されて
いるので、第２のエミッタ層から上の各層またはエッチ
ングストップ層から上の各層の外因性ベース領域上をエ
ッチング除去して、外因性ベース上に保護膜となる薄膜
のエミッタ層（第１のエミッタ層）を容易に残すことが
できる。
エミッタ層との間にエッチングストップ層が形成されて
いるので、第２のエミッタ層から上の各層またはエッチ
ングストップ層から上の各層の外因性ベース領域上をエ
ッチング除去して、外因性ベース上に保護膜となる薄膜
のエミッタ層（第１のエミッタ層）を容易に残すことが
できる。
【００１６】また、エッチングストップ層として、たと
えばＧａＡｓを用いている場合には、格子定数の違いに
よる結晶の歪みが無い。
えばＧａＡｓを用いている場合には、格子定数の違いに
よる結晶の歪みが無い。
【００１７】さらに、エッチングストップ層の厚みを３
ｎｍ以上にしているので、選択的エッチングを十分行う
ことができる。エッチングストップ層が量子井戸の効果
が得られる程度に薄いので、エッチングストップ層内に
形成される最も高い量子化準位と第１のエミッタ層との
コンダクションバンドの差ΔＥｃが、量子効果が生じな
い場合に比較して小さくなるので、エミッタ−ベース間
のバリア効果を低減でき、エミッタ抵抗を小さくするこ
とができる。
ｎｍ以上にしているので、選択的エッチングを十分行う
ことができる。エッチングストップ層が量子井戸の効果
が得られる程度に薄いので、エッチングストップ層内に
形成される最も高い量子化準位と第１のエミッタ層との
コンダクションバンドの差ΔＥｃが、量子効果が生じな
い場合に比較して小さくなるので、エミッタ−ベース間
のバリア効果を低減でき、エミッタ抵抗を小さくするこ
とができる。
【００１８】このように結晶歪みがない構造が得られ、
エミッタ抵抗を低くすることができるので、再結合の増
加による電流増幅率ＨFEの劣化が生じない。
エミッタ抵抗を低くすることができるので、再結合の増
加による電流増幅率ＨFEの劣化が生じない。
【００１９】第２のエミッタ層は、第１のエミッタ層よ
りも電子親和力が小さいかまたは同じであり、ホールの
注入を防ぐ利点がある。
りも電子親和力が小さいかまたは同じであり、ホールの
注入を防ぐ利点がある。
【００２０】第１のエミッタ層としてＩｎＧａＰを用い
ると、ＡｌＧａＡｓを用いた場合に比べて再結合電流を
さらに低減することができる。また、ベース層と第１の
エミッタ層とのコンダクションバンドの差ΔＥｃはＡｌ
ＧａＡｓを用いた場合に比べて小さくなる。さらに、エ
ッチングストップ層内に形成される最も高い量子化準位
と第１のエミッタ層とのコンダクションバンドの差ΔＥ
ｃもＡｌＧａＡｓを用いた場合に比べて小さくなる。
ると、ＡｌＧａＡｓを用いた場合に比べて再結合電流を
さらに低減することができる。また、ベース層と第１の
エミッタ層とのコンダクションバンドの差ΔＥｃはＡｌ
ＧａＡｓを用いた場合に比べて小さくなる。さらに、エ
ッチングストップ層内に形成される最も高い量子化準位
と第１のエミッタ層とのコンダクションバンドの差ΔＥ
ｃもＡｌＧａＡｓを用いた場合に比べて小さくなる。
【００２１】第１のエミッタ層としてＡｌＧａＡｓまた
はＩｎＧａＰを用いた場合、露出されたエッチングスト
ップ層上または第１のエミッタ層上にＰｔ層、Ｔｉ層、
Ｐｔ層およびＡｕ層からなるベース電極を形成し、拡散
させることによりベース層とのオーミック接触を形成す
る。ベース電極材料であるＰｔは、ＧａＡｓとの固相反
応で膜厚の２倍程度に拡散して熱的に安定となるので、
ＡｕＢｅに比べて拡散コントロールが容易である。ま
た、基板側のＰｔ層の厚みは、第１のエミッタ層の厚み
とベース層との厚みからマージンを考えて形成するが、
１２．５ｎｍ以上とされているのが望ましい。
はＩｎＧａＰを用いた場合、露出されたエッチングスト
ップ層上または第１のエミッタ層上にＰｔ層、Ｔｉ層、
Ｐｔ層およびＡｕ層からなるベース電極を形成し、拡散
させることによりベース層とのオーミック接触を形成す
る。ベース電極材料であるＰｔは、ＧａＡｓとの固相反
応で膜厚の２倍程度に拡散して熱的に安定となるので、
ＡｕＢｅに比べて拡散コントロールが容易である。ま
た、基板側のＰｔ層の厚みは、第１のエミッタ層の厚み
とベース層との厚みからマージンを考えて形成するが、
１２．５ｎｍ以上とされているのが望ましい。
【００２２】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００２３】（実施例１）図１は、本発明の一実施例で
あるＧａＡｓ／ＡｌＧａＡｓ系ＨＢＴを示す断面図であ
る。
あるＧａＡｓ／ＡｌＧａＡｓ系ＨＢＴを示す断面図であ
る。
【００２４】このＨＢＴは、半絶縁性ＧａＡｓ基板１上
にサブコレクタ層（ｎ+−ＧａＡｓ層、厚み５００ｎ
ｍ、不純物濃度５Ｅ１８ｃｍ-3）２が形成されている。
その上に、コレクタ層（ｎ−ＧａＡｓ層、厚み７００ｎ
ｍ、不純物濃度２Ｅ１６ｃｍ-3）３、ベース層（ｐ+−
ＧａＡｓ層、厚み８０ｎｍ、不純物濃度２Ｅ１９ｃ
ｍ-3）４、グレイディッド層（ｎ−ＡｌxＧａ1-xＡｓ
層、ｘ＝０→０．３、厚み２０ｎｍ、不純物濃度５Ｅ１
７ｃｍ-3）５、第１エミッタ層（ｎ−Ａｌ0.3Ｇａ0.7Ａ
ｓ層、厚み２０ｎｍ、不純物濃度５Ｅ１７ｃｍ-3）６お
よびエッチングストップ層（ｎ+−ＧａＡｓ層、厚み５
ｎｍ、不純物濃度５Ｅ１８ｃｍ-3）７が形成されてい
る。
にサブコレクタ層（ｎ+−ＧａＡｓ層、厚み５００ｎ
ｍ、不純物濃度５Ｅ１８ｃｍ-3）２が形成されている。
その上に、コレクタ層（ｎ−ＧａＡｓ層、厚み７００ｎ
ｍ、不純物濃度２Ｅ１６ｃｍ-3）３、ベース層（ｐ+−
ＧａＡｓ層、厚み８０ｎｍ、不純物濃度２Ｅ１９ｃ
ｍ-3）４、グレイディッド層（ｎ−ＡｌxＧａ1-xＡｓ
層、ｘ＝０→０．３、厚み２０ｎｍ、不純物濃度５Ｅ１
７ｃｍ-3）５、第１エミッタ層（ｎ−Ａｌ0.3Ｇａ0.7Ａ
ｓ層、厚み２０ｎｍ、不純物濃度５Ｅ１７ｃｍ-3）６お
よびエッチングストップ層（ｎ+−ＧａＡｓ層、厚み５
ｎｍ、不純物濃度５Ｅ１８ｃｍ-3）７が形成されてい
る。
【００２５】エッチングストップ層７上には、第２エミ
ッタ層（ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層、厚み１００ｎｍ、
不純物濃度５Ｅ１７ｃｍ-3）８、グレイディッド層（ｎ
−ＡｌxＧａ1-xＡｓ層、ｘ＝０．３→０、厚み２０ｎ
ｍ、不純物濃度５Ｅ１７ｃｍ-3）９、コンタクト層（ｎ
+−ＧａＡｓ層、厚み１００ｎｍ、不純物濃度５Ｅ１８
ｃｍ-3）１０、グレイディッド層（ｎ+−ＩｎyＧａ1-y
Ａｓ層、ｙ＝０→０．３、厚み５０ｎｍ、不純物濃度２
Ｅ１９ｃｍ-3）１１、およびキャップ層（ｎ+−Ｉｎ0.5
Ｇａ0.5Ａｓ層、厚み５０ｎｍ、不純物濃度２Ｅ１９ｃ
ｍ-3）１２が形成されている。
ッタ層（ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層、厚み１００ｎｍ、
不純物濃度５Ｅ１７ｃｍ-3）８、グレイディッド層（ｎ
−ＡｌxＧａ1-xＡｓ層、ｘ＝０．３→０、厚み２０ｎ
ｍ、不純物濃度５Ｅ１７ｃｍ-3）９、コンタクト層（ｎ
+−ＧａＡｓ層、厚み１００ｎｍ、不純物濃度５Ｅ１８
ｃｍ-3）１０、グレイディッド層（ｎ+−ＩｎyＧａ1-y
Ａｓ層、ｙ＝０→０．３、厚み５０ｎｍ、不純物濃度２
Ｅ１９ｃｍ-3）１１、およびキャップ層（ｎ+−Ｉｎ0.5
Ｇａ0.5Ａｓ層、厚み５０ｎｍ、不純物濃度２Ｅ１９ｃ
ｍ-3）１２が形成されている。
【００２６】コレクタ層３、ベース層４、グレイディッ
ド層５、第１エミッタ層６およびエッチングストップ層
７は、サブコレクタ層２が露出するようにメサエッチン
グされ、第２エミッタ層８から上の各層（第２エミッタ
層８、グレイディッド層９、コンタクト層１０、グレイ
ディッド層１１およびキャップ層１２）は、エッチング
ストップ層７が露出するようにメサエッチングされてい
る。露出されたサブコレクタ層２の上にはＡｕＧｅ層／
Ｎｉ層／Ａｕ層からなるコレクタ電極１５が形成され、
エッチングストップ層７の上には基板側よりＰｔ層／Ｔ
ｉ層／Ｐｔ層／Ａｕ層からなるベース電極１４が形成さ
れている。キャップ層１２の上にはＴｉ層／Ｐｔ層／Ａ
ｕ層（基板側がＴｉ層）からなるエミッタ電極１３が形
成されている。
ド層５、第１エミッタ層６およびエッチングストップ層
７は、サブコレクタ層２が露出するようにメサエッチン
グされ、第２エミッタ層８から上の各層（第２エミッタ
層８、グレイディッド層９、コンタクト層１０、グレイ
ディッド層１１およびキャップ層１２）は、エッチング
ストップ層７が露出するようにメサエッチングされてい
る。露出されたサブコレクタ層２の上にはＡｕＧｅ層／
Ｎｉ層／Ａｕ層からなるコレクタ電極１５が形成され、
エッチングストップ層７の上には基板側よりＰｔ層／Ｔ
ｉ層／Ｐｔ層／Ａｕ層からなるベース電極１４が形成さ
れている。キャップ層１２の上にはＴｉ層／Ｐｔ層／Ａ
ｕ層（基板側がＴｉ層）からなるエミッタ電極１３が形
成されている。
【００２７】このＨＢＴは以下のようにして作製するこ
とができる。まず、半絶縁性ＧａＡｓ基板１上に、ＭＢ
Ｅ（分子線成長）法等によりサブコレクタ層２、コレク
タ層３、ベース層４、グレイディッド層５、第１エミッ
タ層６、エッチングストップ層７、第２エミッタ層８、
グレイディッド層９、コンタクト層１０、グレイディッ
ド層１１およびキャップ層１２を順次形成する。
とができる。まず、半絶縁性ＧａＡｓ基板１上に、ＭＢ
Ｅ（分子線成長）法等によりサブコレクタ層２、コレク
タ層３、ベース層４、グレイディッド層５、第１エミッ
タ層６、エッチングストップ層７、第２エミッタ層８、
グレイディッド層９、コンタクト層１０、グレイディッ
ド層１１およびキャップ層１２を順次形成する。
【００２８】次に、この状態の基板上にレジストを用い
てエミッタメサエッチング用のマスクをフォトリソグラ
フィー法により形成し、その後、エミッタ層のメサエッ
チングを以下のようにして行う。まず、リン酸系のエッ
チャント（Ｈ2ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏの混合液）を用い
てキャップ層１２、グレイディッド層１１、コンタクト
層１０、グレイディッド層９および第２エミッタ層８の
一部（途中まで）をエッチングする。次に、フッ酸（４
９％）を用いて第２エミッタ層８を選択エッチングす
る。この選択エッチングにおいて、フッ酸のＡｌ0.3Ｇ
ａ0.7ＡｓとＧａＡｓとの選択比は約１００なので、エ
ッチングストップ層７ではエッチングが停止してエッチ
ングされない。このようにして外因性ベース領域上に保
護膜となるグレイディッド層５、第１エミッタ層６およ
びエッチングストップ層７を残した状態でエミッタメサ
が形成される。
てエミッタメサエッチング用のマスクをフォトリソグラ
フィー法により形成し、その後、エミッタ層のメサエッ
チングを以下のようにして行う。まず、リン酸系のエッ
チャント（Ｈ2ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏの混合液）を用い
てキャップ層１２、グレイディッド層１１、コンタクト
層１０、グレイディッド層９および第２エミッタ層８の
一部（途中まで）をエッチングする。次に、フッ酸（４
９％）を用いて第２エミッタ層８を選択エッチングす
る。この選択エッチングにおいて、フッ酸のＡｌ0.3Ｇ
ａ0.7ＡｓとＧａＡｓとの選択比は約１００なので、エ
ッチングストップ層７ではエッチングが停止してエッチ
ングされない。このようにして外因性ベース領域上に保
護膜となるグレイディッド層５、第１エミッタ層６およ
びエッチングストップ層７を残した状態でエミッタメサ
が形成される。
【００２９】次に、この状態の基板上にレジストを用い
てベースメサエッチング用のマスクを形成し、ベース層
３周辺をサブコレクタ層２が露出するまでメサエッチン
グを行った後、レジストマスクを除去する。
てベースメサエッチング用のマスクを形成し、ベース層
３周辺をサブコレクタ層２が露出するまでメサエッチン
グを行った後、レジストマスクを除去する。
【００３０】次に、レジストを塗布してエミッタ電極１
３形成部分をフォトリソグラフィー法により開口する。
このレジストパターンをマスクとしてＴｉ層／Ｐｔ層／
Ａｕ層を蒸着した後、レジストマスクを溶解除去（リフ
トオフ）することによりキャップ層１２の上にエミッタ
電極１３を形成する。続いて、同様のリフトオフによ
り、露出されたサブコレクタ層２の上にはＡｕＧｅ層／
Ｎｉ層／Ａｕ層からなるコレクタ電極１５を蒸着し、エ
ッチングストップ層７の上にはＰｔ層／Ｔｉ層／Ｐｔ層
／Ａｕ層からなるベース電極１４を蒸着する。ベース電
極１４およびコレクタ電極１５のオーミック接触は３９
０℃、１ｍｉｎの熱処理を行うことにより同時に形成さ
れる。この時、ベース電極１４においては、Ｐｔがエッ
チングストップ層７、エミッタ層６およびグレイディッ
ド層５を拡散して低抵抗なオーミック接触が形成され
る。
３形成部分をフォトリソグラフィー法により開口する。
このレジストパターンをマスクとしてＴｉ層／Ｐｔ層／
Ａｕ層を蒸着した後、レジストマスクを溶解除去（リフ
トオフ）することによりキャップ層１２の上にエミッタ
電極１３を形成する。続いて、同様のリフトオフによ
り、露出されたサブコレクタ層２の上にはＡｕＧｅ層／
Ｎｉ層／Ａｕ層からなるコレクタ電極１５を蒸着し、エ
ッチングストップ層７の上にはＰｔ層／Ｔｉ層／Ｐｔ層
／Ａｕ層からなるベース電極１４を蒸着する。ベース電
極１４およびコレクタ電極１５のオーミック接触は３９
０℃、１ｍｉｎの熱処理を行うことにより同時に形成さ
れる。この時、ベース電極１４においては、Ｐｔがエッ
チングストップ層７、エミッタ層６およびグレイディッ
ド層５を拡散して低抵抗なオーミック接触が形成され
る。
【００３１】次に、レジストを用いてコレクタメサエッ
チング用マスクを形成し、エッチングによりコレクタメ
サを形成して素子間分離を行う。最後にレジストマスク
を除去することにより図１に示したようなＨＢＴが完成
する。
チング用マスクを形成し、エッチングによりコレクタメ
サを形成して素子間分離を行う。最後にレジストマスク
を除去することにより図１に示したようなＨＢＴが完成
する。
【００３２】このようにして得られるＨＢＴは、ＧａＡ
ｓからなるエッチングストップ層７が形成されているの
で、格子定数の違いによる結晶歪みがなく、エッチング
ストップ層７の厚みが３ｎｍ以上であるので選択的エッ
チングを十分行うことができ、ＧａＡｓ外因性ベース上
に良質な保護膜を再現性良く形成することができる。ま
た、エッチングストップ層７の厚みは５ｎｍと十分薄い
ので量子井戸の効果が得られる。上記エッチングストッ
プ層７内に形成される最も高い量子化準位と第１のエミ
ッタ層６とのコンダクションバンドの差ΔＥｃは１５８
ｍｅＶとなって、量子効果が生じない場合（ΔＥｃ ２
３９．４ｍｅＶ）に比較して小さくでき、エミッタ抵抗
を小さくすることができる。
ｓからなるエッチングストップ層７が形成されているの
で、格子定数の違いによる結晶歪みがなく、エッチング
ストップ層７の厚みが３ｎｍ以上であるので選択的エッ
チングを十分行うことができ、ＧａＡｓ外因性ベース上
に良質な保護膜を再現性良く形成することができる。ま
た、エッチングストップ層７の厚みは５ｎｍと十分薄い
ので量子井戸の効果が得られる。上記エッチングストッ
プ層７内に形成される最も高い量子化準位と第１のエミ
ッタ層６とのコンダクションバンドの差ΔＥｃは１５８
ｍｅＶとなって、量子効果が生じない場合（ΔＥｃ ２
３９．４ｍｅＶ）に比較して小さくでき、エミッタ抵抗
を小さくすることができる。
【００３３】このように結晶歪みがない構造が得られ、
エミッタ抵抗を低くすることができるので、再結合の増
加による電流増幅率ＨFEの劣化が生じず、電流増幅率Ｈ
FEを１００以上と従来のＨＢＴに比べて遜色のないもの
にすることができた。
エミッタ抵抗を低くすることができるので、再結合の増
加による電流増幅率ＨFEの劣化が生じず、電流増幅率Ｈ
FEを１００以上と従来のＨＢＴに比べて遜色のないもの
にすることができた。
【００３４】上記実施例に示したようなＧａＡｓ／Ａｌ
ＧａＡｓ系ＨＢＴにおいて、第１のエミッタ層を外因性
ベース上に保護膜として残して表面再結合電流を小さく
抑える効果（エッジニング効果）を得るためには、厚み
を空乏層の厚さ以下に設計する必要がある。通常用いら
れる５Ｅ１７ｃｍ-3程度にドーピングされたＡｌ0.3Ｇ
ａ0.7Ａｓを第１のエミッタ層として用いる場合には、
２０ｎｍ〜６０ｎｍであるのが好ましい。
ＧａＡｓ系ＨＢＴにおいて、第１のエミッタ層を外因性
ベース上に保護膜として残して表面再結合電流を小さく
抑える効果（エッジニング効果）を得るためには、厚み
を空乏層の厚さ以下に設計する必要がある。通常用いら
れる５Ｅ１７ｃｍ-3程度にドーピングされたＡｌ0.3Ｇ
ａ0.7Ａｓを第１のエミッタ層として用いる場合には、
２０ｎｍ〜６０ｎｍであるのが好ましい。
【００３５】第２のエミッタ層の厚みは、ベースからエ
ミッタに流入するホールを阻止するために空乏層の厚さ
以上に設計する必要がある。また、量子効果を維持する
上でも厚い方が望ましく、４０ｎｍ以上であるのが好ま
しい。
ミッタに流入するホールを阻止するために空乏層の厚さ
以上に設計する必要がある。また、量子効果を維持する
上でも厚い方が望ましく、４０ｎｍ以上であるのが好ま
しい。
【００３６】（実施例２）この実施例では、エミッタ層
としてＩｎＧａＰ層を用い、下記表１に示すようなエピ
タキシャル構造のＨＢＴを作製した。尚、表１におい
て、図１と同一の番号で示した部分は同一の機能を有す
るものとする。
としてＩｎＧａＰ層を用い、下記表１に示すようなエピ
タキシャル構造のＨＢＴを作製した。尚、表１におい
て、図１と同一の番号で示した部分は同一の機能を有す
るものとする。
【００３７】
【表１】
【００３８】このＨＢＴの作製プロセスはエミッタメサ
エッチング工程以外は実施例１と同様に行うことができ
る。以下、この実施例におけるエミッタメサエッチング
工程について説明する。
エッチング工程以外は実施例１と同様に行うことができ
る。以下、この実施例におけるエミッタメサエッチング
工程について説明する。
【００３９】まず、リン酸系のエッチャント（Ｈ3Ｐ
Ｏ4：Ｈ2Ｏ2：Ｈ2Ｏの混合液）を用いてキャップ層１
２、グレイディッド層１１、コンタクト層１０、グレイ
ディッド層９および第２エミッタ層８の一部（途中ま
で）をエッチングする。次に、ＨＣｌ：Ｈ3ＰＯ4系エッ
チャントを用いて第２エミッタ層８を選択エッチングす
る。この選択エッチングにおいて、ＨＣｌ：Ｈ3ＰＯ4系
エッチャントのＩｎ0.49Ｇａ0. 51ＰとＧａＡｓとの選択
比は１０００以上なので、エッチングストップ層７では
エッチングが停止してエッチングされない。このように
して外因性ベース領域上に保護膜となるグレイディッド
層５、第１エミッタ層６およびエッチングストップ層７
を残した状態でエミッタメサが形成される。
Ｏ4：Ｈ2Ｏ2：Ｈ2Ｏの混合液）を用いてキャップ層１
２、グレイディッド層１１、コンタクト層１０、グレイ
ディッド層９および第２エミッタ層８の一部（途中ま
で）をエッチングする。次に、ＨＣｌ：Ｈ3ＰＯ4系エッ
チャントを用いて第２エミッタ層８を選択エッチングす
る。この選択エッチングにおいて、ＨＣｌ：Ｈ3ＰＯ4系
エッチャントのＩｎ0.49Ｇａ0. 51ＰとＧａＡｓとの選択
比は１０００以上なので、エッチングストップ層７では
エッチングが停止してエッチングされない。このように
して外因性ベース領域上に保護膜となるグレイディッド
層５、第１エミッタ層６およびエッチングストップ層７
を残した状態でエミッタメサが形成される。
【００４０】この実施例のＨＢＴは、第１のエミッタ層
６としてＩｎＧａＰを用いているので、ＡｌＧａＡｓを
用いた場合に比べて再結合電流をさらに低減することが
できる。また、ベース層３と第１のエミッタ層６とのコ
ンダクションバンドの差ΔＥｃはＡｌＧａＡｓを用いた
場合に比べて小さくなる。さらに、エッチングストップ
層内に形成される最も高い量子化準位と第１のエミッタ
層とのコンダクションバンドの差ΔＥｃもＡｌＧａＡｓ
を用いた場合に比べて小さくなる。この実施例では、電
流増幅率ＨFEを１１０とすることができた。
６としてＩｎＧａＰを用いているので、ＡｌＧａＡｓを
用いた場合に比べて再結合電流をさらに低減することが
できる。また、ベース層３と第１のエミッタ層６とのコ
ンダクションバンドの差ΔＥｃはＡｌＧａＡｓを用いた
場合に比べて小さくなる。さらに、エッチングストップ
層内に形成される最も高い量子化準位と第１のエミッタ
層とのコンダクションバンドの差ΔＥｃもＡｌＧａＡｓ
を用いた場合に比べて小さくなる。この実施例では、電
流増幅率ＨFEを１１０とすることができた。
【００４１】（実施例３）図２は、実施例３のＧａＡｓ
／ＡｌＧａＡｓ系ＨＢＴを示す断面図である。このＨＢ
Ｔは、エッチングストップ層７から上の各層、つまりエ
ッチングストップ層７、第２エミッタ層８、グレイディ
ッド層９、コンタクト層１０、グレイディッド層１１お
よびキャップ層１２は、第１のエミッタ層６が露出する
ようにメサエッチングされている。露出された第１のエ
ミッタ層６の上にはＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層か
らなるベース電極１４が形成されている。それ以外は実
施例１と同様の構造となっている。
／ＡｌＧａＡｓ系ＨＢＴを示す断面図である。このＨＢ
Ｔは、エッチングストップ層７から上の各層、つまりエ
ッチングストップ層７、第２エミッタ層８、グレイディ
ッド層９、コンタクト層１０、グレイディッド層１１お
よびキャップ層１２は、第１のエミッタ層６が露出する
ようにメサエッチングされている。露出された第１のエ
ミッタ層６の上にはＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層か
らなるベース電極１４が形成されている。それ以外は実
施例１と同様の構造となっている。
【００４２】このＨＢＴは、以下のようにして作製する
ことができる。まず、実施例１と同様に、半絶縁性Ｇａ
Ａｓ基板１上に、ＭＢＥ（分子線成長）法等によりサブ
コレクタ層２、コレクタ層３、ベース層４、グレイディ
ッド層５、第１エミッタ層６、エッチングストップ層
７、第２エミッタ層８、グレイディッド層９、コンタク
ト層１０、グレイディッド層１１およびキャップ層１２
を順次形成する。
ことができる。まず、実施例１と同様に、半絶縁性Ｇａ
Ａｓ基板１上に、ＭＢＥ（分子線成長）法等によりサブ
コレクタ層２、コレクタ層３、ベース層４、グレイディ
ッド層５、第１エミッタ層６、エッチングストップ層
７、第２エミッタ層８、グレイディッド層９、コンタク
ト層１０、グレイディッド層１１およびキャップ層１２
を順次形成する。
【００４３】次に、この状態の基板上にレジストを用い
てエミッタメサエッチング用のマスクをフォトリソグラ
フィー法により形成し、その後、エミッタ層のメサエッ
チングを以下のようにして行う。まず、リン酸系のエッ
チャント（Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏの混合液）を用い
てキャップ層１２、グレイディッド層１１、コンタクト
層１０、グレイディッド層９および第２エミッタ層８の
一部（途中まで）をエッチングする。次に、フッ酸（４
９％）を用いて第２エミッタ層８を選択エッチングす
る。この選択エッチングにおいて、フッ酸のＡｌ0.3Ｇ
ａ0.7ＡｓとＧａＡｓとの選択比は約１００なので、エ
ッチングストップ層７ではエッチングが停止してエッチ
ングされない。続いて、リン酸系のエッチャント（Ｈ3
ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏの混合液）を用いてエッチングス
トップ層７を除去する。このエッチングにおいて、エッ
チングストップ層７は薄いのでエッチングの制御を容易
に行うことができる。このようにして外因性ベース領域
上に保護膜となるグレイディッド層５および第１エミッ
タ層６を残した状態でエミッタメサが形成される。
てエミッタメサエッチング用のマスクをフォトリソグラ
フィー法により形成し、その後、エミッタ層のメサエッ
チングを以下のようにして行う。まず、リン酸系のエッ
チャント（Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏの混合液）を用い
てキャップ層１２、グレイディッド層１１、コンタクト
層１０、グレイディッド層９および第２エミッタ層８の
一部（途中まで）をエッチングする。次に、フッ酸（４
９％）を用いて第２エミッタ層８を選択エッチングす
る。この選択エッチングにおいて、フッ酸のＡｌ0.3Ｇ
ａ0.7ＡｓとＧａＡｓとの選択比は約１００なので、エ
ッチングストップ層７ではエッチングが停止してエッチ
ングされない。続いて、リン酸系のエッチャント（Ｈ3
ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏの混合液）を用いてエッチングス
トップ層７を除去する。このエッチングにおいて、エッ
チングストップ層７は薄いのでエッチングの制御を容易
に行うことができる。このようにして外因性ベース領域
上に保護膜となるグレイディッド層５および第１エミッ
タ層６を残した状態でエミッタメサが形成される。
【００４４】次に、実施例１と同様にベースメサエッチ
ングを行う。
ングを行う。
【００４５】その後、実施例１と同様にキャップ層１２
の上にエミッタ電極１３を形成する。また、露出された
サブコレクタ層２の上にはＡｕＧｅ層／Ｎｉ層／Ａｕ層
からなるコレクタ電極１５を蒸着し、第１エミッタ層６
の上にはＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層からなるベー
ス電極１４を蒸着する。ベース電極１４およびコレクタ
電極１５のオーミック接触は３９０℃、１ｍｉｎの熱処
理を行うことにより同時に形成される。この時、ベース
電極１４においては、Ｐｔがエミッタ層６およびグレイ
ディッド層５を拡散して低抵抗なオーミック接触が形成
される。
の上にエミッタ電極１３を形成する。また、露出された
サブコレクタ層２の上にはＡｕＧｅ層／Ｎｉ層／Ａｕ層
からなるコレクタ電極１５を蒸着し、第１エミッタ層６
の上にはＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層からなるベー
ス電極１４を蒸着する。ベース電極１４およびコレクタ
電極１５のオーミック接触は３９０℃、１ｍｉｎの熱処
理を行うことにより同時に形成される。この時、ベース
電極１４においては、Ｐｔがエミッタ層６およびグレイ
ディッド層５を拡散して低抵抗なオーミック接触が形成
される。
【００４６】次に、実施例１と同様に、コレクタメサエ
ッチングにより素子間を分離してレジストマスクを除去
することにより図２に示したようなＨＢＴが完成する。
ッチングにより素子間を分離してレジストマスクを除去
することにより図２に示したようなＨＢＴが完成する。
【００４７】この実施例のＨＢＴも、電流増幅率ＨFEを
１００以上と従来のＨＢＴに比べて遜色のないものにす
ることができた。
１００以上と従来のＨＢＴに比べて遜色のないものにす
ることができた。
【００４８】（実施例４）この実施例では、エッチング
ストップ層の厚みを決定するための実験を行った。
ストップ層の厚みを決定するための実験を行った。
【００４９】まず、図３に示すように、半絶縁性ＧａＡ
ｓ基板３１上に、ＭＢＥ成長法などによりｎ−Ａｌ0.3
Ｇａ0.7Ａｓからなる第１エミッタ層（厚み２００ｎ
ｍ、不純物濃度５Ｅ１７ｃｍ-3）３２、ｎ+−ＧａＡｓ
からなるエッチングストップ層（厚み０ｎｍ、１ｎｍ、
２ｎｍ、３ｎｍ、４ｎｍ、５ｎｍ、不純物濃度５Ｅ１８
ｃｍ-3）３３およびｎ−Ａｌ0.3Ｇａ0.7Ａｓからなる第
２エミッタ層（厚み１００ｎｍ、不純物濃度５Ｅ１７ｃ
ｍ-3）３４を順次積層した。
ｓ基板３１上に、ＭＢＥ成長法などによりｎ−Ａｌ0.3
Ｇａ0.7Ａｓからなる第１エミッタ層（厚み２００ｎ
ｍ、不純物濃度５Ｅ１７ｃｍ-3）３２、ｎ+−ＧａＡｓ
からなるエッチングストップ層（厚み０ｎｍ、１ｎｍ、
２ｎｍ、３ｎｍ、４ｎｍ、５ｎｍ、不純物濃度５Ｅ１８
ｃｍ-3）３３およびｎ−Ａｌ0.3Ｇａ0.7Ａｓからなる第
２エミッタ層（厚み１００ｎｍ、不純物濃度５Ｅ１７ｃ
ｍ-3）３４を順次積層した。
【００５０】次に、フッ酸（４９％）を用いてｎ−Ａｌ
0.3Ｇａ0.7Ａｓ層３４を４ｍｉｎエッチングし、エッチ
ング段差を測定した。
0.3Ｇａ0.7Ａｓ層３４を４ｍｉｎエッチングし、エッチ
ング段差を測定した。
【００５１】図４に、エッチングストップ層３３の厚み
とエッチング段差との関係を示す。この図から、エッチ
ングストップ層（ｎ+−ＧａＡｓ層）３３の厚みが０ｎ
ｍ、１ｎｍ、２ｎｍの時にはエッチングストップ層とし
て働いていないことがわかる。この実験結果から、本発
明ではエッチングストップ層３３の厚みを３ｎｍ以上と
した。
とエッチング段差との関係を示す。この図から、エッチ
ングストップ層（ｎ+−ＧａＡｓ層）３３の厚みが０ｎ
ｍ、１ｎｍ、２ｎｍの時にはエッチングストップ層とし
て働いていないことがわかる。この実験結果から、本発
明ではエッチングストップ層３３の厚みを３ｎｍ以上と
した。
【００５２】上記実施例において、第２のエミッタ層と
して第１のエミッタ層よりも電子親和力が小さいものを
用いると、量子効果が大きくなり、エミッタ抵抗が小さ
くなる。
して第１のエミッタ層よりも電子親和力が小さいものを
用いると、量子効果が大きくなり、エミッタ抵抗が小さ
くなる。
【００５３】上記実施例においては、エッチングストッ
プ層としてＧａＡｓを用いたが、ベース層、エミッタ層
と格子整合するものであればＡｌｘＧａ1-ｘＡｓ等を用
いてもよい。また、ベース層としてはドーピングされた
ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＧａＳｂ、Ｓ
ｉＧｅ、Ｓｉ、Ｇｅ等を用いることができ、第１のエミ
ッタ層としてはドーピングされたＡｌＧａＡｓ、ＡｌＧ
ａＳｂ、ＩｎＡｌＡｓ、ＧａＡｓＰ、Ｓｉ、ＧａＰ、Ｇ
ａＡｓ等を用いることができる。材料系の混晶比も上記
以外のものにしてもよい。選択エッチングのエッチャン
トは、エッチングストップ層とエミッタ層とにより適宜
選択することができる。
プ層としてＧａＡｓを用いたが、ベース層、エミッタ層
と格子整合するものであればＡｌｘＧａ1-ｘＡｓ等を用
いてもよい。また、ベース層としてはドーピングされた
ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＧａＳｂ、Ｓ
ｉＧｅ、Ｓｉ、Ｇｅ等を用いることができ、第１のエミ
ッタ層としてはドーピングされたＡｌＧａＡｓ、ＡｌＧ
ａＳｂ、ＩｎＡｌＡｓ、ＧａＡｓＰ、Ｓｉ、ＧａＰ、Ｇ
ａＡｓ等を用いることができる。材料系の混晶比も上記
以外のものにしてもよい。選択エッチングのエッチャン
トは、エッチングストップ層とエミッタ層とにより適宜
選択することができる。
【００５４】ベース電極材料、コレクタ電極材料および
エミッタ電極材料も上述の材料以外のものを用いてもよ
い。但し、ベース電極材料としてＰｔを用いると、Ｇａ
Ａｓとの固相反応で膜厚の２倍程度に拡散して熱的に安
定となるので、ＡｕＢｅに比べて拡散コントロールが容
易である。この場合、Ｐｔ層（上述のようにＰｔ層／Ｔ
ｉ層／Ｐｔ層／Ａｕ層の場合には基板側のＰｔ層）の厚
みは、第１のエミッタ層の厚みとベース層との厚みから
マージンを考えて形成する。例えば、第１のエミッタ層
が２０ｎｍ、ベース層の厚みが８０ｎｍの場合には１
２．５ｎｍ〜４０ｎｍであるのが好ましい。
エミッタ電極材料も上述の材料以外のものを用いてもよ
い。但し、ベース電極材料としてＰｔを用いると、Ｇａ
Ａｓとの固相反応で膜厚の２倍程度に拡散して熱的に安
定となるので、ＡｕＢｅに比べて拡散コントロールが容
易である。この場合、Ｐｔ層（上述のようにＰｔ層／Ｔ
ｉ層／Ｐｔ層／Ａｕ層の場合には基板側のＰｔ層）の厚
みは、第１のエミッタ層の厚みとベース層との厚みから
マージンを考えて形成する。例えば、第１のエミッタ層
が２０ｎｍ、ベース層の厚みが８０ｎｍの場合には１
２．５ｎｍ〜４０ｎｍであるのが好ましい。
【００５５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、第１のエミッタ層と第２のエミッタ層との間
にエッチングストップ層が形成されているので、第２の
エミッタ層から上の各層またはエッチングストップ層か
ら上の各層の外因性ベース領域上をエッチング除去し
て、外因性ベース上に保護膜となる薄膜のエミッタ層
（第１のエミッタ層）を容易に残すことができる。
によれば、第１のエミッタ層と第２のエミッタ層との間
にエッチングストップ層が形成されているので、第２の
エミッタ層から上の各層またはエッチングストップ層か
ら上の各層の外因性ベース領域上をエッチング除去し
て、外因性ベース上に保護膜となる薄膜のエミッタ層
（第１のエミッタ層）を容易に残すことができる。
【００５６】また、ラティスミスマッチによる結晶の歪
みが生じず、エミッタの抵抗を低くして再結合を低減で
きるので、再結合の増加によるＨFEの劣化が生じない。
みが生じず、エミッタの抵抗を低くして再結合を低減で
きるので、再結合の増加によるＨFEの劣化が生じない。
【００５７】さらに、エッチングストップ層の厚みを３
ｎｍ以上にしているので、選択的エッチングを十分行う
ことができ、エッチングストップ層を量子井戸の効果が
得られる程度に薄くすることができるので、エミッタの
バリア効果を低減することができる。
ｎｍ以上にしているので、選択的エッチングを十分行う
ことができ、エッチングストップ層を量子井戸の効果が
得られる程度に薄くすることができるので、エミッタの
バリア効果を低減することができる。
【００５８】第１のエミッタ層としてＩｎＧａＰを用い
た場合には、ＡｌＧａＡｓを用いた場合に比べて再結合
電流をさらに低減することができる。また、ベース層と
第１のエミッタ層とのコンダクションバンドの差ΔＥｃ
はＡｌＧａＡｓを用いた場合に比べて小さくなる。さら
に、エッチングストップ層内に形成される最も高い量子
化準位と第１のエミッタ層とのコンダクションバンドの
差ΔＥｃもＡｌＧａＡｓを用いた場合に比べて小さくな
る。
た場合には、ＡｌＧａＡｓを用いた場合に比べて再結合
電流をさらに低減することができる。また、ベース層と
第１のエミッタ層とのコンダクションバンドの差ΔＥｃ
はＡｌＧａＡｓを用いた場合に比べて小さくなる。さら
に、エッチングストップ層内に形成される最も高い量子
化準位と第１のエミッタ層とのコンダクションバンドの
差ΔＥｃもＡｌＧａＡｓを用いた場合に比べて小さくな
る。
【００５９】ベース電極材料としてＰｔを用いた場合に
は、ＧａＡｓとの固相反応で膜厚の２倍程度に拡散して
熱的に安定となるので、ＡｕＢｅに比べて拡散コントロ
ールを容易にすることができる。
は、ＧａＡｓとの固相反応で膜厚の２倍程度に拡散して
熱的に安定となるので、ＡｕＢｅに比べて拡散コントロ
ールを容易にすることができる。
【図１】本発明の一実施例であるＨＢＴを示す断面図で
ある。
ある。
【図２】実施例３のＨＢＴを示す断面図である。
【図３】実施例４を説明するための断面図である。
【図４】エッチングストップ層の厚さとエッチング段差
との関係を示すグラフである。
との関係を示すグラフである。
１ 半絶縁性ＧａＡｓ基板 ２ サブコレクタ層 ３ コレクタ層 ４ ベース層 ５ グレイディッド層 ６ 第１エミッタ層 ７ エッチングストップ層 ８ 第２エミッタ層 ９、１１ グレイディッド層 １０ コンタクト層 １２ キャップ層 １３ エミッタ電極 １４ ベース電極 １５ コレクタ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲吉▼川 光憲 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 紀之定 俊明 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (4)
- 【請求項１】 基板上に、第１導電型のコレクタ層、第
２導電型のベース層、第１導電型で該ベース層よりも大
きいバンドギャップを有するエミッタ層がこの順に形成
され、該ベース層は外因性ベース領域を有するヘテロ接
合バイポーラトランジスタにおいて、 該エミッタ層は、該ベース層上に形成され、かつ、外因
性ベース領域上の部分がトランジスタの正常動作範囲内
の全ての電圧おいて完全に空乏化するように厚みが設定
された第１のエミッタ層と、該第１のエミッタ層の上に
該第１のエミッタ層よりも電子親和力の大きいエッチン
グストップ層を介して形成され、かつ、該第１のエミッ
タ層よりも電子親和力が小さいかまたは同じである第２
のエミッタ層とからなり、第２のエミッタ層から上の各
層またはエッチングストップ層から上の各層は外因性ベ
ース領域上がエッチング除去されており、該エッチング
ストップ層は第１導電型で厚みが３ｎｍ以上であるヘテ
ロ接合バイポーラトランジスタ。 - 【請求項２】 前記第１のエミッタ層がＩｎＧａＰであ
る請求項１に記載のヘテロ接合バイポーラトランジス
タ。 - 【請求項３】 前記第１のエミッタ層としてＡｌＧａＡ
ｓまたはＩｎＧａＰを用い、露出したエッチングストッ
プ層または第１のエミッタ層の上に形成されたＰｔ層、
Ｔｉ層、Ｐｔ層およびＡｕ層からなるベース電極の基板
側のＰｔ層の厚みが１２．５ｎｍ以上である請求項１に
記載のヘテロ接合バイポーラトランジスタ。 - 【請求項４】 基板上に、第１導電型のコレクタ層、第
２導電型のベース層、第１導電型で該ベース層よりも大
きいバンドギャップを有するエミッタ層がこの順に形成
され、該ベース層は外因性ベース領域を有するヘテロ接
合バイポーラトランジスタにおいて、 該ベース層上に、外因性ベース領域上の部分がトランジ
スタの正常動作範囲内の全ての電圧おいて完全に空乏化
するような厚みに第１のエミッタ層を形成し、該第１の
エミッタ層上に、第１導電型で厚みが３ｎｍ以上であ
り、かつ、該第１のエミッタ層よりも電子親和力の大き
いエッチングストップ層を形成し、該エッチングストッ
プ層上に第１のエミッタ層よりも電子親和力が小さいか
または同じである第２のエミッタ層を形成する工程と、 第２のエミッタ層とエッチングストップ層とを選択エッ
チングして、第２のエミッタ層から上の各層またはエッ
チングストップ層から上の各層の外因性ベース領域上を
除去する工程と、 露出されたエッチングストップ層上または第１のエミッ
タ層上にＰｔ層、Ｔｉ層、Ｐｔ層およびＡｕ層からなる
ベース電極を形成して拡散させることにより該ベース層
とのオーミック接触を形成する工程とを含むヘテロ接合
バイポーラトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05473395A JP3294461B2 (ja) | 1995-03-14 | 1995-03-14 | ヘテロ接合バイポーラトランジスタとその製造方法 |
| US08/615,430 US5719415A (en) | 1995-03-14 | 1996-03-14 | Hetero-junction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05473395A JP3294461B2 (ja) | 1995-03-14 | 1995-03-14 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250509A true JPH08250509A (ja) | 1996-09-27 |
| JP3294461B2 JP3294461B2 (ja) | 2002-06-24 |
Family
ID=12979005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05473395A Expired - Fee Related JP3294461B2 (ja) | 1995-03-14 | 1995-03-14 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5719415A (ja) |
| JP (1) | JP3294461B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462362B1 (en) | 1999-11-15 | 2002-10-08 | Nec Corporation | Heterojunction bipolar transistor having prevention layer between base and emitter |
| US6903387B2 (en) | 2002-12-26 | 2005-06-07 | Sony Corporation | Semiconductor device |
| JP2005236259A (ja) * | 2004-01-19 | 2005-09-02 | Renesas Technology Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法、及びそれを用いた電力増幅器 |
| JP2011003840A (ja) * | 2009-06-22 | 2011-01-06 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737684B1 (en) * | 1998-02-20 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and semiconductor device |
| US5907165A (en) * | 1998-05-01 | 1999-05-25 | Lucent Technologies Inc. | INP heterostructure devices |
| JP3634976B2 (ja) | 1999-03-11 | 2005-03-30 | 株式会社日立製作所 | 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置 |
| US6436206B1 (en) | 1999-04-01 | 2002-08-20 | Waterbury Rolling Mills, Inc. | Copper alloy and process for obtaining same |
| JP3429706B2 (ja) * | 1999-06-25 | 2003-07-22 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP3509682B2 (ja) * | 2000-01-31 | 2004-03-22 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 |
| JP2001308103A (ja) | 2000-04-19 | 2001-11-02 | Sharp Corp | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JP3421306B2 (ja) * | 2000-07-19 | 2003-06-30 | 富士通カンタムデバイス株式会社 | 化合物半導体装置 |
| US11133405B2 (en) * | 2018-11-20 | 2021-09-28 | Visual Photonics Epitaxy Co., Ltd. | High ruggedness heterojunction bipolar transistor |
| CN111341842B (zh) * | 2018-12-18 | 2023-06-13 | 全新光电科技股份有限公司 | 具坚固性的异质结双极性晶体管结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2770587B2 (ja) * | 1991-03-14 | 1998-07-02 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP3117831B2 (ja) * | 1993-02-17 | 2000-12-18 | シャープ株式会社 | 半導体装置 |
-
1995
- 1995-03-14 JP JP05473395A patent/JP3294461B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-14 US US08/615,430 patent/US5719415A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462362B1 (en) | 1999-11-15 | 2002-10-08 | Nec Corporation | Heterojunction bipolar transistor having prevention layer between base and emitter |
| US6903387B2 (en) | 2002-12-26 | 2005-06-07 | Sony Corporation | Semiconductor device |
| JP2005236259A (ja) * | 2004-01-19 | 2005-09-02 | Renesas Technology Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法、及びそれを用いた電力増幅器 |
| JP2011003840A (ja) * | 2009-06-22 | 2011-01-06 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5719415A (en) | 1998-02-17 |
| JP3294461B2 (ja) | 2002-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594482B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5903018A (en) | Bipolar transistor including a compound semiconductor | |
| EP0408252A2 (en) | Heterojunction bipolar transistor | |
| EP0619613A2 (en) | A heterojunction bipolar transistor | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US5412233A (en) | Heterojunction bipolar transistor | |
| JP2002299603A (ja) | 半導体装置 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07106343A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JPH04275433A (ja) | 半導体装置の製造方法 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3624357B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2000133654A (ja) | バイポーラトランジスタの製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH08191055A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH0685239A (ja) | 半導体装置の製造方法 | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JP3876397B2 (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JP2000138228A (ja) | ヘテロ接合型バイポーラトランジスタとその製造方法 | |
| JP2539933B2 (ja) | 半導体装置とその製造方法 | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |