JPH08250698A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH08250698A JPH08250698A JP7054344A JP5434495A JPH08250698A JP H08250698 A JPH08250698 A JP H08250698A JP 7054344 A JP7054344 A JP 7054344A JP 5434495 A JP5434495 A JP 5434495A JP H08250698 A JPH08250698 A JP H08250698A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- photoelectric conversion
- film
- electrode
- conversion film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】画素電極を微細化しても良好な残像特性を維持
することが可能な固体撮像装置を提供する。 【構成】信号電荷蓄積領域ＳＤ等を覆う第２絶縁層１９
の上に複数のチタン製の画素電極２０が配設される。画
素電極２０を覆うように光電変換膜２２が配設され、更
にその上に透明な対向電極２３が配設される。画素電極
２０の周辺長ＷＬと平面積ＳＡとの比ＷＬ／ＳＡが０．
６μｍ-1以上に設定される。光電変換膜２２に面する画
素電極２０の端部の上側エッジが曲率半径を有するよう
に形成される。その曲率半径Ｒｓと画素電極２０の膜厚
Ｔｓとの比Ｒｓ／Ｔｓが０．２５以上に設定される。こ
れにより上側エッジにおける電界集中が解消され、残像
特性が向上する。
することが可能な固体撮像装置を提供する。 【構成】信号電荷蓄積領域ＳＤ等を覆う第２絶縁層１９
の上に複数のチタン製の画素電極２０が配設される。画
素電極２０を覆うように光電変換膜２２が配設され、更
にその上に透明な対向電極２３が配設される。画素電極
２０の周辺長ＷＬと平面積ＳＡとの比ＷＬ／ＳＡが０．
６μｍ-1以上に設定される。光電変換膜２２に面する画
素電極２０の端部の上側エッジが曲率半径を有するよう
に形成される。その曲率半径Ｒｓと画素電極２０の膜厚
Ｔｓとの比Ｒｓ／Ｔｓが０．２５以上に設定される。こ
れにより上側エッジにおける電界集中が解消され、残像
特性が向上する。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像装置に関し、特
に、光電変換膜を信号電荷蓄積領域等の上に積層した２
階建て構造の固体撮像装置に関する。
に、光電変換膜を信号電荷蓄積領域等の上に積層した２
階建て構造の固体撮像装置に関する。
【０００２】
【従来の技術】半導体基板の主面に受光蓄積部、信号電
荷読出し部及び、信号電荷転送部を平面上に形成した従
来の一般的な固体撮像装置に代わり、近年、光電変換膜
を信号電荷蓄積領域等の上に積層した２階建て構造の固
体撮像装置が開発されている。この構造の固体撮像装置
は、感光部の開口面積を広くすることができるため、高
感度且つ低スミアという優れた特性を有する。このた
め、この構造の固体撮像装置は、ＨＤＴＶ（Ｈｉｇｈ
Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ）カメ
ラ、パソコン画像入力用カメラ、民生用ビデオカメラ等
への応用が期待されている。
荷読出し部及び、信号電荷転送部を平面上に形成した従
来の一般的な固体撮像装置に代わり、近年、光電変換膜
を信号電荷蓄積領域等の上に積層した２階建て構造の固
体撮像装置が開発されている。この構造の固体撮像装置
は、感光部の開口面積を広くすることができるため、高
感度且つ低スミアという優れた特性を有する。このた
め、この構造の固体撮像装置は、ＨＤＴＶ（Ｈｉｇｈ
Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ）カメ
ラ、パソコン画像入力用カメラ、民生用ビデオカメラ等
への応用が期待されている。
【０００３】
【発明が解決しようとする課題】しかし、上記構造の固
体撮像装置においては、画素電極を微細化しようとする
と、残像特性が劣化するという現象が見られる。従っ
て、本発明は、この残像特性の劣化のメカニズムを解析
し、画素電極を微細化しても良好な残像特性を維持する
ことが可能な固体撮像装置を提供することを目的とす
る。
体撮像装置においては、画素電極を微細化しようとする
と、残像特性が劣化するという現象が見られる。従っ
て、本発明は、この残像特性の劣化のメカニズムを解析
し、画素電極を微細化しても良好な残像特性を維持する
ことが可能な固体撮像装置を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明の第１の視点に係
る固体撮像装置は、下地層と、前記下地層上に形成され
た複数の画素電極と、前記画素電極を覆うように形成さ
れた光電変換膜と、前記光電変換膜上に形成された対向
電極とを具備し、前記画素電極の周辺長ＷＬと平面積Ｓ
Ａとの比ＷＬ／ＳＡが０．６μｍ-1以上であり、且つ前
記光電変換膜に面する前記画素電極のエッジが連続的に
変化する面により規定されることを特徴とする。
る固体撮像装置は、下地層と、前記下地層上に形成され
た複数の画素電極と、前記画素電極を覆うように形成さ
れた光電変換膜と、前記光電変換膜上に形成された対向
電極とを具備し、前記画素電極の周辺長ＷＬと平面積Ｓ
Ａとの比ＷＬ／ＳＡが０．６μｍ-1以上であり、且つ前
記光電変換膜に面する前記画素電極のエッジが連続的に
変化する面により規定されることを特徴とする。
【０００５】本発明の第２の視点に係る固体撮像装置
は、下地層と、前記下地層上に形成された複数の画素電
極と、前記画素電極を覆うように形成された光電変換膜
と、前記光電変換膜上に形成された対向電極とを具備
し、前記画素電極の周辺長ＷＬと平面積ＳＡとの比ＷＬ
／ＳＡが０．６μｍ-1以上であり、且つ前記光電変換膜
に面する前記画素電極のエッジが曲率半径を有するよう
に形成され、前記曲率半径Ｒｓと前記画素電極の膜厚Ｔ
ｓとの比Ｒｓ／Ｔｓが０．２５以上であることを特徴と
する。
は、下地層と、前記下地層上に形成された複数の画素電
極と、前記画素電極を覆うように形成された光電変換膜
と、前記光電変換膜上に形成された対向電極とを具備
し、前記画素電極の周辺長ＷＬと平面積ＳＡとの比ＷＬ
／ＳＡが０．６μｍ-1以上であり、且つ前記光電変換膜
に面する前記画素電極のエッジが曲率半径を有するよう
に形成され、前記曲率半径Ｒｓと前記画素電極の膜厚Ｔ
ｓとの比Ｒｓ／Ｔｓが０．２５以上であることを特徴と
する。
【０００６】本発明の第３の視点に係る固体撮像装置
は、下地層と、前記下地層上に形成された複数の画素電
極と、前記画素電極を覆うように形成された光電変換膜
と、前記光電変換膜上に形成された対向電極とを具備
し、前記画素電極の周辺長ＷＬと平面積ＳＡとの比ＷＬ
／ＳＡが０．６μｍ-1以上であり、且つ前記光電変換膜
に面する前記画素電極のエッジの角度が９５度以上であ
ることを特徴とする。
は、下地層と、前記下地層上に形成された複数の画素電
極と、前記画素電極を覆うように形成された光電変換膜
と、前記光電変換膜上に形成された対向電極とを具備
し、前記画素電極の周辺長ＷＬと平面積ＳＡとの比ＷＬ
／ＳＡが０．６μｍ-1以上であり、且つ前記光電変換膜
に面する前記画素電極のエッジの角度が９５度以上であ
ることを特徴とする。
【０００７】本発明の第４の視点に係る固体撮像装置
は、下地層と、前記下地層上に形成された複数の画素電
極と、前記画素電極を覆うように形成された光電変換膜
と、前記光電変換膜上に形成された対向電極とを具備
し、前記画素電極の周辺長ＷＬと平面積ＳＡとの比ＷＬ
／ＳＡが０．６μｍ-1以上であり、且つ前記画素電極が
実質的に矩形で、その４隅の内の少なくとも１つのエッ
ジが曲率半径を有するように形成され、前記曲率半径Ｒ
ｐと前記画素電極の一辺の長さＬｐとの比Ｒｐ／Ｌｐが
０．１２５以上であることを特徴とする。
は、下地層と、前記下地層上に形成された複数の画素電
極と、前記画素電極を覆うように形成された光電変換膜
と、前記光電変換膜上に形成された対向電極とを具備
し、前記画素電極の周辺長ＷＬと平面積ＳＡとの比ＷＬ
／ＳＡが０．６μｍ-1以上であり、且つ前記画素電極が
実質的に矩形で、その４隅の内の少なくとも１つのエッ
ジが曲率半径を有するように形成され、前記曲率半径Ｒ
ｐと前記画素電極の一辺の長さＬｐとの比Ｒｐ／Ｌｐが
０．１２５以上であることを特徴とする。
【０００８】本発明の第５の視点に係る固体撮像装置
は、下地層と、前記下地層上に形成された複数の画素電
極と、前記画素電極を覆うように形成された光電変換膜
と、前記光電変換膜上に形成された対向電極とを具備
し、前記画素電極の周辺長ＷＬと平面積ＳＡとの比ＷＬ
／ＳＡが０．６μｍ-1以上であり、且つ前記画素電極間
の距離が１．０μｍ以下であり、且つ前記光電変換膜の
厚さが１．６μｍ以下であることを特徴とする。
は、下地層と、前記下地層上に形成された複数の画素電
極と、前記画素電極を覆うように形成された光電変換膜
と、前記光電変換膜上に形成された対向電極とを具備
し、前記画素電極の周辺長ＷＬと平面積ＳＡとの比ＷＬ
／ＳＡが０．６μｍ-1以上であり、且つ前記画素電極間
の距離が１．０μｍ以下であり、且つ前記光電変換膜の
厚さが１．６μｍ以下であることを特徴とする。
【０００９】本発明の第６の視点に係る固体撮像装置
は、下地層と、前記下地層上に形成された複数の画素電
極と、前記画素電極を覆うように形成された光電変換膜
と、前記光電変換膜上に形成された対向電極とを具備
し、前記画素電極の周辺長ＷＬと平面積ＳＡとの比ＷＬ
／ＳＡが０．６μｍ-1以上であり、且つ前記画素電極間
で前記下地膜に溝が形成され、前記溝の深さＤｓと前記
画素電極厚さＴｓとの比Ｄｓ／Ｔｓが０．２以上１．０
以下であることを特徴とする。
は、下地層と、前記下地層上に形成された複数の画素電
極と、前記画素電極を覆うように形成された光電変換膜
と、前記光電変換膜上に形成された対向電極とを具備
し、前記画素電極の周辺長ＷＬと平面積ＳＡとの比ＷＬ
／ＳＡが０．６μｍ-1以上であり、且つ前記画素電極間
で前記下地膜に溝が形成され、前記溝の深さＤｓと前記
画素電極厚さＴｓとの比Ｄｓ／Ｔｓが０．２以上１．０
以下であることを特徴とする。
【００１０】
【作用】本発明の第１乃至第３視点に係る固体撮像装置
によれば、画素電極の縦断側面図に現れる上側エッジに
おける電界集中が解消され、これにより、残像特性を向
上させることが可能となる。ここで、縦断側面図に現れ
る上側エッジとは画素電極の端部で光電変換膜に面して
形成されるエッジや、画素電極の段部及び凹部で光電変
換膜に面して形成されるエッジを意味する。
によれば、画素電極の縦断側面図に現れる上側エッジに
おける電界集中が解消され、これにより、残像特性を向
上させることが可能となる。ここで、縦断側面図に現れ
る上側エッジとは画素電極の端部で光電変換膜に面して
形成されるエッジや、画素電極の段部及び凹部で光電変
換膜に面して形成されるエッジを意味する。
【００１１】本発明の第４視点に係る固体撮像装置によ
れば、画素電極の平面図に現れる４隅の内の少なくとも
１つのエッジにおける電界集中が解消され、これによ
り、残像特性を向上させることが可能となる。
れば、画素電極の平面図に現れる４隅の内の少なくとも
１つのエッジにおける電界集中が解消され、これによ
り、残像特性を向上させることが可能となる。
【００１２】本発明の第５視点に係る固体撮像装置によ
れば、光電変換膜内、特に画素電極端部に対応する位置
での電界強度を低下させることにより、残像特性を向上
させることが可能となる。
れば、光電変換膜内、特に画素電極端部に対応する位置
での電界強度を低下させることにより、残像特性を向上
させることが可能となる。
【００１３】本発明の第６視点に係る固体撮像装置によ
れば、画素電極の端部の下側エッジにおける電界集中
と、画素電極の端部の下側エッジと光電変換膜中の欠陥
線との相対位置とのトレードオフの関係を最適に調整す
ることができ、残像特性を向上させることが可能とな
る。
れば、画素電極の端部の下側エッジにおける電界集中
と、画素電極の端部の下側エッジと光電変換膜中の欠陥
線との相対位置とのトレードオフの関係を最適に調整す
ることができ、残像特性を向上させることが可能とな
る。
【００１４】
【実施例】以下、本発明を図示の実施例を参照して詳述
する。
する。
【００１５】図１は本発明の第１実施例に係る固体撮像
装置を示す概略断面図である。図中１１は半導体基板で
あるｐ型シリコン基板を示す。ｐ型シリコン基板１１の
上部には、ｐ+ 型の素子分離層１２、信号電荷蓄積領域
である蓄積ダイオードＳＤを構成するためのｎ- 型の拡
散層１３、信号電荷転送領域である垂直ＣＣＤチャネル
ＴＣを構成するためのｎ- 型の拡散層１４が形成され
る。蓄積ダイオードと垂直ＣＣＤチャネルとの間、即ち
拡散層１３、１４間が信号電荷読みだし領域ＲＯに相当
する。また、垂直ＣＣＤチャネルＴＣ及び信号電荷読み
だし領域ＲＯには、ｐ型シリコン基板１１上に第１絶縁
層１５を介して転送電極１６及び１７が形成される。転
送電極１６、１７により、光電変換膜で発生した電荷を
蓄積した信号電荷蓄積領域ＳＤから電荷を信号電荷転送
領域ＴＣに転送する。
装置を示す概略断面図である。図中１１は半導体基板で
あるｐ型シリコン基板を示す。ｐ型シリコン基板１１の
上部には、ｐ+ 型の素子分離層１２、信号電荷蓄積領域
である蓄積ダイオードＳＤを構成するためのｎ- 型の拡
散層１３、信号電荷転送領域である垂直ＣＣＤチャネル
ＴＣを構成するためのｎ- 型の拡散層１４が形成され
る。蓄積ダイオードと垂直ＣＣＤチャネルとの間、即ち
拡散層１３、１４間が信号電荷読みだし領域ＲＯに相当
する。また、垂直ＣＣＤチャネルＴＣ及び信号電荷読み
だし領域ＲＯには、ｐ型シリコン基板１１上に第１絶縁
層１５を介して転送電極１６及び１７が形成される。転
送電極１６、１７により、光電変換膜で発生した電荷を
蓄積した信号電荷蓄積領域ＳＤから電荷を信号電荷転送
領域ＴＣに転送する。
【００１６】第１絶縁層１５は垂直ＣＣＤチャネルＴ
Ｃ、信号電荷読みだし領域ＲＯ、及び蓄積ダイオードＳ
Ｄの一部までを覆うように形成される。第１絶縁層１５
に沿って引き出し電極１８が形成される。引き出し電極
１８上には、第２絶縁層１９が形成される。更に、引き
出し電極１８及び第２絶縁層１９上には、厚さ１ｎｍ〜
１０００ｎｍの画素電極２０が形成され、引き出し電極
１８と画素電極２０は電気的に接続する。
Ｃ、信号電荷読みだし領域ＲＯ、及び蓄積ダイオードＳ
Ｄの一部までを覆うように形成される。第１絶縁層１５
に沿って引き出し電極１８が形成される。引き出し電極
１８上には、第２絶縁層１９が形成される。更に、引き
出し電極１８及び第２絶縁層１９上には、厚さ１ｎｍ〜
１０００ｎｍの画素電極２０が形成され、引き出し電極
１８と画素電極２０は電気的に接続する。
【００１７】図１においては、隣の画素の転送電極１６
ｂ、引き出し電極１８ｂ、画素電極２０ｂも示されてい
る。
ｂ、引き出し電極１８ｂ、画素電極２０ｂも示されてい
る。
【００１８】画素電極２０上には、光電変換膜２２が形
成される。更に、光電変換膜２２上には、例えばＩＴＯ
からなる透明な対向電極２３が形成される。なお、光電
変換膜２２は、画素電極２０側から順に、厚さ１ｎｍ〜
１００ｎｍのｉ型の水素化ａ−ＳｉＣ層２４、厚さ５０
０ｎｍ〜５０００ｎｍのｉ型の水素化ａ−Ｓｉ層２５、
厚さ１ｎｍ〜１００ｎｍのｐ型の水素化ａ−ＳｉＣ層２
６が積層されることにより構成される。ｉ型の水素化ａ
−ＳｉＣ層２５は、高周波グロー放電分解法や、水銀増
感光ＣＶＤ法等により形成することができる。
成される。更に、光電変換膜２２上には、例えばＩＴＯ
からなる透明な対向電極２３が形成される。なお、光電
変換膜２２は、画素電極２０側から順に、厚さ１ｎｍ〜
１００ｎｍのｉ型の水素化ａ−ＳｉＣ層２４、厚さ５０
０ｎｍ〜５０００ｎｍのｉ型の水素化ａ−Ｓｉ層２５、
厚さ１ｎｍ〜１００ｎｍのｐ型の水素化ａ−ＳｉＣ層２
６が積層されることにより構成される。ｉ型の水素化ａ
−ＳｉＣ層２５は、高周波グロー放電分解法や、水銀増
感光ＣＶＤ法等により形成することができる。
【００１９】第１実施例に係る固体撮像装置は、画素電
極２０のエッジにおける電界集中を解消し、残像特性を
向上させたことを特徴とする。ここで画素電極２０のエ
ッジとは、電極２０の縦断側面図に現れる上側エッジだ
けでなく、電極２０の平面図に現れるエッジを意味す
る。縦断側面図に現れる上側エッジとしては、光電変換
膜２２に面する側、即ち上側で、画素電極２０の端部に
形成されるエッジＥＤ１や、電極２０の段部及び凹部に
形成されるエッジＥＤ２を挙げることができる。図１に
おけるエッジＥＤ２は、画素電極２０が引き出し電極１
８とコンタクトするために発生した凹部を囲むように形
成される。平面図に現れるエッジとしては、主に画素電
極２０が矩形の場合にその４隅、即ち外輪郭上に形成さ
れるエッジを挙げることができる。
極２０のエッジにおける電界集中を解消し、残像特性を
向上させたことを特徴とする。ここで画素電極２０のエ
ッジとは、電極２０の縦断側面図に現れる上側エッジだ
けでなく、電極２０の平面図に現れるエッジを意味す
る。縦断側面図に現れる上側エッジとしては、光電変換
膜２２に面する側、即ち上側で、画素電極２０の端部に
形成されるエッジＥＤ１や、電極２０の段部及び凹部に
形成されるエッジＥＤ２を挙げることができる。図１に
おけるエッジＥＤ２は、画素電極２０が引き出し電極１
８とコンタクトするために発生した凹部を囲むように形
成される。平面図に現れるエッジとしては、主に画素電
極２０が矩形の場合にその４隅、即ち外輪郭上に形成さ
れるエッジを挙げることができる。
【００２０】次に、残像量に対する画素電極２０のエッ
ジの影響について説明する。
ジの影響について説明する。
【００２１】図３のグラフは画素電極形状が異なる２つ
のサンプルＡ及びサンプルＢにおける残像特性を調べた
結果を示す。ここで、サンプルＡは図２（ａ）に示すよ
うに画素電極が単一の電極２０からなる。サンプルＢは
図２（ｂ）に示すように画素電極が複数の電極２０ｍ、
２０ｎからなり、上側エッジＥＤは概ね９０度をなす。
図３から、サンプルＢはサンプルＡよりも、固体撮像装
置における重要な特性である残像量が大きいことが分か
る。
のサンプルＡ及びサンプルＢにおける残像特性を調べた
結果を示す。ここで、サンプルＡは図２（ａ）に示すよ
うに画素電極が単一の電極２０からなる。サンプルＢは
図２（ｂ）に示すように画素電極が複数の電極２０ｍ、
２０ｎからなり、上側エッジＥＤは概ね９０度をなす。
図３から、サンプルＢはサンプルＡよりも、固体撮像装
置における重要な特性である残像量が大きいことが分か
る。
【００２２】図４（ａ）、（ｂ）のグラフは、夫々サン
プルＡ、サンプルＢにおける光電変換膜中の電界強度分
布をシミュレーションした計算結果を示す。図４
（ａ）、（ｂ）を比較すると分かるように、サンプルＢ
の画素電極の端部の上側エッジにおける電界強度は、サ
ンプルＡの画素電極における電界強度の約２倍と見積も
られる。この結果は、サンプルＡにおいて−１４Ｖで発
生する残像量の増加が、サンプルＢでは−７Ｖで発生す
ることと見事に一致する。
プルＡ、サンプルＢにおける光電変換膜中の電界強度分
布をシミュレーションした計算結果を示す。図４
（ａ）、（ｂ）を比較すると分かるように、サンプルＢ
の画素電極の端部の上側エッジにおける電界強度は、サ
ンプルＡの画素電極における電界強度の約２倍と見積も
られる。この結果は、サンプルＡにおいて−１４Ｖで発
生する残像量の増加が、サンプルＢでは−７Ｖで発生す
ることと見事に一致する。
【００２３】図５のグラフは、サンプルＡ及びサンプル
Ｂの残像電流の経時変化を調べた結果を示す。図５か
ら、サンプルＢはサンプルＡよりも、残像電流の減少の
仕方が非常に遅いことことが分かる。図６のグラフは、
サンプルＡのみを使用し、電界の強度を変えて残像電流
の経時変化を調べた結果を示す。図６中、特性線Ｆ１は
画素電極と透明な対向電極との間に１Ｖを印加した場合
を示し、特性線Ｆ２は画素電極と透明な対向電極との間
に２０Ｖを印加した場合を示す。電界が強い場合は、サ
ンプルＢにおいて観測された（図５参照）ように、残像
電流の減少の仕方が非常に遅くなる。このようなことか
ら、サンプルＢにおける残像量の増加の原因は画素電極
の端部のエッジＥＤにおける電界集中にあると考えられ
る。
Ｂの残像電流の経時変化を調べた結果を示す。図５か
ら、サンプルＢはサンプルＡよりも、残像電流の減少の
仕方が非常に遅いことことが分かる。図６のグラフは、
サンプルＡのみを使用し、電界の強度を変えて残像電流
の経時変化を調べた結果を示す。図６中、特性線Ｆ１は
画素電極と透明な対向電極との間に１Ｖを印加した場合
を示し、特性線Ｆ２は画素電極と透明な対向電極との間
に２０Ｖを印加した場合を示す。電界が強い場合は、サ
ンプルＢにおいて観測された（図５参照）ように、残像
電流の減少の仕方が非常に遅くなる。このようなことか
ら、サンプルＢにおける残像量の増加の原因は画素電極
の端部のエッジＥＤにおける電界集中にあると考えられ
る。
【００２４】画素電極の端部における電界の集中は、積
層型の固体撮像装置において重要な問題である。画素電
極の端部における電界集中の影響が及ぶ領域の、画素電
極全体に対する割合は、１画素の面積が小さくなればな
るほど大きくなる。このため、画素電極の端部における
電界集中による残像量の増加効果は、１画素の面積が小
さくなればなるほど顕著になる。
層型の固体撮像装置において重要な問題である。画素電
極の端部における電界集中の影響が及ぶ領域の、画素電
極全体に対する割合は、１画素の面積が小さくなればな
るほど大きくなる。このため、画素電極の端部における
電界集中による残像量の増加効果は、１画素の面積が小
さくなればなるほど顕著になる。
【００２５】図７のグラフは、画素電極の周辺長／平面
積と残像量との関係を調べた結果を示す。ここで、画素
電極としては同図に挿入画として示したように、一辺の
長さがＬの正方形をなす電極を用いた。図７中、特性線
Ｆ４は、縦断側面図に現れる画素電極の端部の上側エッ
ジ及び平面図に現れる画素電極の４隅のエッジの角度が
共に概ね９０度の場合の特性を示す。人が残像を感じな
い限界の基準として、３フィールド後の残像量を０．４
％以下とすると、特性線Ｆ４では、これを実現するため
に、画素電極周辺長ＷＬ＝４Ｌと画素電極平面積ＳＡ＝
Ｌ2 との比ＷＬ／ＳＡを０．６μｍ-1以下にする必要が
ある。即ち、このような特性の固体撮像装置では、残像
特性の劣化を考慮すると、画素の微細化が困難であり、
このことが画素密度を高める上で大きな阻害要因となっ
ている。
積と残像量との関係を調べた結果を示す。ここで、画素
電極としては同図に挿入画として示したように、一辺の
長さがＬの正方形をなす電極を用いた。図７中、特性線
Ｆ４は、縦断側面図に現れる画素電極の端部の上側エッ
ジ及び平面図に現れる画素電極の４隅のエッジの角度が
共に概ね９０度の場合の特性を示す。人が残像を感じな
い限界の基準として、３フィールド後の残像量を０．４
％以下とすると、特性線Ｆ４では、これを実現するため
に、画素電極周辺長ＷＬ＝４Ｌと画素電極平面積ＳＡ＝
Ｌ2 との比ＷＬ／ＳＡを０．６μｍ-1以下にする必要が
ある。即ち、このような特性の固体撮像装置では、残像
特性の劣化を考慮すると、画素の微細化が困難であり、
このことが画素密度を高める上で大きな阻害要因となっ
ている。
【００２６】また、図１図示のような光電変換膜２２を
信号電荷蓄積領域ＳＤ等の上に積層した２階建て構造の
固体撮像装置では、画素電極２０と信号電荷蓄積領域Ｓ
Ｄの引き出し電極１８とを接続するため、画素コンタク
ト部が存在する。このため、画素電極２０には、前述の
ように、段部や凹部が発生し、ここでも上側エッジ（図
１のエッジＥＤ２）が形成される。このようなエッジで
も、電極端部の上側エッジと同様に、電界の集中が発生
し、残像量を増加させる。
信号電荷蓄積領域ＳＤ等の上に積層した２階建て構造の
固体撮像装置では、画素電極２０と信号電荷蓄積領域Ｓ
Ｄの引き出し電極１８とを接続するため、画素コンタク
ト部が存在する。このため、画素電極２０には、前述の
ように、段部や凹部が発生し、ここでも上側エッジ（図
１のエッジＥＤ２）が形成される。このようなエッジで
も、電極端部の上側エッジと同様に、電界の集中が発生
し、残像量を増加させる。
【００２７】また、同様に、図７の挿入画に示すような
矩形の平面形状を有する画素電極では、平面図に現れる
電極の４隅がエッジとなる。このようなエッジでも、縦
断側面図に現れるエッジと同様に、電界の集中が発生
し、残像量を増加させる。また、この場合、画素電極の
４隅における電界集中の影響が及ぶ領域の、画素電極全
体に対する割合は、１画素の面積が小さくなればなるほ
ど大きくなる。このため、画素電極の４隅における電界
集中による残像量の増加効果は、１画素の面積が小さく
なればなるほど顕著になる。
矩形の平面形状を有する画素電極では、平面図に現れる
電極の４隅がエッジとなる。このようなエッジでも、縦
断側面図に現れるエッジと同様に、電界の集中が発生
し、残像量を増加させる。また、この場合、画素電極の
４隅における電界集中の影響が及ぶ領域の、画素電極全
体に対する割合は、１画素の面積が小さくなればなるほ
ど大きくなる。このため、画素電極の４隅における電界
集中による残像量の増加効果は、１画素の面積が小さく
なればなるほど顕著になる。
【００２８】次に、第１実施例に係る画素電極２０のエ
ッジの形状と、その条件について説明する。
ッジの形状と、その条件について説明する。
【００２９】図８（ａ）は画素電極２０の端部の上側エ
ッジＥＤｓの縦断面形状を示す。ここでエッジＥＤｓ
は、残像を抑制するため、曲率半径Ｒｓを有するように
形成される。図８（ｂ）のグラフは、曲率半径Ｒｓと画
素電極２０の膜厚Ｔｓとの比Ｒｓ／Ｔｓと、残像量との
関係を調べた結果を示す。図８（ｂ）から、比Ｒｓ／Ｔ
ｓを０．２５以上とすれば、３フィールド後の残像量を
０．４％以下（人が残像を感じない限界の基準）にでき
ることが分かる。
ッジＥＤｓの縦断面形状を示す。ここでエッジＥＤｓ
は、残像を抑制するため、曲率半径Ｒｓを有するように
形成される。図８（ｂ）のグラフは、曲率半径Ｒｓと画
素電極２０の膜厚Ｔｓとの比Ｒｓ／Ｔｓと、残像量との
関係を調べた結果を示す。図８（ｂ）から、比Ｒｓ／Ｔ
ｓを０．２５以上とすれば、３フィールド後の残像量を
０．４％以下（人が残像を感じない限界の基準）にでき
ることが分かる。
【００３０】図９（ａ）は画素電極２０の端部の上側エ
ッジＥＤｓの縦断面形状の変更例を示す。ここでエッジ
ＥＤｓは、残像を抑制するため、２つのエッジＥＤｓ
１、ＥＤｓ２に分割され、各エッジの角度θ１、θ２、
即ちエッジを挟む２辺のなす内角は鈍角をなすように形
成される。図９（ｂ）のグラフは、エッジの角度θと残
像量との関係を調べた結果を示す。図９（ｂ）から、エ
ッジの角度θを９５度以上にすれば、３フィールド後の
残像量を０．４％以下にできることが分かる。
ッジＥＤｓの縦断面形状の変更例を示す。ここでエッジ
ＥＤｓは、残像を抑制するため、２つのエッジＥＤｓ
１、ＥＤｓ２に分割され、各エッジの角度θ１、θ２、
即ちエッジを挟む２辺のなす内角は鈍角をなすように形
成される。図９（ｂ）のグラフは、エッジの角度θと残
像量との関係を調べた結果を示す。図９（ｂ）から、エ
ッジの角度θを９５度以上にすれば、３フィールド後の
残像量を０．４％以下にできることが分かる。
【００３１】図１０（ａ）は実質的に矩形の画素電極２
０の４隅にあるエッジＥＤｐの平面形状を示す。ここで
エッジＥＤｐは、残像を抑制するため、曲率半径Ｒｐを
有するように形成される。図１０（ｂ）のグラフは、曲
率半径Ｒｐと画素電極２０の一辺の長さＬｐとの比Ｒｐ
／Ｌｐと、残像量との関係を調べた結果を示す。図１０
（ｂ）から、比Ｒｐ／Ｌｐを０．１２５以上とすれば、
３フィールド後の残像量を０．４％以下にできることが
分かる。
０の４隅にあるエッジＥＤｐの平面形状を示す。ここで
エッジＥＤｐは、残像を抑制するため、曲率半径Ｒｐを
有するように形成される。図１０（ｂ）のグラフは、曲
率半径Ｒｐと画素電極２０の一辺の長さＬｐとの比Ｒｐ
／Ｌｐと、残像量との関係を調べた結果を示す。図１０
（ｂ）から、比Ｒｐ／Ｌｐを０．１２５以上とすれば、
３フィールド後の残像量を０．４％以下にできることが
分かる。
【００３２】図１１（ａ）〜（ｄ）は、図８（ａ）或い
は図９（ａ）に示すような画素電極２０の端部の上側エ
ッジＥＤｓを形成するためのエッチング工程を順に示
す。ここで、画素電極２０はチタン膜３０から形成さ
れ、第２絶縁層１９はシリコン酸化膜３１から形成され
る。
は図９（ａ）に示すような画素電極２０の端部の上側エ
ッジＥＤｓを形成するためのエッチング工程を順に示
す。ここで、画素電極２０はチタン膜３０から形成さ
れ、第２絶縁層１９はシリコン酸化膜３１から形成され
る。
【００３３】まず、図１１（ａ）に示すように、シリコ
ン酸化膜３１上にスパッタ法や蒸着法等を用いてチタン
膜３０を形成する。チタン膜３０の膜厚は１ｎｍから１
０００ｎｍとする。この際、曲率半径Ｒｓを得たいチタ
ン膜３０の上部３３においては、成膜条件を変え、下部
３２よりもチタンの密度の粗な組成とする。
ン酸化膜３１上にスパッタ法や蒸着法等を用いてチタン
膜３０を形成する。チタン膜３０の膜厚は１ｎｍから１
０００ｎｍとする。この際、曲率半径Ｒｓを得たいチタ
ン膜３０の上部３３においては、成膜条件を変え、下部
３２よりもチタンの密度の粗な組成とする。
【００３４】次に、チタン膜３０上にレジスト膜３４を
塗布形成し、露光工程を経て、図１１（ｂ）に示すよう
に、レジスト膜３４に所定のパターンを形成する。次
に、ＲＩＥ装置において、ＢＣ１3 とＣｌ2 の混合ガス
を用い、図１１（ｃ）に示すように、チタン膜３０をエ
ッチングする。
塗布形成し、露光工程を経て、図１１（ｂ）に示すよう
に、レジスト膜３４に所定のパターンを形成する。次
に、ＲＩＥ装置において、ＢＣ１3 とＣｌ2 の混合ガス
を用い、図１１（ｃ）に示すように、チタン膜３０をエ
ッチングする。
【００３５】チタン膜３０は上部３３と下部３２とでチ
タンの密度が変わっているため、上部３３の方が早くエ
ッチングされる。このため、チタン膜３０の上側エッジ
は曲線状或いはテーパ状となり、図８（ａ）或いは図９
（ａ）に示すような上側エッジを形成することができ
る。エッチング後、図１１（ｄ）に示すように、剥離液
を用いてレジスト膜３４を取り除く。
タンの密度が変わっているため、上部３３の方が早くエ
ッチングされる。このため、チタン膜３０の上側エッジ
は曲線状或いはテーパ状となり、図８（ａ）或いは図９
（ａ）に示すような上側エッジを形成することができ
る。エッチング後、図１１（ｄ）に示すように、剥離液
を用いてレジスト膜３４を取り除く。
【００３６】このようにして形成した画素電極２０の画
素電極の周辺長／平面積と残像量との関係を調べた結果
を、図７のグラフ中に特性線Ｆ３で示す。ここで、縦断
側面図に現れる画素電極２０の端部の上側エッジは曲率
半径を有し、曲率半径Ｒｓと画素電極２０の膜厚Ｔｓと
の比Ｒｓ／Ｔｓは概ね０．５であった。画素電極２０の
平面形状は、図７に挿入画として示したように、一辺の
長さがＬの実質的に正方形であり、また、平面図に現れ
る画素電極の４隅のエッジの曲率半径は概ね零で、その
角度は概ね９０度であった。
素電極の周辺長／平面積と残像量との関係を調べた結果
を、図７のグラフ中に特性線Ｆ３で示す。ここで、縦断
側面図に現れる画素電極２０の端部の上側エッジは曲率
半径を有し、曲率半径Ｒｓと画素電極２０の膜厚Ｔｓと
の比Ｒｓ／Ｔｓは概ね０．５であった。画素電極２０の
平面形状は、図７に挿入画として示したように、一辺の
長さがＬの実質的に正方形であり、また、平面図に現れ
る画素電極の４隅のエッジの曲率半径は概ね零で、その
角度は概ね９０度であった。
【００３７】図７の特性線Ｆ３に示すように、本発明に
係る画素電極２０においては、画素電極周辺長ＷＬ＝４
Ｌと画素電極平面積ＳＡ＝Ｌ2 との比ＷＬ／ＳＡが０．
６μｍ-1以上であっても、３フィールド後の残像量を
０．４％以下（人が残像を感じない限界の基準）にでき
た。ちなみに、Ｌ＝１（μｍ）、４Ｌ／Ｌ2 ＝４．０
（μｍ-1）において、本発明に係るサンプルは残像量
０．３％を達成した。
係る画素電極２０においては、画素電極周辺長ＷＬ＝４
Ｌと画素電極平面積ＳＡ＝Ｌ2 との比ＷＬ／ＳＡが０．
６μｍ-1以上であっても、３フィールド後の残像量を
０．４％以下（人が残像を感じない限界の基準）にでき
た。ちなみに、Ｌ＝１（μｍ）、４Ｌ／Ｌ2 ＝４．０
（μｍ-1）において、本発明に係るサンプルは残像量
０．３％を達成した。
【００３８】なお、図１１（ａ）〜（ｄ）では実質的に
２層構造のチタン膜３０を用いた形成方法について説明
したが、チタン膜３０が３層構造以上の場合について
も、同形成方法は応用できる。例えば、チタン膜３０が
３層構造とすると、図１２に示すような、多角形状に傾
斜する上側エッジを有する画素電極も形成することがで
きる。これにより、図７に示した特性は更に改善され、
低残像が実現される。
２層構造のチタン膜３０を用いた形成方法について説明
したが、チタン膜３０が３層構造以上の場合について
も、同形成方法は応用できる。例えば、チタン膜３０が
３層構造とすると、図１２に示すような、多角形状に傾
斜する上側エッジを有する画素電極も形成することがで
きる。これにより、図７に示した特性は更に改善され、
低残像が実現される。
【００３９】また、図８（ａ）或いは図９（ａ）に示す
ような画素電極２０のエッジＥＤｓを形成するため、図
１３に示すように、ポジ型のレジストを用いた方法を採
用することもできる。
ような画素電極２０のエッジＥＤｓを形成するため、図
１３に示すように、ポジ型のレジストを用いた方法を採
用することもできる。
【００４０】ポジ型のレジストは、チタンの密着性が弱
いため、レジストが除去された開口部付近でレジスト膜
３４とチタン膜３０との間にわずかな隙間を持たせるこ
とができる。このため、ＲＩＥ装置ＢにおいてＣｌ3 と
Ｃｌ2 の混合ガスを用いてチタン膜をエッチングする
と、レジスト膜３４とチタン膜３０との間の上記隙間を
介してチタン膜２０の上部がエッチングされる。このた
め、曲線状或いはテーパ状の上側エッジを端部に有する
画素電極が得られる。
いため、レジストが除去された開口部付近でレジスト膜
３４とチタン膜３０との間にわずかな隙間を持たせるこ
とができる。このため、ＲＩＥ装置ＢにおいてＣｌ3 と
Ｃｌ2 の混合ガスを用いてチタン膜をエッチングする
と、レジスト膜３４とチタン膜３０との間の上記隙間を
介してチタン膜２０の上部がエッチングされる。このた
め、曲線状或いはテーパ状の上側エッジを端部に有する
画素電極が得られる。
【００４１】また、図１４（ａ）〜（ｄ）に示すよう
に、不純物がドープされていないシリコン酸化膜（Ｓｉ
Ｏ2 ）膜３５を下地層として用いても、図８（ａ）或い
は図９（ａ）に示すような画素電極２０のエッジＥＤｓ
を形成することができる。
に、不純物がドープされていないシリコン酸化膜（Ｓｉ
Ｏ2 ）膜３５を下地層として用いても、図８（ａ）或い
は図９（ａ）に示すような画素電極２０のエッジＥＤｓ
を形成することができる。
【００４２】まず、図１４（ａ）に示すように、ＳｉＯ
2 膜３５上にスパッタ法や蒸着法等を用いてチタン膜３
０を形成する。チタン膜３０の膜厚は１ｎｍから１００
０ｎｍとする。次に、チタン膜３０上にレジスト膜３４
を塗布形成し、露光工程を経て、図１４（ｂ）に示すよ
うに、レジスト膜３４に所定のパターンを形成する。次
に、ＲＩＥ装置において、ＢＣ１3 とＣｌ2 の混合ガス
を用い、図１４（ｃ）に示すように、チタン膜３０をエ
ッチングする。
2 膜３５上にスパッタ法や蒸着法等を用いてチタン膜３
０を形成する。チタン膜３０の膜厚は１ｎｍから１００
０ｎｍとする。次に、チタン膜３０上にレジスト膜３４
を塗布形成し、露光工程を経て、図１４（ｂ）に示すよ
うに、レジスト膜３４に所定のパターンを形成する。次
に、ＲＩＥ装置において、ＢＣ１3 とＣｌ2 の混合ガス
を用い、図１４（ｃ）に示すように、チタン膜３０をエ
ッチングする。
【００４３】ドープされていないＳｉＯ2 膜３５はチタ
ン膜３０のエッチングガスであるＢＣ１3 とＣｌ2 の混
合ガスに対して耐性が高い。このため、チタン膜３０の
エッチングが進行してＳｉＯ2 膜３５の表面が露出する
と、レジスト膜３４の下でチタン膜３０にアンダーカッ
トが発生する。このため、曲線状或いはテーパ状のエッ
ジを端部に有する画素電極が得られる。エッチング後、
図１４（ｄ）に示すように、剥離液を用いてレジスト膜
３４を取り除く。
ン膜３０のエッチングガスであるＢＣ１3 とＣｌ2 の混
合ガスに対して耐性が高い。このため、チタン膜３０の
エッチングが進行してＳｉＯ2 膜３５の表面が露出する
と、レジスト膜３４の下でチタン膜３０にアンダーカッ
トが発生する。このため、曲線状或いはテーパ状のエッ
ジを端部に有する画素電極が得られる。エッチング後、
図１４（ｄ）に示すように、剥離液を用いてレジスト膜
３４を取り除く。
【００４４】また、レジスト膜をオーバーエッチングす
ることにより、チタン電極の上端部にテーパ状のエッジ
を形成することもできる。また、単純な方法としてＣＤ
Ｅやアッシャー等の等方性エッチングを行うことのでき
る装置を用いてもよい。この場合、等方性エッチングに
より、レジスト膜の下でチタン膜にアンダーカットが生
じ、チタン電極の上端部にテーパ状のエッジを形成する
ことができる。
ることにより、チタン電極の上端部にテーパ状のエッジ
を形成することもできる。また、単純な方法としてＣＤ
Ｅやアッシャー等の等方性エッチングを行うことのでき
る装置を用いてもよい。この場合、等方性エッチングに
より、レジスト膜の下でチタン膜にアンダーカットが生
じ、チタン電極の上端部にテーパ状のエッジを形成する
ことができる。
【００４５】図１０（ａ）に示すような、画素電極２０
の４隅に丸いエッジＥＤｐを形成するためには、ポジ型
のレジストを用いて、画素電極パターンを形成する。こ
の際、露光時間をオーバー露光条件に設定することによ
り、画素電極形状を区画するレジスト膜のパターン自体
の４隅に曲率半径を持たせることができる。従って、こ
の様なレジスト膜パターンをマスクとしてチタン膜をエ
ッチングすれば、４隅に充分な曲率半径を有する画素電
極を得ることができる。
の４隅に丸いエッジＥＤｐを形成するためには、ポジ型
のレジストを用いて、画素電極パターンを形成する。こ
の際、露光時間をオーバー露光条件に設定することによ
り、画素電極形状を区画するレジスト膜のパターン自体
の４隅に曲率半径を持たせることができる。従って、こ
の様なレジスト膜パターンをマスクとしてチタン膜をエ
ッチングすれば、４隅に充分な曲率半径を有する画素電
極を得ることができる。
【００４６】上述の如く、第１実施例に係る固体撮像装
置によれば、画素電極２０のエッジを特定の形状に加工
して同エッジにおける電界集中を解消することにより、
残像特性を向上させることが可能となる。
置によれば、画素電極２０のエッジを特定の形状に加工
して同エッジにおける電界集中を解消することにより、
残像特性を向上させることが可能となる。
【００４７】次に、本発明の第２実施例に係る固体撮像
装置について説明する。第２実施例に係る固体撮像装置
の側面図の概要は、図１図示の第２実施例に係る固体撮
像装置と概ね同じであるため、図１を援用することによ
り、図示を省略する。第２実施例は、光電変換膜２２の
厚さと画素電極２０間の間隔との関係を特定することに
より、残像特性を向上させたことを特徴とする。
装置について説明する。第２実施例に係る固体撮像装置
の側面図の概要は、図１図示の第２実施例に係る固体撮
像装置と概ね同じであるため、図１を援用することによ
り、図示を省略する。第２実施例は、光電変換膜２２の
厚さと画素電極２０間の間隔との関係を特定することに
より、残像特性を向上させたことを特徴とする。
【００４８】前述の如く、光電変換膜２２はａ−Ｓｉ
Ｃ、ａ−Ｓｉ等の非晶質材料で構成される。非晶質材料
内にはシリコンの結合が切れた多くの欠陥が存在し、こ
れらの結合欠陥は電子や正孔に対してトラップとして働
く。このため、光電変換により発生した電子及び正孔が
画素電極２０に到達するまでにこの欠陥に一旦捕捉さ
れ、後から遅れてゆっくりと出てくるという現象が生
じ、これが残像を発生させる原因となる。
Ｃ、ａ−Ｓｉ等の非晶質材料で構成される。非晶質材料
内にはシリコンの結合が切れた多くの欠陥が存在し、こ
れらの結合欠陥は電子や正孔に対してトラップとして働
く。このため、光電変換により発生した電子及び正孔が
画素電極２０に到達するまでにこの欠陥に一旦捕捉さ
れ、後から遅れてゆっくりと出てくるという現象が生
じ、これが残像を発生させる原因となる。
【００４９】現在の固体撮像装置における光電変換膜の
厚みは２μｍ程度であるが、トータルの欠陥量を減らし
て残像量を減らすため、光電変換膜の膜厚を減少させた
いという要望がある。しかし、膜厚を減少させると膜に
掛かる電界が強くなり、このため残像量が増加するとい
う問題が発生する。これは、光電変換膜が持つ特有の電
界に対する残像特性であり、画素電極側から正孔の注入
が発生することに伴う現像である。
厚みは２μｍ程度であるが、トータルの欠陥量を減らし
て残像量を減らすため、光電変換膜の膜厚を減少させた
いという要望がある。しかし、膜厚を減少させると膜に
掛かる電界が強くなり、このため残像量が増加するとい
う問題が発生する。これは、光電変換膜が持つ特有の電
界に対する残像特性であり、画素電極側から正孔の注入
が発生することに伴う現像である。
【００５０】図４（ｂ）のグラフに示すように、光電変
換膜２２中、電界強度が最も強くなるのは、画素電極の
端部のエッジに対応する部分である。図１５のグラフ
は、隣接する２つの画素電極２０の間の間隔をパラメー
タとした場合の、光電変換膜２２の厚さと電界強度との
関係を調べた結果を示す。図１５中、特性線Ｆ５、Ｆ
６、Ｆ７、Ｆ８は、画素電極間の間隔を夫々１．２μ
ｍ、１．０μｍ、０．６μｍ、０．３μｍとした時の特
性を示す。
換膜２２中、電界強度が最も強くなるのは、画素電極の
端部のエッジに対応する部分である。図１５のグラフ
は、隣接する２つの画素電極２０の間の間隔をパラメー
タとした場合の、光電変換膜２２の厚さと電界強度との
関係を調べた結果を示す。図１５中、特性線Ｆ５、Ｆ
６、Ｆ７、Ｆ８は、画素電極間の間隔を夫々１．２μ
ｍ、１．０μｍ、０．６μｍ、０．３μｍとした時の特
性を示す。
【００５１】図１５から、電界強度を減少させるには、
画素電極間の間隔を小さくすればよいことが分かる。ま
た、電界強度を減少させるには、光電変換膜２２の膜厚
の減少に合わせて画素電極間の間隔を短く設定すればよ
いことも分かる。固体撮像装置が良好な残像特性を示す
ためには、光電変換膜２２内の電界強度は７×１０4Ｖ
／ｃｍ以下とすることが望ましい。即ち、光電変換膜２
２の膜厚が１．６μｍの場合は、画素電極間の間隔は
１．０μｍ以下にすればよいし、光電変換膜２２の膜厚
が０．６μｍの場合は、画素電極間の間隔は０．３μｍ
以下にすればよい。
画素電極間の間隔を小さくすればよいことが分かる。ま
た、電界強度を減少させるには、光電変換膜２２の膜厚
の減少に合わせて画素電極間の間隔を短く設定すればよ
いことも分かる。固体撮像装置が良好な残像特性を示す
ためには、光電変換膜２２内の電界強度は７×１０4Ｖ
／ｃｍ以下とすることが望ましい。即ち、光電変換膜２
２の膜厚が１．６μｍの場合は、画素電極間の間隔は
１．０μｍ以下にすればよいし、光電変換膜２２の膜厚
が０．６μｍの場合は、画素電極間の間隔は０．３μｍ
以下にすればよい。
【００５２】上述の如く、第２実施例に係る固体撮像装
置によれば、光電変換膜２２の厚さと画素電極２０間の
間隔との関係を特定して光電変換膜２２中の電界強度を
低下させることにより、残像特性を向上させることが可
能となる。また、画素電極間の間隔にマージンを持たせ
る為に、画素電極端部の上側エッジの曲率半径を、第１
実施例で述べたような範囲のものとすることにより、残
像特性を更に向上させることが可能となる。
置によれば、光電変換膜２２の厚さと画素電極２０間の
間隔との関係を特定して光電変換膜２２中の電界強度を
低下させることにより、残像特性を向上させることが可
能となる。また、画素電極間の間隔にマージンを持たせ
る為に、画素電極端部の上側エッジの曲率半径を、第１
実施例で述べたような範囲のものとすることにより、残
像特性を更に向上させることが可能となる。
【００５３】次に、本発明の第３実施例に係る固体撮像
装置について説明する。図１６は本発明の第３実施例に
係る固体撮像装置を示す概略断面図である。図１６中、
図１図示の第１実施例の部分と対応する部分には同一符
号を付して説明を省略する。第３実施例は、画素電極２
０の厚さと画素電極２０間で第２絶縁層１９に形成され
る溝の深さとの関係を特定することにより、残像特性を
向上させたことを特徴とする。
装置について説明する。図１６は本発明の第３実施例に
係る固体撮像装置を示す概略断面図である。図１６中、
図１図示の第１実施例の部分と対応する部分には同一符
号を付して説明を省略する。第３実施例は、画素電極２
０の厚さと画素電極２０間で第２絶縁層１９に形成され
る溝の深さとの関係を特定することにより、残像特性を
向上させたことを特徴とする。
【００５４】前述の如く、画素電極を形成するため、Ｒ
ＩＥ装置においてＢＣｌ3 とＣｌ2の混合ガスによりチ
タン膜がエッチングされる。この際、下地層である第２
絶縁層１９がエッチングされ、溝が形成される。図１７
（ａ）には、電極２０間で第２絶縁層１９に形成された
溝２７が拡大して示される。このような溝２７は、電極
端部の下側エッジにおける電界強度を強めることが明ら
かになっている。
ＩＥ装置においてＢＣｌ3 とＣｌ2の混合ガスによりチ
タン膜がエッチングされる。この際、下地層である第２
絶縁層１９がエッチングされ、溝が形成される。図１７
（ａ）には、電極２０間で第２絶縁層１９に形成された
溝２７が拡大して示される。このような溝２７は、電極
端部の下側エッジにおける電界強度を強めることが明ら
かになっている。
【００５５】図１８のグラフは、溝２７の深さＤｓと画
素電極２０の厚みＴｓとの比Ｄｓ／Ｔｓと、画素電極２
０の端部の下側エッジにおける電界強度との関係を調べ
た結果を示す。図１８から、比Ｄｓ／Ｔｓが大きくなる
ほど電界強度が大きくなることが分かる。この電界強度
の増加は、溝２７の有無により、誘電率が異なる光電変
換膜２２と絶縁層１９との位置関係が相違することに起
因して発生すると考えられる。溝２７の形成に伴う画素
電極２０の端部の下側エッジにおける電界強度の増加
は、画素電極２０側からの正孔電流が増え、固体撮像装
置の残像量を大きくすることから非常に問題となる。
素電極２０の厚みＴｓとの比Ｄｓ／Ｔｓと、画素電極２
０の端部の下側エッジにおける電界強度との関係を調べ
た結果を示す。図１８から、比Ｄｓ／Ｔｓが大きくなる
ほど電界強度が大きくなることが分かる。この電界強度
の増加は、溝２７の有無により、誘電率が異なる光電変
換膜２２と絶縁層１９との位置関係が相違することに起
因して発生すると考えられる。溝２７の形成に伴う画素
電極２０の端部の下側エッジにおける電界強度の増加
は、画素電極２０側からの正孔電流が増え、固体撮像装
置の残像量を大きくすることから非常に問題となる。
【００５６】画素電極の端部における電界集中の影響が
及ぶ領域の、画素電極全体に対する割合は、１画素の面
積が小さくなればなるほど大きくなる。このため、画素
電極の端部の下側エッジにおける電界集中による残像量
の増加効果は、１画素の面積が小さくなればなるほど顕
著になる。これは、画素の微細化を困難にし、画素密度
を高める上で大きな阻害要因となっている。
及ぶ領域の、画素電極全体に対する割合は、１画素の面
積が小さくなればなるほど大きくなる。このため、画素
電極の端部の下側エッジにおける電界集中による残像量
の増加効果は、１画素の面積が小さくなればなるほど顕
著になる。これは、画素の微細化を困難にし、画素密度
を高める上で大きな阻害要因となっている。
【００５７】溝２７の深さが大きくなるほど画素電極２
０の端部の下側エッジにおける電界が強くなってしまう
ので、溝２７の深さは大き過ぎない方がよい。しかし、
図１７（ｂ）に示すような理由から、溝２７が全くない
のも望ましくない。溝２７が全くない場合、電極２０の
端部の下側エッジ下端から、光電変換膜２２中へ欠陥線
２８が発生する。欠陥線２８が丁度最も電界集中の強い
ところに発生すると、画素電極２０から注入される電流
が大きくなり、残像量を増加させる。
０の端部の下側エッジにおける電界が強くなってしまう
ので、溝２７の深さは大き過ぎない方がよい。しかし、
図１７（ｂ）に示すような理由から、溝２７が全くない
のも望ましくない。溝２７が全くない場合、電極２０の
端部の下側エッジ下端から、光電変換膜２２中へ欠陥線
２８が発生する。欠陥線２８が丁度最も電界集中の強い
ところに発生すると、画素電極２０から注入される電流
が大きくなり、残像量を増加させる。
【００５８】これに対して、図１７（ａ）に示すよう
に、溝２７を形成すると、欠陥線２８の始点が画素電極
２０の端部の下側エッジから外れるようになる。溝２７
の深さが大きいほど、画素電極２０の端部の下側エッジ
と欠陥線２８との距離は大きくなるが、反面、上述のよ
うに溝２７の深さが大きくなると電界が強くなる。つま
り、この両者はトレードオフの関係にある。
に、溝２７を形成すると、欠陥線２８の始点が画素電極
２０の端部の下側エッジから外れるようになる。溝２７
の深さが大きいほど、画素電極２０の端部の下側エッジ
と欠陥線２８との距離は大きくなるが、反面、上述のよ
うに溝２７の深さが大きくなると電界が強くなる。つま
り、この両者はトレードオフの関係にある。
【００５９】図１９のグラフは、溝２７の深さＤｓと画
素電極２０の厚みＴｓとの比Ｄｓ／Ｔｓと、残像量との
関係を調べた結果を示す。図１９から、比Ｄｓ／Ｔｓが
０．２以上１．０以下に最適範囲が存在することが分か
る。
素電極２０の厚みＴｓとの比Ｄｓ／Ｔｓと、残像量との
関係を調べた結果を示す。図１９から、比Ｄｓ／Ｔｓが
０．２以上１．０以下に最適範囲が存在することが分か
る。
【００６０】図２０（ａ）〜（ｄ）は、図１７（ａ）に
示すような溝２７を画素電極２０と共に形成するための
エッチング工程を順に示す。ここで、画素電極２０はチ
タン膜３０から形成され、第２絶縁層１９は平坦性を良
くするためにＢＰＳＧ、ＰＰＳＧ、ＢＳＧ等の不純物が
ドープされたシリコン酸化膜３６から形成される。
示すような溝２７を画素電極２０と共に形成するための
エッチング工程を順に示す。ここで、画素電極２０はチ
タン膜３０から形成され、第２絶縁層１９は平坦性を良
くするためにＢＰＳＧ、ＰＰＳＧ、ＢＳＧ等の不純物が
ドープされたシリコン酸化膜３６から形成される。
【００６１】まず、図２０（ａ）に示すように、ドープ
ドシリコン酸化膜３６上にスパッタ法や蒸着法等を用い
てチタン膜３０を形成する。チタン膜３０の膜厚は１ｎ
ｍから１０００ｎｍとする。次に、チタン膜３０上にレ
ジスト膜３４を塗布形成し、露光工程を経て、図２０
（ｂ）に示すように、レジスト膜３４に所定のパターン
を形成する。次に、ＲＩＥ装置において、ＢＣ１3 とＣ
ｌ2 の混合ガスを用い、図２０（ｃ）に示すように、チ
タン膜３０をエッチングする。
ドシリコン酸化膜３６上にスパッタ法や蒸着法等を用い
てチタン膜３０を形成する。チタン膜３０の膜厚は１ｎ
ｍから１０００ｎｍとする。次に、チタン膜３０上にレ
ジスト膜３４を塗布形成し、露光工程を経て、図２０
（ｂ）に示すように、レジスト膜３４に所定のパターン
を形成する。次に、ＲＩＥ装置において、ＢＣ１3 とＣ
ｌ2 の混合ガスを用い、図２０（ｃ）に示すように、チ
タン膜３０をエッチングする。
【００６２】ＢＰＳＧ、ＰＰＳＧ、ＢＳＧ等の不純物が
ドープされたシリコン酸化膜３６は、不純物がドープさ
れていないＳｉＯ2 膜と異なり、チタン膜３０のエッチ
ングガスであるＢＣ１3 とＣｌ2 の混合ガスによりエッ
チングされる。このため、チタン膜３０のエッチングが
進行してシリコン酸化膜３６の表面が露出すると、シリ
コン酸化膜３６も幾分エッチングされ、溝２７が形成さ
れる。この際、溝２７の深さを上述の比Ｄｓ／Ｔｓが
０．２以上１．０以下となるようにエッチング時間を調
整する。エッチング後、図２０（ｄ）に示すように、剥
離液を用いてレジスト膜３４を取り除く。
ドープされたシリコン酸化膜３６は、不純物がドープさ
れていないＳｉＯ2 膜と異なり、チタン膜３０のエッチ
ングガスであるＢＣ１3 とＣｌ2 の混合ガスによりエッ
チングされる。このため、チタン膜３０のエッチングが
進行してシリコン酸化膜３６の表面が露出すると、シリ
コン酸化膜３６も幾分エッチングされ、溝２７が形成さ
れる。この際、溝２７の深さを上述の比Ｄｓ／Ｔｓが
０．２以上１．０以下となるようにエッチング時間を調
整する。エッチング後、図２０（ｄ）に示すように、剥
離液を用いてレジスト膜３４を取り除く。
【００６３】上述の如く、第３実施例に係る固体撮像装
置によれば、画素電極２０の厚さと溝２７の深さとの関
係を特定することにより、画素電極２０の端部の下側エ
ッジにおける電界集中と、画素電極２０の端部の下側エ
ッジと光電変換膜２２中の欠陥線２８との相対位置との
トレードオフの関係を最適に調整することができ、残像
特性を向上させることが可能となる。
置によれば、画素電極２０の厚さと溝２７の深さとの関
係を特定することにより、画素電極２０の端部の下側エ
ッジにおける電界集中と、画素電極２０の端部の下側エ
ッジと光電変換膜２２中の欠陥線２８との相対位置との
トレードオフの関係を最適に調整することができ、残像
特性を向上させることが可能となる。
【００６４】なお、以上の説明において、画素電極の形
成方法としてＲＩＥを用いた例について述べたが、これ
に代えて、エキシマレーザー、ＣＤＥ、Ｘ線等の方法を
用いて微細な画素電極を形成することもできる。また、
理解を容易にするため、第１乃至第３実施例は個別に述
べたが、夫々の特徴は互いに組合わせて複合的に用いる
ことができ、これにより、より好ましい残像特性を得る
ことが可能となる。
成方法としてＲＩＥを用いた例について述べたが、これ
に代えて、エキシマレーザー、ＣＤＥ、Ｘ線等の方法を
用いて微細な画素電極を形成することもできる。また、
理解を容易にするため、第１乃至第３実施例は個別に述
べたが、夫々の特徴は互いに組合わせて複合的に用いる
ことができ、これにより、より好ましい残像特性を得る
ことが可能となる。
【００６５】
【発明の効果】以上説明したように、本発明によれば、
画素電極のエッジを特定の形状に加工して同エッジにお
ける電界集中を解消することにより、残像特性を向上さ
せることが可能となる。
画素電極のエッジを特定の形状に加工して同エッジにお
ける電界集中を解消することにより、残像特性を向上さ
せることが可能となる。
【００６６】また、本発明によれば、光電変換膜の厚さ
と画素電極間の間隔との関係を特定して光電変換膜中の
電界強度を低下させることにより、残像特性を向上させ
ることが可能となる。
と画素電極間の間隔との関係を特定して光電変換膜中の
電界強度を低下させることにより、残像特性を向上させ
ることが可能となる。
【００６７】また、本発明によれば、画素電極の厚さと
画素電極間の溝の深さとの関係を特定することにより、
画素電極の端部の下側エッジにおける電界集中と、画素
電極の端部の下側エッジと光電変換膜中の欠陥線との相
対位置とのトレードオフの関係を最適に調整することが
でき、残像特性を向上させることが可能となる。
画素電極間の溝の深さとの関係を特定することにより、
画素電極の端部の下側エッジにおける電界集中と、画素
電極の端部の下側エッジと光電変換膜中の欠陥線との相
対位置とのトレードオフの関係を最適に調整することが
でき、残像特性を向上させることが可能となる。
【図１】本発明の第１実施例に係る固体撮像装置を示す
概略断面図。
概略断面図。
【図２】（ａ）及び（ｂ）は夫々、残像特性を調べるた
めに用いた２種類のサンプルの概要を示す図。
めに用いた２種類のサンプルの概要を示す図。
【図３】図２図示の２種類のサンプルにおける残像特性
を示すグラフ。
を示すグラフ。
【図４】（ａ）及び（ｂ）は夫々、図２図示の２種類の
サンプルにおける電界強度分布を示すグラフ。
サンプルにおける電界強度分布を示すグラフ。
【図５】図２図示の２種類のサンプルにおける残像電流
の経時変化を示すグラフ。
の経時変化を示すグラフ。
【図６】図２（ａ）図示のサンプルにおける異なる電圧
に対する残像電流の経時変化を示すグラフ。
に対する残像電流の経時変化を示すグラフ。
【図７】画素電極の周辺長４Ｌと平面積Ｌ2 の比４Ｌ／
Ｌ2 と残像量との関係を示すグラフ。
Ｌ2 と残像量との関係を示すグラフ。
【図８】（ａ）及び（ｂ）は夫々、画素電極の端部の上
側エッジの形状を示す縦断面図、及びその曲率半径Ｒｓ
と画素電極の膜厚Ｔｓとの比Ｒｓ／Ｔｓと、残像量との
関係を示すグラフ。
側エッジの形状を示す縦断面図、及びその曲率半径Ｒｓ
と画素電極の膜厚Ｔｓとの比Ｒｓ／Ｔｓと、残像量との
関係を示すグラフ。
【図９】（ａ）及び（ｂ）は夫々、画素電極の端部の上
側エッジの形状の変更例を示す縦断面図、及びそのエッ
ジの角度θと残像量との関係を示すグラフ。
側エッジの形状の変更例を示す縦断面図、及びそのエッ
ジの角度θと残像量との関係を示すグラフ。
【図１０】（ａ）及び（ｂ）は夫々、実質的に矩形の画
素電極の４隅にあるエッジの形状を示す平面図、及びそ
の曲率半径Ｒｐと画素電極の一辺の長さＬｐとの比Ｒｐ
／Ｌｐと、残像量との関係を示すグラフ。
素電極の４隅にあるエッジの形状を示す平面図、及びそ
の曲率半径Ｒｐと画素電極の一辺の長さＬｐとの比Ｒｐ
／Ｌｐと、残像量との関係を示すグラフ。
【図１１】（ａ）〜（ｄ）は、図８（ａ）或いは図９
（ａ）に示すような画素電極の端部の上側エッジを形成
するためのエッチング工程を順に示す断面図。
（ａ）に示すような画素電極の端部の上側エッジを形成
するためのエッチング工程を順に示す断面図。
【図１２】画素電極の端部の上側エッジの別の形成方法
を示す断面図。
を示す断面図。
【図１３】画素電極の端部の上側エッジの更に別の形成
方法を示す断面図。
方法を示す断面図。
【図１４】（ａ）〜（ｄ）は、画素電極の端部の上側エ
ッジを更に別の方法で形成するためのエッチング工程を
順に示す断面図。
ッジを更に別の方法で形成するためのエッチング工程を
順に示す断面図。
【図１５】画素電極の間の間隔をパラメータとした場合
の、光電変換膜の厚さと電界強度との関係を示すグラ
フ。
の、光電変換膜の厚さと電界強度との関係を示すグラ
フ。
【図１６】本発明の第３実施例に係る固体撮像装置を示
す概略断面図。
す概略断面図。
【図１７】（ａ）及び（ｂ）は夫々、画素電極間で第２
絶縁層に形成された溝を拡大して示す断面図、及び画素
電極間で第２絶縁層に溝が形成されない状態を拡大して
示す断面図。
絶縁層に形成された溝を拡大して示す断面図、及び画素
電極間で第２絶縁層に溝が形成されない状態を拡大して
示す断面図。
【図１８】画素電極間の溝の深さＤｓと画素電極の厚み
Ｔｓとの比Ｄｓ／Ｔｓと、画素電極の端部の下側エッジ
における電界強度との関係を示すグラフ。
Ｔｓとの比Ｄｓ／Ｔｓと、画素電極の端部の下側エッジ
における電界強度との関係を示すグラフ。
【図１９】画素電極間の溝の深さＤｓと画素電極の厚み
Ｔｓとの比Ｄｓ／Ｔｓと、残像量との関係を示すグラ
フ。
Ｔｓとの比Ｄｓ／Ｔｓと、残像量との関係を示すグラ
フ。
【図２０】（ａ）〜（ｄ）は、図１７（ａ）に示すよう
な画素電極間の溝を画素電極と共に形成するためのエッ
チング工程を順に示す断面図。
な画素電極間の溝を画素電極と共に形成するためのエッ
チング工程を順に示す断面図。
１１…シリコン基板、１２…素子分離層、１３…拡散
層、１４…拡散層、１５…第１絶縁層、１６…転送電
極、１７…転送電極、１８…引き出し電極、１９…第２
絶縁層、２０…画素電極、２２…光電変換膜、２３…対
向電極、２４…ｉ型の水素化ａ−ＳｉＣ層、２５…ｉ型
の水素化ａ−Ｓｉ層、２６…ｐ型の水素化ａ−ＳｉＣ
層、２７…溝、２８…欠陥線、３０…チタン膜、３１…
シリコン酸化膜、３２…チタン膜下部、３３…チタン膜
上部、３４…レジスト膜、３５…不純物がドープされて
いないＳｉＯ2 膜、３６…不純物がドープされたシリコ
ン酸化膜、ＥＤ…エッジ、ＲＯ…信号電荷読みだし領
域、ＳＤ…信号電荷蓄積領域、ＴＣ…信号電荷転送領
域。
層、１４…拡散層、１５…第１絶縁層、１６…転送電
極、１７…転送電極、１８…引き出し電極、１９…第２
絶縁層、２０…画素電極、２２…光電変換膜、２３…対
向電極、２４…ｉ型の水素化ａ−ＳｉＣ層、２５…ｉ型
の水素化ａ−Ｓｉ層、２６…ｐ型の水素化ａ−ＳｉＣ
層、２７…溝、２８…欠陥線、３０…チタン膜、３１…
シリコン酸化膜、３２…チタン膜下部、３３…チタン膜
上部、３４…レジスト膜、３５…不純物がドープされて
いないＳｉＯ2 膜、３６…不純物がドープされたシリコ
ン酸化膜、ＥＤ…エッジ、ＲＯ…信号電荷読みだし領
域、ＳＤ…信号電荷蓄積領域、ＴＣ…信号電荷転送領
域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 鉄也 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 飯田 義典 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 古川 章彦 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 佐久間 尚志 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 大場 英史 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (6)
- 【請求項１】下地層と、前記下地層上に形成された複数
の画素電極と、前記画素電極を覆うように形成された光
電変換膜と、前記光電変換膜上に形成された対向電極と
を具備し、前記画素電極の周辺長ＷＬと平面積ＳＡとの
比ＷＬ／ＳＡが０．６μｍ-1以上であり、且つ前記光電
変換膜に面する前記画素電極のエッジが連続的に変化す
る面により規定されることを特徴とする固体撮像装置。 - 【請求項２】下地層と、前記下地層上に形成された複数
の画素電極と、前記画素電極を覆うように形成された光
電変換膜と、前記光電変換膜上に形成された対向電極と
を具備し、前記画素電極の周辺長ＷＬと平面積ＳＡとの
比ＷＬ／ＳＡが０．６μｍ-1以上であり、且つ前記光電
変換膜に面する前記画素電極のエッジが曲率半径を有す
るように形成され、前記曲率半径Ｒｓと前記画素電極の
膜厚Ｔｓとの比Ｒｓ／Ｔｓが０．２５以上であることを
特徴とする固体撮像装置。 - 【請求項３】下地層と、前記下地層上に形成された複数
の画素電極と、前記画素電極を覆うように形成された光
電変換膜と、前記光電変換膜上に形成された対向電極と
を具備し、前記画素電極の周辺長ＷＬと平面積ＳＡとの
比ＷＬ／ＳＡが０．６μｍ-1以上であり、且つ前記光電
変換膜に面する前記画素電極のエッジの角度が９５度以
上であることを特徴とする固体撮像装置。 - 【請求項４】下地層と、前記下地層上に形成された複数
の画素電極と、前記画素電極を覆うように形成された光
電変換膜と、前記光電変換膜上に形成された対向電極と
を具備し、前記画素電極の周辺長ＷＬと平面積ＳＡとの
比ＷＬ／ＳＡが０．６μｍ-1以上であり、且つ前記画素
電極が実質的に矩形で、その４隅の内の少なくとも１つ
のエッジが曲率半径を有するように形成され、前記曲率
半径Ｒｐと前記画素電極の一辺の長さＬｐとの比Ｒｐ／
Ｌｐが０．１２５以上であることを特徴とする固体撮像
装置。 - 【請求項５】下地層と、前記下地層上に形成された複数
の画素電極と、前記画素電極を覆うように形成された光
電変換膜と、前記光電変換膜上に形成された対向電極と
を具備し、前記画素電極の周辺長ＷＬと平面積ＳＡとの
比ＷＬ／ＳＡが０．６μｍ-1以上であり、且つ前記画素
電極間の距離が１．０μｍ以下であり、且つ前記光電変
換膜の厚さが１．６μｍ以下であることを特徴とする固
体撮像装置。 - 【請求項６】下地層と、前記下地層上に形成された複数
の画素電極と、前記画素電極を覆うように形成された光
電変換膜と、前記光電変換膜上に形成された対向電極と
を具備し、前記画素電極の周辺長ＷＬと平面積ＳＡとの
比ＷＬ／ＳＡが０．６μｍ-1以上であり、且つ前記画素
電極間で前記下地膜に溝が形成され、前記溝の深さＤｓ
と前記画素電極厚さＴｓとの比Ｄｓ／Ｔｓが０．２以上
１．０以下であることを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7054344A JPH08250698A (ja) | 1995-03-14 | 1995-03-14 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7054344A JPH08250698A (ja) | 1995-03-14 | 1995-03-14 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250698A true JPH08250698A (ja) | 1996-09-27 |
Family
ID=12968012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7054344A Pending JPH08250698A (ja) | 1995-03-14 | 1995-03-14 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250698A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011025067A1 (en) * | 2009-08-28 | 2011-03-03 | Fujifilm Corporation | Solid-state imaging device, process of making solid state imaging device, digital still camera, digital video camera, mobile phone, and endoscope |
| JP2011228648A (ja) * | 2010-03-31 | 2011-11-10 | Fujifilm Corp | 撮像素子 |
| US8232616B2 (en) | 2009-08-28 | 2012-07-31 | Fujifilm Corporation | Solid-state imaging device and process of making solid state imaging device |
| JP2012531046A (ja) * | 2009-06-17 | 2012-12-06 | ザ、リージェンツ、オブ、ザ、ユニバーシティー、オブ、ミシガン | フラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造、並びに薄膜電子工学を利用したフラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造のトポロジー均一性の改善方法 |
| US8378397B2 (en) | 2009-08-28 | 2013-02-19 | Fujifilm Corporation | Solid-state imaging device, process of making solid state imaging device, digital still camera, digital video camera, mobile phone, and endoscope |
| JP2015119113A (ja) * | 2013-12-19 | 2015-06-25 | 野洲メディカルイメージングテクノロジー株式会社 | アクティブマトリクスアレイ基板、信号処理装置、受光装置及び表示装置 |
| CN115332278A (zh) * | 2017-06-21 | 2022-11-11 | 索尼半导体解决方案公司 | 成像元件、层叠式成像元件和固态成像装置 |
-
1995
- 1995-03-14 JP JP7054344A patent/JPH08250698A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012531046A (ja) * | 2009-06-17 | 2012-12-06 | ザ、リージェンツ、オブ、ザ、ユニバーシティー、オブ、ミシガン | フラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造、並びに薄膜電子工学を利用したフラットパネルｘ線イメージャ内のフォトダイオード及び他のセンサ構造のトポロジー均一性の改善方法 |
| US9880296B2 (en) | 2009-06-17 | 2018-01-30 | Regents Of The University Of Michigan | Photodiode and other sensor structures in flat-panel x-ray imagers and method for improving topological uniformity of the photodiode and other sensor structures in flat-panel x-ray imagers based on thin-film electronics |
| WO2011025067A1 (en) * | 2009-08-28 | 2011-03-03 | Fujifilm Corporation | Solid-state imaging device, process of making solid state imaging device, digital still camera, digital video camera, mobile phone, and endoscope |
| US8232616B2 (en) | 2009-08-28 | 2012-07-31 | Fujifilm Corporation | Solid-state imaging device and process of making solid state imaging device |
| US8378397B2 (en) | 2009-08-28 | 2013-02-19 | Fujifilm Corporation | Solid-state imaging device, process of making solid state imaging device, digital still camera, digital video camera, mobile phone, and endoscope |
| US8704281B2 (en) | 2009-08-28 | 2014-04-22 | Fujifilm Corporation | Process of making a solid state imaging device |
| US8803211B2 (en) | 2009-08-28 | 2014-08-12 | Fujifilm Corporation | Solid-state imaging device, process of making solid state imaging device, digital still camera, digital video camera, mobile phone, and endoscope |
| JP2011228648A (ja) * | 2010-03-31 | 2011-11-10 | Fujifilm Corp | 撮像素子 |
| JP2015119113A (ja) * | 2013-12-19 | 2015-06-25 | 野洲メディカルイメージングテクノロジー株式会社 | アクティブマトリクスアレイ基板、信号処理装置、受光装置及び表示装置 |
| CN115332278A (zh) * | 2017-06-21 | 2022-11-11 | 索尼半导体解决方案公司 | 成像元件、层叠式成像元件和固态成像装置 |
| US12408455B2 (en) | 2017-06-21 | 2025-09-02 | Sony Semiconductor Solutions Corporation | Imaging element, stacked imaging element, and solid-state imaging apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230247320A1 (en) | Imaging device including signal line and unit pixel cell including charge storage region | |
| US8735953B2 (en) | Light reflecting CMOS image sensor | |
| US6147390A (en) | Solid-state imaging device with film of low hydrogen permeability including openings | |
| US6710370B2 (en) | Image sensor with performance enhancing structures | |
| US20090075417A1 (en) | Solid-state imaging device and method for producing the same | |
| JPH08250698A (ja) | 固体撮像装置 | |
| US7888161B2 (en) | Solid-state imaging device and method for producing the same | |
| EP0509820B1 (en) | Image pickup apparatus | |
| JP3402429B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH10214954A (ja) | 放射撮像装置 | |
| JPH01295457A (ja) | 積層型固体撮像装置及びその製造方法 | |
| JPH09261671A (ja) | 積層型固体撮像装置及びそれを用いたカラーカメラ | |
| US11843019B2 (en) | Pixel, associated image sensor, and method | |
| JP3255116B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH02143560A (ja) | 積層型固体撮像装置 | |
| WO2025192315A1 (ja) | 撮像装置およびカメラシステム | |
| US10615198B1 (en) | Isolation structures in film-based image sensors | |
| JPS6149467A (ja) | 固体撮像装置 | |
| JPS59196667A (ja) | 固体撮像装置 | |
| JPH08213583A (ja) | 固体撮像装置 | |
| JPS6051376A (ja) | 固体撮像装置 | |
| JPH04346269A (ja) | 固体撮像装置 | |
| JP2003031789A (ja) | 固体撮像装置およびその製造方法 | |
| JPS63312672A (ja) | 固体撮像装置 | |
| JPS62264657A (ja) | 固体撮像装置及びその製造方法 |