JPH08250728A - 電界効果型半導体装置及びその製造方法 - Google Patents

電界効果型半導体装置及びその製造方法

Info

Publication number
JPH08250728A
JPH08250728A JP7079525A JP7952595A JPH08250728A JP H08250728 A JPH08250728 A JP H08250728A JP 7079525 A JP7079525 A JP 7079525A JP 7952595 A JP7952595 A JP 7952595A JP H08250728 A JPH08250728 A JP H08250728A
Authority
JP
Japan
Prior art keywords
diffusion layer
layer
contact
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7079525A
Other languages
English (en)
Inventor
Hideaki Kuroda
英明 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7079525A priority Critical patent/JPH08250728A/ja
Priority to US08/611,188 priority patent/US6147383A/en
Priority to KR1019960005896A priority patent/KR960036129A/ko
Publication of JPH08250728A publication Critical patent/JPH08250728A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H10P30/221—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks characterised by the angle between the ion beam and the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/222—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 ＬＤＤ構造における高濃度拡散層の位置のば
らつきに起因する閾値電圧の変動をなくして、閾値電圧
のばらつきを小さくする。 【構成】 ＬＤＤ構造における低濃度拡散層４２の接合
深さが、チャネル部のうちでソース部に接している部分
における空乏層５７の深さ方向の幅よりも深い。このた
め、スペーサ４６の幅のばらつきによって、高濃度拡散
層５２の位置がチャネル長方向にばらついても、所謂ポ
ケット層としての拡散層４４とソース部側の空乏層５７
との位置関係が変動せず、閾値電圧に影響を与えるソー
ス部側の空乏層５７内におけるポケット層の不純物量が
変動しない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本願の発明は、ＬＤＤ構造であり
且つ埋め込みチャネル型で所謂ポケット層を有している
電界効果型半導体装置及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】図３は、上述の様な構造を有するＰチャ
ネルトランジスタの一従来例を示している。この一従来
例では、Ｎ- 型のＳｉ基板１１の表面近傍に、閾値電圧
を調整するためのＰ--型の拡散層１２が形成されてお
り、Ｓｉ基板１１の表面には、ゲート酸化膜としてのＳ
ｉＯ2 膜１３が形成されている。
【０００３】Ｎ型の不純物を添加された多結晶Ｓｉ膜１
４とＷＳｉx 膜１５とがＳｉＯ2 膜１３上に積層され且
つパターニングされてゲート電極１６になっており、こ
のゲート電極１６等をマスクにした不純物のイオン注入
で、Ｐ- 型の拡散層１７が形成されている。また、ゲー
ト電極１６等をマスクにした不純物の斜め回転イオン注
入で、所謂ポケット層としてのＮ型の拡散層２１が形成
されている。
【０００４】ゲート電極１６の側面には、ＳｉＯ2 膜２
２から成るスペーサ２３が形成されており、ゲート電極
１６及びスペーサ２３等をマスクにした不純物のイオン
注入で、Ｐ+ 型の拡散層２４が形成されている。そし
て、トランジスタが導通状態で且つドレイン部に付勢電
圧が印加されていない場合には、図３中の点線と拡散層
１７、２４及びＳｉＯ2 膜１３とに囲まれた領域が空乏
層２５になる。
【０００５】
【発明が解決しようとする課題】ところで、ＣＶＤ法で
堆積させたＳｉＯ2 膜２２の膜厚のばらつきやＳｉＯ2
膜２２に対するエッチバック量のばらつき等によって、
スペーサ２３の幅もばらつく。特に、図４に示す様に、
ＣＶＤ法でＳｉＯ2 膜２２を堆積させると、ゲート電極
１６が疎な領域における膜厚ｄ1 と密な領域における膜
厚ｄ2 とがｄ1 ＞ｄ2 となるので、ゲート電極１６の疎
密に対するＳｉＯ2 膜２２の膜厚の依存性が、スペーサ
２３の幅をばらつかせる最大の要因になっている。
【０００６】一方、既述の様に、拡散層２４はゲート電
極１６及びスペーサ２３等をマスクにした不純物のイオ
ン注入で形成されているので、スペーサ２３の幅がばら
つくと、拡散層２４の位置もチャネル長方向にばらつ
く。また、埋め込みチャネル型のトランジスタでは、ゲ
ート長が０．４μｍ程度以下になると、短チャネル効果
を抑制するために、ポケット層としての拡散層２１が必
須である。
【０００７】ところが、図３からも明らかな様に、拡散
層２４の位置がチャネル長方向にばらつくと、拡散層２
１と空乏層２５との位置関係が変動し、空乏層２５内に
おける拡散層２１の不純物量が変動する。このため、ト
ランジスタの閾値電圧がばらついて、トランジスタの歩
留りが低下する共に待機時電流も増大していた。
【０００８】
【課題を解決するための手段】請求項１の電界効果型半
導体装置は、半導体基板中のチャネル部に接している相
対的に低濃度の第１の拡散層と前記チャネル部とは反対
側で前記第１の拡散層に接している相対的に高濃度の第
２の拡散層とでソース部及びドレイン部の夫々が構成さ
れており、前記半導体基板と同一導電型で且つこの半導
体基板よりも不純物濃度が高い第３の拡散層が前記第１
の拡散層に接して前記チャネル部に設けられている埋め
込みチャネル型の電界効果型半導体装置において、前記
第１の拡散層の接合深さが、前記チャネル部のうちで前
記ソース部に接している部分における空乏層の深さ方向
の幅よりも深いことを特徴としている。
【０００９】請求項２の電界効果型半導体装置は、半導
体基板中のチャネル部に接している相対的に低濃度の第
１の拡散層と前記チャネル部とは反対側で前記第１の拡
散層に接している相対的に高濃度の第２の拡散層とでソ
ース部及びドレイン部の夫々が構成されており、前記半
導体基板と同一導電型で且つこの半導体基板よりも不純
物濃度が高い第３の拡散層が前記第１の拡散層に接して
前記チャネル部に設けられている埋め込みチャネル型の
電界効果型半導体装置において、前記第１の拡散層の接
合深さが、前記第２の拡散層の接合深さ以上であること
を特徴としている。
【００１０】請求項３の電界効果型半導体装置の製造方
法は、半導体基板中のチャネル部に接している相対的に
低濃度の第１の拡散層と前記チャネル部とは反対側で前
記第１の拡散層に接している相対的に高濃度の第２の拡
散層とでソース部及びドレイン部の夫々が構成されてお
り、前記半導体基板と同一導電型で且つこの半導体基板
よりも不純物濃度が高い第３の拡散層が前記第１の拡散
層に接して前記チャネル部に設けられている埋め込みチ
ャネル型の電界効果型半導体装置の製造方法において、
投影飛程が互いに異なる複数回のイオン注入によって前
記第１の拡散層を形成することを特徴としている。
【００１１】
【作用】請求項１の電界効果型半導体装置では、低濃度
の第１の拡散層の接合深さが、チャネル部のうちでソー
ス部に接している部分における空乏層の深さ方向の幅よ
りも深いので、高濃度の第２の拡散層の位置がチャネル
長方向にばらついても、所謂ポケット層としての第３の
拡散層とソース部側の空乏層との位置関係が変動せず、
閾値電圧に影響を与えるソース部側の空乏層内における
ポケット層の不純物量が変動しない。
【００１２】請求項２の電界効果型半導体装置では、低
濃度の第１の拡散層の接合深さが高濃度の第２の拡散層
の接合深さ以上であるので、この第２の拡散層の位置が
チャネル長方向にばらついても、所謂ポケット層として
の第３の拡散層と空乏層との位置関係が変動せず、閾値
電圧に影響を与えるソース部側の空乏層内におけるポケ
ット層の不純物量が変動しない。
【００１３】請求項３の電界効果型半導体装置の製造方
法では、投影飛程が互いに異なる複数回のイオン注入に
よって低濃度の第１の拡散層を形成しているので、この
第１の拡散層の接合深さを、チャネル部のうちでソース
部に接している部分における空乏層の深さ方向の幅より
も深くしたり、高濃度の第２の拡散層の接合深さ以上に
したりすることを、容易に行うことができる。
【００１４】
【実施例】以下、Ｐチャネルトランジスタに適用した本
願の発明の一実施例を、図１、２を参照しながら説明す
る。本実施例を製造するためには、図２（ａ）に示す様
に、Ｎ- 型のＳｉ基板３１の素子分離領域にＬＯＣＯＳ
法等でＳｉＯ2 膜３２を形成した後、素子活性領域の表
面近傍に閾値電圧調整用の不純物３３をイオン注入し
て、Ｐ--型の拡散層３４（図１）を形成する。
【００１５】次に、図２（ｂ）に示す様に、素子活性領
域の表面にゲート酸化膜としてのＳｉＯ2 膜３５を成長
させた後、Ｎ型の不純物を添加した多結晶Ｓｉ膜３６と
ＷＳｉx 膜３７等とを順次に堆積させ且つこれらのＷＳ
ｉx 膜３７及び多結晶Ｓｉ膜３６をパターニングしてゲ
ート電極３８を形成する。
【００１６】その後、ゲート電極３８及びＳｉＯ2 膜３
２をマスクにして０〜７°の角度で不純物４１をイオン
注入して、Ｐ- 型の拡散層４２（図２（ｃ））を形成す
る。このときのイオン注入は、１０〜５０ｋｅＶ程度の
加速エネルギー及び１０12〜１０14ｃｍ-2程度のドーズ
量で行うが、不純物４１としてＢＦ2 + を用いる第１段
階と不純物４１としてＢ+ を用いる第２段階との２段階
で行って、チャネル方向への不純物４１の拡散を防止し
つつ深い拡散層４２を形成する。
【００１７】また、ゲート電極３８及びＳｉＯ2 膜３２
をマスクにして、Ａｓ+ またはＰ+である不純物４３を
数十〜数百ｋｅＶ程度の加速エネルギー及び１０12〜１
０14ｃｍ-2程度のドーズ量で斜め回転イオン注入して、
ポケット層としてのＮ型の拡散層４４（図２（ｃ））を
形成する。
【００１８】次に、図２（ｃ）に示す様に、膜厚が数十
〜数百ｎｍのＳｉＯ2 膜４５をＣＶＤ法で堆積させ、Ｓ
ｉＯ2 膜４５の全面をエッチバックして、このＳｉＯ2
膜４５から成るスペーサ４６をゲート電極３８の側面に
形成する。そして、汚染防止用等のために膜厚が数十ｎ
ｍのＳｉＯ2 膜４７を全面に成長させる。
【００１９】その後、ゲート電極３８、スペーサ４６及
びＳｉＯ2 膜３２をマスクにして、１０〜５０ｋｅＶ程
度の加速エネルギー及び１０15〜１０16ｃｍ-2程度のド
ーズ量でＢＦ2 + である不純物５１をイオン注入して、
Ｐ+ 型の拡散層５２（図２（ｄ））を形成する。
【００２０】次に、拡散層５２等の不純物を活性化させ
るためのアニールを行った後、図２（ｄ）に示す様に、
膜厚が数百ｎｍの層間絶縁膜５３をＣＶＤ法で堆積さ
せ、拡散層５２に達するコンタクト孔５４を層間絶縁膜
５３等に開口する。そして、コンタクト孔５４をタング
ステンプラグ５５で埋め、Ａｌ配線５６をパターニング
し、更に従来公知の工程を経て、このトランジスタを完
成させる。
【００２１】なお、図２（ｄ）では拡散層４２の接合深
さと拡散層５２の接合深さとが互いに略等しいが、拡散
層４２の接合深さが拡散層５２の接合深さより深くても
よい。何れの場合でも、スペーサ４６の幅のばらつきに
よって、拡散層５２の位置がチャネル長方向にばらつい
ても、拡散層４４と空乏層との位置関係が変動せず、空
乏層内における拡散層４４の不純物量が変動しない。従
って、スペーサ４６の幅のばらつきに起因する閾値電圧
の変動がなくて、閾値電圧のばらつきが小さい。
【００２２】また、図１に示す様に、拡散層４２の接合
深さが拡散層５２の接合深さより浅くても、拡散層４２
の接合深さが、チャネル部のうちでソース部に接してい
る部分における空乏層５７の深さ方向の幅よりも深けれ
ば、拡散層５２の位置がチャネル長方向にばらついて
も、拡散層４４と空乏層５７との位置関係が変動しな
い。このため、空乏層５７内における拡散層４４の不純
物量が変動せず、スペーサ４６の幅のばらつきに起因す
る閾値電圧の変動がなくて、閾値電圧のばらつきが小さ
い。
【００２３】なお、以上の実施例は本願の発明をＰチャ
ネルトランジスタに適用したものであるが、ゲート電極
がＰ型であるために埋め込みチャネル型になっているＮ
チャネルトランジスタにも本願の発明を当然に適用する
ことができる。
【００２４】
【発明の効果】請求項１、２の電界効果型半導体装置で
は、高濃度の第２の拡散層の位置がチャネル長方向にば
らついても、所謂ポケット層としての第３の拡散層と空
乏層との位置関係が変動せず、閾値電圧に影響を与える
ソース部側の空乏層内におけるポケット層の不純物量が
変動しない。従って、高濃度の第２の拡散層の位置のば
らつきに起因する閾値電圧の変動がなくて、閾値電圧の
ばらつきが小さい。
【００２５】請求項３の電界効果型半導体装置の製造方
法では、低濃度の第１の拡散層の接合深さを、チャネル
部のうちでソース部に接している部分における空乏層の
深さ方向の幅よりも深くしたり、高濃度の第２の拡散層
の接合深さ以上にしたりすることを、容易に行うことが
できるので、閾値電圧のばらつきが小さい電界効果型半
導体装置を容易に製造することができる。
【図面の簡単な説明】
【図１】本願の発明の一実施例の拡大側断面図である。
【図２】本願の発明の一実施例を工程順に示す側断面図
である。
【図３】本願の発明の一従来例の拡大側断面図である。
【図４】一従来例における課題の要因を説明するための
側断面図である。
【符号の説明】
４２ 拡散層 ４４ 拡散層 ５２ 拡散層 ５７ 空乏層

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板中のチャネル部に接している
    相対的に低濃度の第１の拡散層と前記チャネル部とは反
    対側で前記第１の拡散層に接している相対的に高濃度の
    第２の拡散層とでソース部及びドレイン部の夫々が構成
    されており、 前記半導体基板と同一導電型で且つこの半導体基板より
    も不純物濃度が高い第３の拡散層が前記第１の拡散層に
    接して前記チャネル部に設けられている埋め込みチャネ
    ル型の電界効果型半導体装置において、 前記第１の拡散層の接合深さが、前記チャネル部のうち
    で前記ソース部に接している部分における空乏層の深さ
    方向の幅よりも深いことを特徴とする電界効果型半導体
    装置。
  2. 【請求項２】 半導体基板中のチャネル部に接している
    相対的に低濃度の第１の拡散層と前記チャネル部とは反
    対側で前記第１の拡散層に接している相対的に高濃度の
    第２の拡散層とでソース部及びドレイン部の夫々が構成
    されており、 前記半導体基板と同一導電型で且つこの半導体基板より
    も不純物濃度が高い第３の拡散層が前記第１の拡散層に
    接して前記チャネル部に設けられている埋め込みチャネ
    ル型の電界効果型半導体装置において、 前記第１の拡散層の接合深さが、前記第２の拡散層の接
    合深さ以上であることを特徴とする電界効果型半導体装
    置。
  3. 【請求項３】 半導体基板中のチャネル部に接している
    相対的に低濃度の第１の拡散層と前記チャネル部とは反
    対側で前記第１の拡散層に接している相対的に高濃度の
    第２の拡散層とでソース部及びドレイン部の夫々が構成
    されており、 前記半導体基板と同一導電型で且つこの半導体基板より
    も不純物濃度が高い第３の拡散層が前記第１の拡散層に
    接して前記チャネル部に設けられている埋め込みチャネ
    ル型の電界効果型半導体装置の製造方法において、 投影飛程が互いに異なる複数回のイオン注入によって前
    記第１の拡散層を形成することを特徴とする電界効果型
    半導体装置の製造方法。
JP7079525A 1995-03-10 1995-03-10 電界効果型半導体装置及びその製造方法 Pending JPH08250728A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7079525A JPH08250728A (ja) 1995-03-10 1995-03-10 電界効果型半導体装置及びその製造方法
US08/611,188 US6147383A (en) 1995-03-10 1996-03-05 LDD buried channel field effect semiconductor device and manufacturing method
KR1019960005896A KR960036129A (ko) 1995-03-10 1996-03-07 전계효과형 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7079525A JPH08250728A (ja) 1995-03-10 1995-03-10 電界効果型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08250728A true JPH08250728A (ja) 1996-09-27

Family

ID=13692407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7079525A Pending JPH08250728A (ja) 1995-03-10 1995-03-10 電界効果型半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US6147383A (ja)
JP (1) JPH08250728A (ja)
KR (1) KR960036129A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888198B1 (en) 1998-05-20 2011-02-15 Samsung Electronics Co., Ltd. Method of fabricating a MOS transistor with double sidewall spacers in a peripheral region and single sidewall spacers in a cell region

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926714A (en) * 1996-12-03 1999-07-20 Advanced Micro Devices, Inc. Detached drain MOSFET
US6025232A (en) 1997-11-12 2000-02-15 Micron Technology, Inc. Methods of forming field effect transistors and related field effect transistor constructions
US5970353A (en) * 1998-03-30 1999-10-19 Advanced Micro Devices, Inc. Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion
US6251755B1 (en) * 1999-04-22 2001-06-26 International Business Machines Corporation High resolution dopant/impurity incorporation in semiconductors via a scanned atomic force probe
TW449836B (en) * 1999-09-06 2001-08-11 Winbond Electronics Corp Manufacturing method and device for forming anti-punch-through region by large-angle-tilt implantation
US6635925B1 (en) * 1999-10-29 2003-10-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US6974998B1 (en) 2001-09-19 2005-12-13 Altera Corporation Field effect transistor with corner diffusions for reduced leakage
US6882009B2 (en) * 2002-08-29 2005-04-19 Industrial Technology Research Institute Electrostatic discharge protection device and method of manufacturing the same
US7092227B2 (en) * 2002-08-29 2006-08-15 Industrial Technology Research Institute Electrostatic discharge protection circuit with active device
US7326998B1 (en) * 2002-11-14 2008-02-05 Altera Corporation Effective I/O ESD protection device for high performance circuits
KR100602113B1 (ko) * 2003-12-31 2006-07-19 동부일렉트로닉스 주식회사 트랜지스터 및 그의 제조 방법
US20060125121A1 (en) * 2004-12-15 2006-06-15 Chih-Hsin Ko Capacitor-less 1T-DRAM cell with Schottky source and drain
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US9577079B2 (en) * 2009-12-17 2017-02-21 Infineon Technologies Ag Tunnel field effect transistors
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US9875976B2 (en) * 2015-12-31 2018-01-23 Taiwan Semiconductor Manufacturing Company Ltd. Switching device
CN114551595B (zh) * 2020-11-20 2023-10-31 苏州华太电子技术股份有限公司 应用于射频放大的沟道掺杂调制rfldmos器件及制法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
US5102816A (en) * 1990-03-27 1992-04-07 Sematech, Inc. Staircase sidewall spacer for improved source/drain architecture
JP2907344B2 (ja) * 1990-06-27 1999-06-21 株式会社東芝 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888198B1 (en) 1998-05-20 2011-02-15 Samsung Electronics Co., Ltd. Method of fabricating a MOS transistor with double sidewall spacers in a peripheral region and single sidewall spacers in a cell region

Also Published As

Publication number Publication date
US6147383A (en) 2000-11-14
KR960036129A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
JPH08250728A (ja) 電界効果型半導体装置及びその製造方法
US7382024B2 (en) Low threshold voltage PMOS apparatus and method of fabricating the same
US6768179B2 (en) CMOS of semiconductor device and method for manufacturing the same
US5880502A (en) Low and high voltage CMOS devices and process for fabricating same
JP2663402B2 (ja) Ｃｍｏｓ集積回路デバイスの製造方法
JP2707977B2 (ja) Ｍｏｓ型半導体装置およびその製造方法
JPH0294477A (ja) 半導体装置及びその製造方法
JP2005513774A (ja) Ｎチャネルトランジスタおよびｐチャネルトランジスタのそれぞれを最適化する、異なるスペーサを形成する方法
JP2001156290A (ja) 半導体装置
JPH08264789A (ja) 絶縁ゲート半導体装置および製造方法
JPH05267331A (ja) Ｍｏｓ型半導体装置の製造方法
JP3425043B2 (ja) Ｍｉｓ型半導体装置の製造方法
JP3114654B2 (ja) 半導体装置の製造方法
US5612244A (en) Insulated gate semiconductor device having a cavity under a portion of a gate structure and method of manufacture
JPH11284178A (ja) 絶縁ゲートトランジスタ及びその製造方法並びに半導体集積回路装置
JPS6251216A (ja) 半導体装置の製造方法
JPH02196434A (ja) Ｍｏｓトランジスタの製造方法
JP2506947B2 (ja) 半導体装置およびその製造方法
KR100334968B1 (ko) 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법
JPH0964361A (ja) 半導体装置の製造方法
JP2002057222A (ja) 半導体装置およびその製造方法
KR100434955B1 (ko) 반도체 소자의 ｃｍｏｓ 및 그 제조 방법
KR101231229B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JPH06163842A (ja) 半導体集積回路装置及びその製造方法
JPH06112218A (ja) 半導体装置及びその製造方法