JPH08255883A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＳＯＩ層を均一な厚みでかつ薄く形成するこ
とができ、多結晶シリコン層による段差埋め込みを必要
としない、半導体基板の製造方法を提供する。 【構成】 第一、第二のシリコン基板１、７に絶縁膜を
形成する工程、第一のシリコン基板の絶縁膜をエッチン
グし、絶縁膜パターン３と露出パターン４を形成する工
程、露出パターン４側に単結晶シリコンをエピタキシャ
ル成長させ、エピタキシャル層５で絶縁膜パターン３を
覆う工程、エピタキシャル層５を平坦化し、かつエピタ
キシャル平坦化層６を絶縁膜パターン３の厚さより厚く
形成する工程、エピタキシャル平坦化層６面と第二のシ
リコン基板７の絶縁膜８面を接着する工程、接着された
第一、第二のシリコン基板１、７のうち第一のシリコン
基板１を研磨し、絶縁膜パターン３を露出させる工程、
露出した絶縁膜パターン３をエッチング除去する工程、
エピタキシャル平坦化層６を平坦化する工程、を備えて
いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体基板の製造方法に
係り、詳しくはシリコン基板どうしを接着してＳＯＩ
（Silicon on insyulator ）基板を形成する、半導体基
板の製造方法に関する。

【０００２】

【従来の技術】ＳＯＩ基板を製造する方法としては、例
えば第一のシリコンウエハの表面を酸化して酸化膜を形
成した後、これの酸化膜面を第二のシリコンウエハと接
着し、その後、第一のシリコンウエハを研磨してこれを
薄膜にするとといった方法が考えられる。ところが、シ
リコンウエハ全面を均一に研磨してこれを薄膜にするこ
とは技術的にきわめて困難であることから、従来の製造
工程ではこの方法をそのまま採用することができない。

【０００３】このような背景から従来のＳＯＩ基板製造
工程では、まず、第一のシリコンウエハの素子形成面に
わずかな段差を設けてこの段差形成面を酸化し、さらに
この段差形成面の凹部を例えば多結晶シリコン層で埋め
込んで該段差形成面を平坦化する。そして、この平坦化
した面を別のシリコンウエハと接着し、第一のシリコン
ウエハを薄膜になるまで研磨してＳＯＩ基板を得る、と
いった方法が採られている。このとき、研磨停止の基準
面として、前記の酸化した部分が利用されている。

【０００４】このような製造方法を具体的に説明する
と、まず、図４（ａ）に示すように第一のシリコンウエ
ハ３０の表層部にフォトリソグラフィー技術、エッチン
グ技術を用いてパターニングを行い、凹部３１ａ、凸部
３１ｂからなる凹凸面３１を形成する。このとき、凹部
３１ａと凸部３１ｂとの段差は０．１〜１．０μｍとす
る。次に、凹凸面３１の全面に熱酸化処理を施し、図４
（ｂ）に示すように凹凸面３１の表層部にＳｉＯ₂ 膜か
らなる研磨停止層３２を形成する。

【０００５】次いで、凹凸面３１の段差を埋めるため、
図４（ｃ）に示すようにその研磨停止層３２上にＣＶＤ
法等によって多結晶シリコン層３３を堆積形成し、さら
にこの多結晶シリコン層３３を研磨してその表面を平坦
化する。次いで、図４（ｄ）に示すように多結晶シリコ
ン層３３の表面に第二のシリコンウエハ３４を接着し、
続いて、第一のシリコンウエハ３０の底面、すなわち凹
凸面３１を形成した面と反対の側の面を研磨する。な
お、図４（ｄ）では、図４（ａ）〜（ｃ）とはその上下
の配置を逆にしている。

【０００６】その後、前記研磨作業を研磨停止層３２の
表面まで行った時点で止めることにより、図４（ｅ）に
示すようにＳｉＯ₂ 膜からなる研磨停止層３２上に、第
一のシリコンウエハ３０の凸部３１ｂからなる素子形成
部３５、すなわちＳＯＩ層を形成し、これによりＳＯＩ
基板を得る。そして、得られたＳＯＩ基板の素子形成部
３５に所望の素子を形成することなどによって半導体装
置を得る。

【０００７】

【発明が解決しようとする課題】しかしながら、図４に
示した製造方法には以下に述べる不都合がある。第一の
シリコンウエハ３０をエッチングしてこれをパターニン
グした際、単一の材質であるシリコンウエハ３０をエッ
チングすることから、このエッチングにバラつきが生じ
易くなり、得られる凹凸面３１の段差を均一にすること
がきわめて困難となる。したがって、この凹凸面３１の
段差にバラつきが生じてしまうことから、凹凸面３１の
凸部３１ｂによって形成される素子形成部３５の厚さに
もバラつきが生じてしまい、このため素子形成部３５に
半導体素子を形成する際の工程管理が難しくなってしま
う。また、半導体装置のファインピッチ化に伴い、例え
ば０．１８μｍルールに対応するためにはＳＯＩ層を２
６ｎｍ程度に薄くしたいとの要望があるが、前述したよ
うに凹凸面３１の段差を均一にすることが困難であるこ
とから、この段差を小さくすることが難しく、したがっ
て得られるＳＯＩ層を十分薄くできないのが実状であ
る。

【０００８】さらに、凹凸面３１の段差を埋める多結晶
シリコン層３３を研磨してこれを平坦化するが、この多
結晶シリコン層３３の段差が凹凸面３１の段差に対応し
て大きくなるため、平坦化が困難になる。また、この平
坦化が不十分であると、第二のシリコンウエハ３４と接
着したときその接着面間に気泡を巻き込んでしまうこと
がある。そして、このように接着面間に気泡をまき込ん
でしまうと、この気泡に起因して接着面間に剥離が生じ
たり、得られたＳＯＩ基板からなる半導体装置の劣化が
早まってしまう。したがって、現状では多結晶シリコン
層３３の平坦化を確実にするため、該多結晶シリコン層
３３の層厚を５μｍ程度と十分厚くし、その研磨厚を多
くしているが、これにより多結晶シリコン層３３の形
成、およびその研磨に時間がかかってしまい、コストア
ップを招いている。

【０００９】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、ＳＯＩ基板を形成するに
あたり、ＳＯＩ層を均一な厚みでかつ薄く形成すること
ができ、しかも多結晶シリコン層による段差埋め込みを
必要としない、半導体基板の製造方法を提供することに
ある。

【００１０】

【課題を解決するための手段】本発明の半導体基板の製
造方法では、第一のシリコン基板、第二のシリコン基板
のそれぞれの上面に絶縁膜を形成する工程と、前記第一
のシリコン基板の絶縁膜を所定パターンにエッチングす
ることにより、絶縁膜パターンおよびエッチングにより
露出する前記第一のシリコン基板の露出パターンを形成
する工程と、前記第一のシリコン基板の露出パターン側
に単結晶シリコンをエピタキシャル成長させ、得られる
エピタキシャル層で前記絶縁膜パターンを覆う工程と、
前記エピタキシャル層の表面を研磨してこれを平坦化す
るとともに、この平坦化されてなるエピタキシャル平坦
化層を前記絶縁膜パターンの厚さより所定厚み厚く形成
する工程と、該エピタキシャル平坦化層を有した第一の
シリコン基板のエピタキシャル平坦化層面と、前記第二
のシリコン基板の絶縁膜面とを接着する工程と、接着さ
れた第一、第二のシリコン基板のうち第一のシリコン基
板を研磨し、前記絶縁膜パターンを露出させる工程と、
露出した絶縁膜パターンを選択的にエッチングしてこれ
を除去する工程と、前記エピタキシャル平坦化層の、前
記絶縁膜パターンをエッチング除去した側の面を研磨
し、これを平坦化する工程とを具備してなることを前記
課題の解決手段とした。

【００１１】

【作用】本発明の半導体基板の製造方法によれば、第一
のシリコン基板上にエピタキシャル層を成長させ、これ
を平坦化して接着面とするとともに、該エピタキシャル
層からＳＯＩ層を形成するので、従来のごとく多結晶シ
リコン層を形成する必要がなくなる。また、第一のシリ
コン基板に絶縁膜を形成した後、この絶縁膜をエッチン
グして絶縁膜パターンを形成し、該絶縁膜パターンと第
一のシリコン基板との間に段差を形成するので、第一の
シリコン基板とは材質の異なる絶縁膜をエッチングする
ことにより、該エッチングの制御が容易になり、したが
って第一のシリコン基板上に形成される前記段差のバラ
つきがほとんどなくなる。また、段差を形成するために
絶縁膜を形成してこれをエッチングしているので、絶縁
膜の形成およびエッチングが共に制御し易く、したがっ
て絶縁膜を薄厚にして前記段差を小さくすることが可能
となる。さらに、第一のシリコン基板のエピタキシャル
平坦化層面と第二のシリコン基板の絶縁膜面とを接着す
るようにしたので、第一のシリコン基板と第二のシリコ
ン基板とを接着するために多結晶シリコン層を形成する
ことが不要になる。

【００１２】

【実施例】以下、本発明の半導体基板の製造方法の一実
施例を、図１（ａ）〜（ｅ）、図２（ａ）〜（ｄ）を参
照して詳しく説明する。本実施例では、ＳＯＩ基板を形
成するにあたり、まず、図１（ａ）に示すように第一の
シリコンウエハ（第一のシリコン基板）１を用意し、こ
れの一方の表面にＳｉＯ₂ からなる酸化膜（絶縁膜）２
を形成する。酸化膜２の形成法としては、熱酸化法、Ｃ
ＶＤ法等の公知の方法が採用されるが、酸化膜２の膜厚
については２〜２０ｎｍとするのが好ましい。なぜな
ら、熱酸化法での酸化膜の形成は２ｎｍが限界とされて
いることから、２ｎｍ未満の厚さに形成するのは技術的
に困難だからであり、一方２０ｎｍを越える厚さにする
と、後述するようにこの上に形成するエピタキシャル層
に段差が大きくなってしまい、その平坦化の際の研磨に
時間がかかってしまうからである。また、これとは別
に、第二のシリコンウエハ（第二のシリコン基板）につ
いてもその上面にＳＩＯ₂ からなる酸化膜（絶縁膜）を
形成する。ただし、この酸化膜は後述するように得られ
るＳＯＩ基板の絶縁層となることから、その厚さについ
ては、前記酸化膜２の場合と異なり、ＳＯＩ基板の絶縁
層として要求される厚さに形成される。

【００１３】次に、前記第一のシリコンウエハ１の酸化
膜２を予め設定した所定パターンにエッチングし、図１
（ｂ）に示すように酸化膜パターン（絶縁膜パターン）
３を形成するとともに、このエッチングによって第一の
シリコンウエハ１の上面を部分的に露出させ、この露出
部分からなる露出パターン４を形成する。酸化膜２のパ
ターニングとして具体的には、酸化膜２上にレジスト層
（図示略）を形成し、これを前記所定パターンに対応さ
せて露光・現像処理した後、得られたレジストパターン
を用いてエッチングするといった従来公知の方法が採用
される。ここで、酸化膜パターン３としては、例えば図
３（ａ）に示すように格子状の酸化膜パターン３ａと
し、したがってこの格子状の酸化膜パターン３ａの間に
正方形状等の多数の露出パターン４ａ…を形成してもよ
く、あるいは、図３（ｂ）に示すように縦横に一定の間
隔でドット状の酸化膜パターン３ｂ…を形成し、これに
よりそれ以外の箇所を露出パターン４ｂとしてもよい
が、形状は特に限定されない。

【００１４】ただし、この酸化膜パターン３について
は、後述するようにこれを研磨停止層として機能させる
ことから、第一のシリコンウエハ１上にてほぼ均一に分
散して配置するのが好ましい。また、その面積について
も、研磨停止層として機能させるうえで十分な面積が必
要であり、具体的には、露出パターン４と酸化膜パター
ン３との面積比を、３：７〜６：４の範囲とするのが好
ましい。すなわち、露出パターン４の割合を全体の３／
１０未満にすると、研磨停止層として確実に機能せず、
該酸化膜パターン３を過ぎて研磨されるおそれがあるか
らであり、一方、全体の６／１０を越えると、後述する
ように露出パターン４からエピタキシャル成長させる
際、露出パターン４の面積割合が小さく、酸化膜パター
ン３を覆ってエピタキシャル成長させるのに長時間かか
ってしまうからである。

【００１５】次いで、前記第一のシリコンウエハ１の露
出パターン４側に、第一のシリコンウエハ１を結晶種と
してエピタキシャル成長させ、図１（ｃ）に示すように
単結晶シリコンからなるエピタキシャル層５を形成する
とともに、酸化膜パターン３上にまで結晶が延びるよう
に成長させることによって該エピタキシャル層５により
前記酸化膜パターン３を覆う。このようにしてエピタキ
シャル層５で酸化パターン３を覆うと、酸化膜パターン
３の形成によってこれと露出パターン４との間に必然的
に形成される段差により、当然得られるエピタキシャル
層５にもゆるやかな段差が形成される。

【００１６】なお、エピタキシャル層５の厚さについて
は、後述するように該エピタキシャル層５の平坦化のた
めの研磨分が必要となることから、所望するＳＯＩ層の
厚みと酸化膜パターン３の厚さとの和の２倍程度、具体
的には５０〜１００ｎｍ程度とされる。また、エピタキ
シャル成長については、その結晶方位が例えば＜１００
＞や＜１１１＞などどのものでもよく、また、前記酸化
膜パターン３についても、予め得られるエピタキシャル
層５の結晶方位に合わせて、例えば＜１００＞のときに
は多数の四角形に、また＜１１１＞のときには多数の三
角形や円形等にしてもよい。

【００１７】次いで、得られたエピタキシャル層５の表
面を研磨し、図１（ｄ）に示すように前述したゆるやか
な段差をなくしてこれを平坦化し、エピタキシャル平坦
化層６を形成する。研磨法としては、例えば従来公知の
ＣＭＰ法（化学的機械的研磨法）が採用され、具体的に
は、ｐＨ１０．５程度の弱アルカリ性に調整されたアン
モニア水を研磨液として用い、ＳｉＯ₂ を砥粒とするス
ラリーと研磨布による研磨といった方法が採用される。
このような平坦化にあたっては、得られるエピタキシャ
ル平坦化層６の厚さが酸化膜パターン３の厚さより所定
厚み厚くなるように、すなわち、エピタキシャル平坦層
６の表面が酸化膜パターン３の表面より所定厚み分高く
なるように研磨する。なお、この所定厚みについては、
後述するように該厚み部分がＳＯＩ層となることから、
予め設定したＳＯＩ層の厚み、例えば２６ｎｍ程度の厚
みに一致するように形成する。

【００１８】次いで、図１（ｅ）に示すように第一のシ
リコンウエハ１のエピタキシャル平坦化層６面と、先に
用意した第二のシリコンウエハ７の酸化膜８面とを接着
する。この接着法としては、それぞれの接着面、すなわ
ちエピタキシャル平坦化層６面と酸化膜８面とをアンモ
ニア過水（アンモニア水と過酸化水素水との混合液）で
洗浄処理し、乾燥後両面を当接し、その後、熱処理する
といった方法が採られる。熱処理温度としては、後工程
において接着面が剥離することを防止するため、得られ
るＳＯＩ基板を用いたデバイス工程において加えられる
最高温度、具体的には９００〜１０００℃程度とされ
る。

【００１９】次いで、接着された第一、第二のシリコン
ウエハ１、７のうち第一のシリコンウエハ１を研削し、
図２（ａ）に示すように第一のシリコンウエハ１を薄膜
化する。ここでの研削法としては、例えばダイヤモンド
を砥粒とするグラインダーを用い、予めその研削速度と
第一のシリコンウエハ１の厚さとを考慮し、研削面が酸
化膜パターン３に到達する以前、具体的には第一のシリ
コンウエハ１が３μｍ以上程度残った時点で終了するよ
うにして行う。第一のシリコンウエハ１が３μｍ以上程
度残るようにするのは、この研削によって酸化膜パター
ン３やエピタキシャル平坦化層６にダーメージが生じな
いようにするためである。なお、図２（ａ）〜（ｄ）に
おいては、その第二のシリコンウエハ７の位置を図１
（ｅ）に示した位置と逆に、すなわち第二のシリコンウ
エハ７が上側にあったのを下側に配置している。

【００２０】次いで、研削後に残った第一のシリコンウ
エハ１の薄膜を、酸化膜パターン３を研磨停止層として
機能させることにより研磨処理し、図２（ｂ）に示すよ
うに酸化膜パターン３を露出させる。なお、研磨法とし
ては、前述したエピタキシャル層５と同様の方法が採用
される。このようにして研磨を行うと、第一のシリコン
ウエハ１を形成する単結晶シリコンに比べて硬い酸化膜
（ＳｉＯ₂ 膜）パターン３が第一のシリコンウエハ１の
薄膜の下に位置していることから、研磨面が第一のシリ
コンウエハ１を過ぎて酸化膜パターン３に到達すると、
その研磨速度が格段に遅くなる。したがって、酸化膜パ
ターン３は前記したように研磨停止層として機能するも
のとなるのである。またこのとき、露出パターン４の面
積比が、前述したように全体の３／１０〜６／１０であ
れば、酸化膜パターン３のない部分において極端に深く
研磨されるといったこともなくなる。

【００２１】次いで、研磨により露出させた酸化膜パタ
ーン３を選択的にエッチングし、図２（ｃ）に示すよう
にこれを除去する。このエッチング処理としては、例え
ば希フッ酸等をエッチング液とするウエットエッチング
が採用される。なお、このエッチングにより、酸化膜パ
ターン３間に位置するエピタキシャル平坦化層６が幾分
かエッチングされても、後述するようにこの部分は研磨
除去するので何等支障がない。したがって、酸化膜パタ
ーン３のエッチング除去についてはその工程管理が非常
に容易になる。

【００２２】その後、エピタキシャル平坦化層６の、酸
化膜パターン３をエッチング除去した側の面を仕上げ研
磨し、図２（ｄ）に示すようにこれを平坦化してＳＯＩ
層９を形成し、第二のシリコンウエハ７の酸化膜（絶縁
膜）８上にＳＯＩ層９を有してなるＳＯＩ基板１０を得
る。なお、ここでの研磨法としても、前述したエピタキ
シャル層５と同様の方法が採用される。また、図１、図
２中においては、酸化膜パターン３を分かり易くするた
めその厚さを実際の寸法より拡大して記載しているが、
前述したように酸化膜パターン３の厚さは２〜２０ｎｍ
が好ましいとしたように極めて薄いものであるから、こ
の工程での研磨は短時間ですむ処理となる。そして、従
来と同様に得られたＳＯＩ基板１０のＳＯＩ層９に所望
の素子を形成することなどにより、半導体装置を得る。

【００２３】このような半導体基板の製造方法にあって
は、段差を形成するために酸化膜２を形成してこれをエ
ッチングしているので、酸化膜２の形成およびそのエッ
チングが共に制御し易くなり、したがって酸化膜２を例
えば２〜２０ｎｍと薄厚にして前記段差を小さくするこ
とができる。また、酸化膜パターン３によって段差を形
成し、この酸化膜パターン３の上にエピタキシャル層５
を形成しているので、酸化膜パターン３による段差を小
さくできることから、エピタキシャル層５に形成される
段差も小さくすることができ、したがってこのエピタキ
シャル層５の平坦化を容易にすることができる。そし
て、このようにエピタキシャル層５の平坦化が容易であ
ることから、エピタキシャル平坦化層６の平坦化面を十
分平坦にすることができ、これにより第二のシリコンウ
エハ７との接着を良好にすることができる。

【００２４】また、酸化膜パターン３を薄厚に形成でき
るので、この酸化膜パターン３をエッチング除去した後
の、エピタキシャル平坦化層６の仕上げの研磨量を少な
くすることができ、これにより得られるＳＯＩ層９の厚
さ精度を高くすることができる。さらに、エピタキシャ
ル層５の平坦化が容易であることから、得られるエピタ
キシャル平坦化層６の厚さ精度を高くすることができ、
しかも得られるＳＯＩ層９の厚さ精度も高くすることが
できることから、予めエピタキシャル層５の厚さを薄く
形成することにより、得られるＳＯＩ層９の厚さを十分
薄く形成することができる。

【００２５】なお、前記実施例では、第一のシリコンウ
エハ１、第二のシリコンウエハ７の絶縁膜としていずれ
もＳｉＯ₂ からなる酸化膜２、酸化膜８を形成したが、
本発明はこれに限定されることなく、両方あるいはいず
れか一方を窒化珪素膜等の絶縁膜としてもよい。

【００２６】

【発明の効果】以上説明したように本発明の半導体基板
の製造方法は、第一のシリコン基板上にエピタキシャル
層を成長させ、これを平坦化して接着面とするととも
に、該エピタキシャル層からＳＯＩ層を形成するもので
あるから、結晶性の良いＳＯＩ層を得ることができると
ともに、従来のごとく多結晶シリコン層を形成する必要
がなく、したがって多結晶シリコンによる段差埋め込み
等に伴う不都合をなくすことができる。

【００２７】また、段差を形成するために酸化膜を形成
してこれをエッチングすることから、酸化膜を薄厚にす
ることによって酸化膜パターンにより形成される前記段
差を小さくすることができる。また、このように段差を
小さく形成することができることから、この酸化膜パタ
ーンの上にエピタキシャル層を形成することにより、エ
ピタキシャル層に形成される段差も小さくすることがで
き、したがってこのエピタキシャル層の平坦化を容易に
することができる。そして、このようにエピタキシャル
層の平坦化が容易になることから、エピタキシャル平坦
化層の平坦化面を十分平坦にすることができ、これによ
り第二のシリコンウエハとの接着を良好にし、接着面間
に気泡がまきこまれるといった不都合を防止することが
できる。

【００２８】また、酸化膜パターンを薄厚に形成できる
ので、この酸化膜パターンをエッチング除去した後の、
エピタキシャル平坦化層の仕上げの研磨量を少なくする
ことができ、これにより得られるＳＯＩ層の厚さ精度を
高くして均一な厚さのＳＯＩ層を形成することができ
る。さらに、エピタキシャル層の平坦化が容易であるこ
とから、得られるエピタキシャル平坦化層の厚さ精度を
高くすることができ、しかも得られるＳＯＩ層の厚さも
均一にできることから、予めエピタキシャル層の厚さを
薄く形成することにより、得られるＳＯＩ層の厚さを十
分薄く形成することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は本発明の一実施例を工程順に
説明するための要部側断面図である。

【図２】（ａ）〜（ｄ）は図１に続く工程を工程順に説
明するための要部側断面図である。

【図３】（ａ）、（ｂ）はいずれも酸化膜パターンの形
状例を示す平面図である。

【図４】（ａ）〜（ｅ）は従来のＳＯＩ基板の製造方法
の一例を工程順に説明するための要部側断面図である。

【符号の説明】

１ 第一のシリコンウエハ（第一のシリコン基板） ２ 酸化膜（絶縁膜） ３、３ａ、３ｂ 酸化膜パターン（絶縁膜パターン） ４、４ａ、４ｂ 露出パターン ５ エピタキシャル層 ６ エピタキシャル平坦化層 ７ 第二のシリコンウエハ（第一のシリコン基板） ８ 酸化膜（絶縁膜） ９ ＳＯＩ層 １０ ＳＯＩ基板

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第一のシリコン基板、第二のシリコン基
   板のそれぞれの上面に絶縁膜を形成する工程と、 前記第一のシリコン基板の絶縁膜を所定パターンにエッ
   チングすることにより、絶縁膜パターンおよびエッチン
   グにより露出する前記第一のシリコン基板の露出パター
   ンを形成する工程と、 前記第一のシリコン基板の露出パターン側に単結晶シリ
   コンをエピタキシャル成長させ、得られるエピタキシャ
   ル層で前記絶縁膜パターンを覆う工程と、 前記エピタキシャル層の表面を研磨してこれを平坦化す
   るとともに、この平坦化されてなるエピタキシャル平坦
   化層を前記絶縁膜パターンの厚さより所定厚み厚く形成
   する工程と、 該エピタキシャル平坦化層を有した第一のシリコン基板
   のエピタキシャル平坦化層面と、前記第二のシリコン基
   板の絶縁膜面とを接着する工程と、 接着された第一、第二のシリコン基板のうち第一のシリ
   コン基板を研磨し、前記絶縁膜パターンを露出させる工
   程と、 露出した絶縁膜パターンを選択的にエッチングしてこれ
   を除去する工程と、 前記エピタキシャル平坦化層の、前記絶縁膜パターンを
   エッチング除去した側の面を研磨し、これを平坦化する
   工程と、 を具備してなることを特徴とする半導体基板の製造方
   法。
2. 【請求項２】 請求項１記載の半導体基板の製造方法に
   おいて、 第一のシリコン基板の絶縁膜を所定パターンにエッチン
   グすることによって形成する絶縁膜パターンと第一のシ
   リコン基板の露出パターンとの面積比を、７：３〜４：
   ６の範囲にすることを特徴とする半導体基板の製造方
   法。
3. 【請求項３】 請求項１記載の半導体基板の製造方法に
   おいて、 前記第一のシリコン基板に形成する絶縁膜の厚さを２〜
   ２０ｎｍとすることを特徴とする半導体基板の製造方
   法。