JPH09270398A - Ｓｏｉ基板の形成方法 - Google Patents
Ｓｏｉ基板の形成方法Info
- Publication number
- JPH09270398A JPH09270398A JP8078483A JP7848396A JPH09270398A JP H09270398 A JPH09270398 A JP H09270398A JP 8078483 A JP8078483 A JP 8078483A JP 7848396 A JP7848396 A JP 7848396A JP H09270398 A JPH09270398 A JP H09270398A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- silicon substrate
- soi
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 ＳＯＩ基板の形成方法では、シリコン基板の
研磨によって形成されるＳＯＩ層の膜厚のばらつきがＳ
ＯＩ層の薄膜化を妨げる要因になっている。 【解決手段】 凹凸形状に形成されたシリコン基板１１
の表面１１ａを研磨ストッパ層１２になる絶縁体で覆
い、研磨基板１６を張り合わせる。アルカリ溶液かなる
研磨液を用いた化学的研磨によって、シリコン基板１１
の凸部分をＳＯＩ層１０として残す状態にシリコン基板
１１を裏面側から研磨する。この際、研磨圧力と研磨定
盤の回転数との積に対して、シリコン基板１１の膜減り
速度の微分係数とＳＯＩ層１０の膜減り速度の微分係数
とがほぼ等しくなるように研磨圧力と研磨定盤の回転数
とを設定する。これによって、化学的研磨におけるＳＯ
Ｉ層１０の膜減りを抑え、ＳＯＩ層１０の膜厚精度を確
保する。
研磨によって形成されるＳＯＩ層の膜厚のばらつきがＳ
ＯＩ層の薄膜化を妨げる要因になっている。 【解決手段】 凹凸形状に形成されたシリコン基板１１
の表面１１ａを研磨ストッパ層１２になる絶縁体で覆
い、研磨基板１６を張り合わせる。アルカリ溶液かなる
研磨液を用いた化学的研磨によって、シリコン基板１１
の凸部分をＳＯＩ層１０として残す状態にシリコン基板
１１を裏面側から研磨する。この際、研磨圧力と研磨定
盤の回転数との積に対して、シリコン基板１１の膜減り
速度の微分係数とＳＯＩ層１０の膜減り速度の微分係数
とがほぼ等しくなるように研磨圧力と研磨定盤の回転数
とを設定する。これによって、化学的研磨におけるＳＯ
Ｉ層１０の膜減りを抑え、ＳＯＩ層１０の膜厚精度を確
保する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
工程で張り合わせによるＳＯＩ基板を形成する方法に関
する。
工程で張り合わせによるＳＯＩ基板を形成する方法に関
する。
【０００２】
【従来の技術】酸化膜のような絶縁体上の単結晶シリコ
ン( Silicon on Insuretor：ＳＯＩ）層に形成されたト
ランジスタは、優れた耐放射線特性及びラッチアップ特
性を有し、さらにショートチャネル効果抑制にも優れた
効果を有している。特に、ウエハ張り合わせ技術を適用
したＳＯＩ基板の作製方法では極めて欠陥の少ないＳＯ
Ｉ層が得られることから、このＳＯＩ層に形成されたト
ランジスタは優れた諸特性を有するものになる。このた
め、上記ＳＯＩ基板の形成方法は、半導体装置の製造に
おて近年最も注目されている技術の一つになっている。
ン( Silicon on Insuretor：ＳＯＩ）層に形成されたト
ランジスタは、優れた耐放射線特性及びラッチアップ特
性を有し、さらにショートチャネル効果抑制にも優れた
効果を有している。特に、ウエハ張り合わせ技術を適用
したＳＯＩ基板の作製方法では極めて欠陥の少ないＳＯ
Ｉ層が得られることから、このＳＯＩ層に形成されたト
ランジスタは優れた諸特性を有するものになる。このた
め、上記ＳＯＩ基板の形成方法は、半導体装置の製造に
おて近年最も注目されている技術の一つになっている。
【０００３】上記張り合わせ技術を用いてＳＯＩ基板を
作製する方法として、研磨ストッパ層を用いた選択研磨
法が知られている。この方法は、先ず図４（１）に示す
ように、凹凸形状に形成されたシリコン基板１１の表面
１１ａを酸化させることによって、シリコン基板１１の
表面１１ａに酸化膜からなる研磨ストッパ層１２を形成
する。次に、図４（２）に示すように、研磨ストッパ層
１２上にポリシリコンからなる裏面ゲート１３を形成
し、この裏面ゲート１３を覆う状態で酸化膜１４及び平
坦化ポリシリコン膜１５を形成する。次いで、平坦化ポ
リシリコン膜１５上に研磨基板１６になる第２のシリコ
ン基板を張りつけて張り合わせ基板１７を形成する。
作製する方法として、研磨ストッパ層を用いた選択研磨
法が知られている。この方法は、先ず図４（１）に示す
ように、凹凸形状に形成されたシリコン基板１１の表面
１１ａを酸化させることによって、シリコン基板１１の
表面１１ａに酸化膜からなる研磨ストッパ層１２を形成
する。次に、図４（２）に示すように、研磨ストッパ層
１２上にポリシリコンからなる裏面ゲート１３を形成
し、この裏面ゲート１３を覆う状態で酸化膜１４及び平
坦化ポリシリコン膜１５を形成する。次いで、平坦化ポ
リシリコン膜１５上に研磨基板１６になる第２のシリコ
ン基板を張りつけて張り合わせ基板１７を形成する。
【０００４】その後、上記シリコン基板１１を裏面側か
ら研磨する。この場合先ず、図５（１）に示すように、
研磨ストッパ層１２上におけるシリコン基板１１の膜厚
Ｔ1が３μｍ〜１０μｍ程度になるまで、シリコン基板
１１をその裏面側から研削する。次に、例えば化学的機
械研磨法によって研削ダメージを除去した後、図５
（２）に示すように、エチレンジアミン水溶液のような
アルカリ溶液からなる研磨液を用いた化学的研磨によっ
て、研磨面の全域に研磨ストッパ層１２の凸面（シリコ
ン基板１１側の面でかつシリコン基板１１の裏面側に近
い面）１２ａが露出するまでシリコン基板１１を研磨す
る。そして、研磨ストッパ層１２の凸面１２ａ間にシリ
コン基板１１の凸部分をＳＯＩ層１０ａ，１０ｂとして
残す。この化学的研磨は、主に研磨液とシリコンとの反
応生成物を研磨布で拭き取ることによって進行する。こ
のため、研磨ストッパ層１２が露出した領域の凸面１２
ａ間に形成されるＳＯＩ層１０ａ，１０ｂの化学的研磨
による膜減り速度は著しく減少し、研磨ストッパ層１２
が露出していない領域におけるシリコン基板１１の研磨
が選択的に進行する。
ら研磨する。この場合先ず、図５（１）に示すように、
研磨ストッパ層１２上におけるシリコン基板１１の膜厚
Ｔ1が３μｍ〜１０μｍ程度になるまで、シリコン基板
１１をその裏面側から研削する。次に、例えば化学的機
械研磨法によって研削ダメージを除去した後、図５
（２）に示すように、エチレンジアミン水溶液のような
アルカリ溶液からなる研磨液を用いた化学的研磨によっ
て、研磨面の全域に研磨ストッパ層１２の凸面（シリコ
ン基板１１側の面でかつシリコン基板１１の裏面側に近
い面）１２ａが露出するまでシリコン基板１１を研磨す
る。そして、研磨ストッパ層１２の凸面１２ａ間にシリ
コン基板１１の凸部分をＳＯＩ層１０ａ，１０ｂとして
残す。この化学的研磨は、主に研磨液とシリコンとの反
応生成物を研磨布で拭き取ることによって進行する。こ
のため、研磨ストッパ層１２が露出した領域の凸面１２
ａ間に形成されるＳＯＩ層１０ａ，１０ｂの化学的研磨
による膜減り速度は著しく減少し、研磨ストッパ層１２
が露出していない領域におけるシリコン基板１１の研磨
が選択的に進行する。
【０００５】
【発明が解決しようとする課題】しかし、上記ＳＯＩ基
板の形成方法では、シリコン基板の化学的研磨を行う
際、他の領域よりも速く研磨ストッパ層が露出した領域
のＳＯＩ層においては、その膜減り速度は著しく減少す
るものの、研磨液による当該ＳＯＩ層のエッチングが進
行する。このため、図５（２）に示したように、研磨面
の全域において研磨ストッパ層１２の凸面１２ａが露出
して研磨が終了するまでの間に、他の部分よりも速く研
磨ストッパ層１２が露出した部分のＳＯＩ層１０ａの膜
厚は上記エッチングによって減少してしまう。
板の形成方法では、シリコン基板の化学的研磨を行う
際、他の領域よりも速く研磨ストッパ層が露出した領域
のＳＯＩ層においては、その膜減り速度は著しく減少す
るものの、研磨液による当該ＳＯＩ層のエッチングが進
行する。このため、図５（２）に示したように、研磨面
の全域において研磨ストッパ層１２の凸面１２ａが露出
して研磨が終了するまでの間に、他の部分よりも速く研
磨ストッパ層１２が露出した部分のＳＯＩ層１０ａの膜
厚は上記エッチングによって減少してしまう。
【０００６】近年、半導体装置の高集積化及び高機能化
に伴い、デバイス構造の微細化が進行している。このた
め、上記ＳＯＩ層にトランジスタを形成する場合には、
ゲート長０．１μｍのデバイスを視野に入れた開発が進
められるようになっている。この結果、ＳＯＩ層に要求
される膜厚も３０±４ｎｍ程度の薄さになり、膜厚のば
らつきに対するマージンも小さくなってきている。した
がって、上述のような化学的研磨方法では、薄くかつ膜
厚ばらつきの小さいＳＯＩ層を有するＳＯＩ基板を形成
することが困難になってきており、これがデバイス構造
の微細化を妨げる要因になっている。
に伴い、デバイス構造の微細化が進行している。このた
め、上記ＳＯＩ層にトランジスタを形成する場合には、
ゲート長０．１μｍのデバイスを視野に入れた開発が進
められるようになっている。この結果、ＳＯＩ層に要求
される膜厚も３０±４ｎｍ程度の薄さになり、膜厚のば
らつきに対するマージンも小さくなってきている。した
がって、上述のような化学的研磨方法では、薄くかつ膜
厚ばらつきの小さいＳＯＩ層を有するＳＯＩ基板を形成
することが困難になってきており、これがデバイス構造
の微細化を妨げる要因になっている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
の本発明は、凹凸形状に形成されたシリコン基板の表面
を絶縁体で覆い、アルカリ溶液からなる研磨液を用いた
化学的研磨によって前記シリコン基板の凸部分をＳＯＩ
層として残す状態に当該シリコン基板を裏面側から研磨
するＳＯＩ基板の形成方法において、研磨圧力と研磨定
盤の回転数との積に対する上記シリコン基板の膜減り速
度の微分係数と上記ＳＯＩ層の膜減り速度の微分係数と
が等しくなる値の積を最適値とし、この最適値の±５０
％の値になる研磨圧力と研磨定盤の回転数とで上記化学
的研磨を行うことを特徴としている。この際、上記絶縁
体を研磨ストッパにし、当該研磨ストッパが露出する直
前から研磨ストッパが露出するまで上記化学的研磨を行
う。
の本発明は、凹凸形状に形成されたシリコン基板の表面
を絶縁体で覆い、アルカリ溶液からなる研磨液を用いた
化学的研磨によって前記シリコン基板の凸部分をＳＯＩ
層として残す状態に当該シリコン基板を裏面側から研磨
するＳＯＩ基板の形成方法において、研磨圧力と研磨定
盤の回転数との積に対する上記シリコン基板の膜減り速
度の微分係数と上記ＳＯＩ層の膜減り速度の微分係数と
が等しくなる値の積を最適値とし、この最適値の±５０
％の値になる研磨圧力と研磨定盤の回転数とで上記化学
的研磨を行うことを特徴としている。この際、上記絶縁
体を研磨ストッパにし、当該研磨ストッパが露出する直
前から研磨ストッパが露出するまで上記化学的研磨を行
う。
【０００８】図１（１）に示すように、研磨定盤の回転
数rot が一定の場合には、化学的研磨によるシリコン基
板の膜減り速度（グラフＦ１）は研磨圧力ｗに比例して
大きくなる。これに対して、上記ＳＯＩ層の膜減り速度
（グラフＦ２）は研磨圧力ｗに対する依存性が小さい。
一方、図１（２）に示すように、研磨圧力ｗが一定の場
合には、上記シリコン基板の膜減り速度（グラフＦ３）
は研磨定盤の回転数rot を所定値まで上昇させたところ
で一定値を示す。これに対して、上記ＳＯＩ層の膜減り
速度（グラフＦ４）は研磨定盤の回転数rot に比例して
大きくなる。このため、上記ＳＯＩ基板の形成方法のよ
うに、研磨圧力ｗと研磨定盤の回転数rot との積に対す
るシリコン基板の膜減り速度の微分係数と、研磨圧力ｗ
と研磨定盤の回転数rot との積に対するＳＯＩ層の膜減
り速度の微分係数とがほぼ等しくなる条件で化学的研磨
を行うことによって、上記ＳＯＩ層の膜減り速度に対す
るシリコン基板の膜減り速度が大くなる。このため、化
学的研磨が進んで研磨ストッパ層が露出した領域に残る
ＳＯＩ層の膜減りを抑えて研磨ストッパ層上のシリコン
基板部分の研磨が進められる。
数rot が一定の場合には、化学的研磨によるシリコン基
板の膜減り速度（グラフＦ１）は研磨圧力ｗに比例して
大きくなる。これに対して、上記ＳＯＩ層の膜減り速度
（グラフＦ２）は研磨圧力ｗに対する依存性が小さい。
一方、図１（２）に示すように、研磨圧力ｗが一定の場
合には、上記シリコン基板の膜減り速度（グラフＦ３）
は研磨定盤の回転数rot を所定値まで上昇させたところ
で一定値を示す。これに対して、上記ＳＯＩ層の膜減り
速度（グラフＦ４）は研磨定盤の回転数rot に比例して
大きくなる。このため、上記ＳＯＩ基板の形成方法のよ
うに、研磨圧力ｗと研磨定盤の回転数rot との積に対す
るシリコン基板の膜減り速度の微分係数と、研磨圧力ｗ
と研磨定盤の回転数rot との積に対するＳＯＩ層の膜減
り速度の微分係数とがほぼ等しくなる条件で化学的研磨
を行うことによって、上記ＳＯＩ層の膜減り速度に対す
るシリコン基板の膜減り速度が大くなる。このため、化
学的研磨が進んで研磨ストッパ層が露出した領域に残る
ＳＯＩ層の膜減りを抑えて研磨ストッパ層上のシリコン
基板部分の研磨が進められる。
【０００９】
【発明の実施の形態】以下、本発明のＳＯＩ基板の形成
方法の実施形態を、図面に基づいて説明する。先ず、従
来技術で図４（１），（２）を用いて説明したと同様に
して、シリコン基板１１と、凹凸形状に形成されたシリ
コン基板１１の表面１１ａを覆う研磨ストッパ層１２
と、裏面ゲート１３，酸化膜１４及び平坦化ポリシリコ
ン膜１５と、これらを介してシリコン基板１１に張り合
わされた研磨基板１６と、からなる張り合わせ基板１７
を形成する。ただし、研磨ストッパ層１２は、後に行う
化学的研磨に使用する研磨液に対するエッチング耐性を
有する絶縁性材料で形成されることとする。
方法の実施形態を、図面に基づいて説明する。先ず、従
来技術で図４（１），（２）を用いて説明したと同様に
して、シリコン基板１１と、凹凸形状に形成されたシリ
コン基板１１の表面１１ａを覆う研磨ストッパ層１２
と、裏面ゲート１３，酸化膜１４及び平坦化ポリシリコ
ン膜１５と、これらを介してシリコン基板１１に張り合
わされた研磨基板１６と、からなる張り合わせ基板１７
を形成する。ただし、研磨ストッパ層１２は、後に行う
化学的研磨に使用する研磨液に対するエッチング耐性を
有する絶縁性材料で形成されることとする。
【００１０】次に、図３（１）に示すように、シリコン
基板１１をその裏面側から研削し、シリコン基板１１の
膜厚Ｔ1 を３μｍ〜１０μｍ程度にまで薄膜化する。こ
の後、研削ダメージを除去するために、例えばコロイダ
ルシリカのような砥粒とアンモニア水溶液のようなアル
カリ溶液とを混合した研磨液を用いてシリコン基板１１
を裏面側から化学的機械研磨する。
基板１１をその裏面側から研削し、シリコン基板１１の
膜厚Ｔ1 を３μｍ〜１０μｍ程度にまで薄膜化する。こ
の後、研削ダメージを除去するために、例えばコロイダ
ルシリカのような砥粒とアンモニア水溶液のようなアル
カリ溶液とを混合した研磨液を用いてシリコン基板１１
を裏面側から化学的機械研磨する。
【００１１】尚、上記研磨液を用いた化学的機械研磨を
行う場合には、一例として研磨圧力を１４０g/cm2 〜１
５０g/cm2 程度，研磨定盤の回転数を３０r/min 程度に
設定して研磨を行う。以上の工程までは、例えば従来の
技術と同様に行う。ただし、上記化学的機械研磨は、研
磨速度を確保してスループットを向上させるために、研
磨ストッパ層１２が露出する直前まで行うこととする。
行う場合には、一例として研磨圧力を１４０g/cm2 〜１
５０g/cm2 程度，研磨定盤の回転数を３０r/min 程度に
設定して研磨を行う。以上の工程までは、例えば従来の
技術と同様に行う。ただし、上記化学的機械研磨は、研
磨速度を確保してスループットを向上させるために、研
磨ストッパ層１２が露出する直前まで行うこととする。
【００１２】次に、図３（２）に示すように、エチレン
ジアミン水溶液やアンモニア水溶液のようなアルカリ溶
液からなる研磨液を用いた化学的研磨によって、シリコ
ン基板１１を研磨する。そして、この化学的研磨におけ
る、研磨圧力と研磨定盤の回転数との設定が、このＳＯ
Ｉ基板の形成方法のポイントになる。ここで、研磨圧力
とは研磨面に掛かる圧力であり、研磨定盤の回転数とは
張り合わせ基板１７を支持する保持定盤と対向する状態
で配置される研磨定盤の回転数である。以下に、この化
学的研磨における研磨圧力と研磨定盤の回転数との設定
の手順を図１（１），（２）及び図２を用いて説明す
る。なお、上記研磨液には０．０００５％のエチレンジ
アミン溶液を用い、研磨液の流量を６０ｃｍ3 ／ｍｉｎ
に設定し、２０℃の室温雰囲気で研磨を行う場合を例に
採ることとする。またここでは、保持定盤の回転数は研
磨定盤の回転数と等しくした。
ジアミン水溶液やアンモニア水溶液のようなアルカリ溶
液からなる研磨液を用いた化学的研磨によって、シリコ
ン基板１１を研磨する。そして、この化学的研磨におけ
る、研磨圧力と研磨定盤の回転数との設定が、このＳＯ
Ｉ基板の形成方法のポイントになる。ここで、研磨圧力
とは研磨面に掛かる圧力であり、研磨定盤の回転数とは
張り合わせ基板１７を支持する保持定盤と対向する状態
で配置される研磨定盤の回転数である。以下に、この化
学的研磨における研磨圧力と研磨定盤の回転数との設定
の手順を図１（１），（２）及び図２を用いて説明す
る。なお、上記研磨液には０．０００５％のエチレンジ
アミン溶液を用い、研磨液の流量を６０ｃｍ3 ／ｍｉｎ
に設定し、２０℃の室温雰囲気で研磨を行う場合を例に
採ることとする。またここでは、保持定盤の回転数は研
磨定盤の回転数と等しくした。
【００１３】先ず、例えば図１（１）に示すように、研
磨圧力ｗを横軸にとり、当該化学的研磨によるシリコン
基板の膜減り速度ＲSiを縦軸にとり、上記化学的研磨に
おいて研磨定盤の回転数rot が一定の場合におけるシリ
コン基板の膜減り速度ＲSiの研磨圧力ｗ依存性を示すグ
ラフＦ１を求める。ここでは一例として、上記研磨定盤
の回転数rot が rot＝３０ｒ／ｍｉｎの場合を示す。こ
のグラフＦ１に示すように、研磨定盤の回転数rot が一
定の場合には、上記化学的研磨によるシリコン基板の膜
減り速度ＲSiは研磨圧力ｗに比例して大きくなる。ただ
し、シリコン基板の膜減り速度ＲSiとは、研磨面の全面
がシリコン基板である場合の化学的研磨におけるシリコ
ン基板の膜減り速度ＲSiであることとする。
磨圧力ｗを横軸にとり、当該化学的研磨によるシリコン
基板の膜減り速度ＲSiを縦軸にとり、上記化学的研磨に
おいて研磨定盤の回転数rot が一定の場合におけるシリ
コン基板の膜減り速度ＲSiの研磨圧力ｗ依存性を示すグ
ラフＦ１を求める。ここでは一例として、上記研磨定盤
の回転数rot が rot＝３０ｒ／ｍｉｎの場合を示す。こ
のグラフＦ１に示すように、研磨定盤の回転数rot が一
定の場合には、上記化学的研磨によるシリコン基板の膜
減り速度ＲSiは研磨圧力ｗに比例して大きくなる。ただ
し、シリコン基板の膜減り速度ＲSiとは、研磨面の全面
がシリコン基板である場合の化学的研磨におけるシリコ
ン基板の膜減り速度ＲSiであることとする。
【００１４】同様に、上記化学的研磨において、研磨定
盤の回転数rot が一定の場合におけるＳＯＩ層の膜減り
速度ＲSOI すなわち図３（２）において研磨が研磨スト
ッパ層１２にまで達した際に研磨ストッパ層１２間に残
るシリコン基板１１の凸部の膜減り速度の研磨圧力ｗ依
存性を示すグラフＦ２を求める。このグラフＦ２に示す
ように、ＳＯＩ層の膜減り速度ＲSOI は研磨圧力ｗに対
する依存性が小さい。
盤の回転数rot が一定の場合におけるＳＯＩ層の膜減り
速度ＲSOI すなわち図３（２）において研磨が研磨スト
ッパ層１２にまで達した際に研磨ストッパ層１２間に残
るシリコン基板１１の凸部の膜減り速度の研磨圧力ｗ依
存性を示すグラフＦ２を求める。このグラフＦ２に示す
ように、ＳＯＩ層の膜減り速度ＲSOI は研磨圧力ｗに対
する依存性が小さい。
【００１５】また、例えば図１（２）に示すように、研
磨定盤の回転数rot を横軸にとり、当該化学的研磨によ
るシリコン基板の膜減り速度ＲSiを縦軸にとり、上記化
学的研磨において研磨圧力ｗが一定の場合におけるシリ
コン基板の膜減り速度ＲSiの研磨定盤の回転数rot 依存
性を示すグラフＦ３を求める。ここでは一例として、上
記研磨圧力ｗが３００ｇ／ｃｍ2 の場合を示す。このグ
ラフＦ３に示すように、シリコン基板の膜減り速度ＲSi
は、研磨定盤の回転数rot に比例して大きくなり、回転
数ROT を所定値まで上昇させたところでほぼ一定値にな
る。
磨定盤の回転数rot を横軸にとり、当該化学的研磨によ
るシリコン基板の膜減り速度ＲSiを縦軸にとり、上記化
学的研磨において研磨圧力ｗが一定の場合におけるシリ
コン基板の膜減り速度ＲSiの研磨定盤の回転数rot 依存
性を示すグラフＦ３を求める。ここでは一例として、上
記研磨圧力ｗが３００ｇ／ｃｍ2 の場合を示す。このグ
ラフＦ３に示すように、シリコン基板の膜減り速度ＲSi
は、研磨定盤の回転数rot に比例して大きくなり、回転
数ROT を所定値まで上昇させたところでほぼ一定値にな
る。
【００１６】同様に、上記化学的研磨において、研磨圧
力ｗが一定の場合における上記ＳＯＩ層の膜減り速度Ｒ
SOI の研磨定盤の回転数rot 依存性を示すグラフＦ４を
求める。このグラフＦ４に示すように、上記膜減り速度
ＲSOI は研磨定盤の回転数rot に比例して大きくなる。
力ｗが一定の場合における上記ＳＯＩ層の膜減り速度Ｒ
SOI の研磨定盤の回転数rot 依存性を示すグラフＦ４を
求める。このグラフＦ４に示すように、上記膜減り速度
ＲSOI は研磨定盤の回転数rot に比例して大きくなる。
【００１７】次に、上記グラフＦ１〜グラフＦ４の結果
に基づいて、図２に示すように、研磨圧力ｗと研磨定盤
の回転数Rot との積を横軸にして、上記ＳＯＩ層の膜減
り速度ＲSOI に対するシリコンの膜減り速度ＲSiの比を
縦軸にプロットしたグラフＦ５を求める。ここで、研磨
圧力ｗと研磨定盤の回転数rot との積に対してシリコン
基板の膜減り速度ＲSiの微分係数とＳＯＩ層の膜減り速
度ＲSOI の微分係数とがほぼ等しくなる値を最適値とす
る。したがって、この最高値は、グラフＦ５において極
大値を示す値ｗ×ｒｏｔ＝１３０００付近になる。
に基づいて、図２に示すように、研磨圧力ｗと研磨定盤
の回転数Rot との積を横軸にして、上記ＳＯＩ層の膜減
り速度ＲSOI に対するシリコンの膜減り速度ＲSiの比を
縦軸にプロットしたグラフＦ５を求める。ここで、研磨
圧力ｗと研磨定盤の回転数rot との積に対してシリコン
基板の膜減り速度ＲSiの微分係数とＳＯＩ層の膜減り速
度ＲSOI の微分係数とがほぼ等しくなる値を最適値とす
る。したがって、この最高値は、グラフＦ５において極
大値を示す値ｗ×ｒｏｔ＝１３０００付近になる。
【００１８】そして、ここでは上記最高値付近を示す研
磨条件の一例として研磨圧力ｗ＝３００ｇ／ｃｍ2 、研
磨定盤の回転数rot ＝５０ｒ／ｍｉｎを選択し、図３
（２）に示した化学的研磨を行う。この際、研磨液に
０．０００５％のエチレンジアミン溶液を用い、研磨液
の流量を６０ｃｍ3 ／ｍｉｎに設定し、２０℃の室温雰
囲気に保つ。この研磨では、研磨面の全域に研磨ストッ
パ層１２の凸面１２ａを露出させてこの凸面１２ａの間
にのみシリコン基板１１の凸部分をＳＯＩ層１０として
残す状態にシリコン基板１１を研磨する。
磨条件の一例として研磨圧力ｗ＝３００ｇ／ｃｍ2 、研
磨定盤の回転数rot ＝５０ｒ／ｍｉｎを選択し、図３
（２）に示した化学的研磨を行う。この際、研磨液に
０．０００５％のエチレンジアミン溶液を用い、研磨液
の流量を６０ｃｍ3 ／ｍｉｎに設定し、２０℃の室温雰
囲気に保つ。この研磨では、研磨面の全域に研磨ストッ
パ層１２の凸面１２ａを露出させてこの凸面１２ａの間
にのみシリコン基板１１の凸部分をＳＯＩ層１０として
残す状態にシリコン基板１１を研磨する。
【００１９】尚、ここで設定する研磨圧力ｗと研磨定盤
の回転数rot とは、上記図２に示すグラフＦ５の極大値
＝１３０００を中心としてｗ×rot の値が±５０％の範
囲（図中矢印で示す範囲）で選択することとする。これ
によって、化学的研磨におけるＳＯＩ層の膜減り速度Ｒ
SOI に対するシリコン基板の膜減り速度ＲSiが安定した
値（ここでは３３以上）に保たれるようにする。また、
上記研磨定盤の回転数rot と研磨圧力ｗとは、研磨液の
種類，濃度及び流量や研磨雰囲気の温度によって異な
る。このため、研磨液の種類，濃度及び流量や研磨雰囲
気の温度を変えて上記化学的研磨を行う場合には、その
都度上記のようにして研磨定盤の回転数rot と研磨圧力
ｗとの最適値を求めるようにする。以上のようにして、
シリコン基板１１の凸部分からなるＳＯＩ層１０を有す
るＳＯＩ基板１を形成する。
の回転数rot とは、上記図２に示すグラフＦ５の極大値
＝１３０００を中心としてｗ×rot の値が±５０％の範
囲（図中矢印で示す範囲）で選択することとする。これ
によって、化学的研磨におけるＳＯＩ層の膜減り速度Ｒ
SOI に対するシリコン基板の膜減り速度ＲSiが安定した
値（ここでは３３以上）に保たれるようにする。また、
上記研磨定盤の回転数rot と研磨圧力ｗとは、研磨液の
種類，濃度及び流量や研磨雰囲気の温度によって異な
る。このため、研磨液の種類，濃度及び流量や研磨雰囲
気の温度を変えて上記化学的研磨を行う場合には、その
都度上記のようにして研磨定盤の回転数rot と研磨圧力
ｗとの最適値を求めるようにする。以上のようにして、
シリコン基板１１の凸部分からなるＳＯＩ層１０を有す
るＳＯＩ基板１を形成する。
【００２０】さらに、上記化学的研磨を行う際には、上
記図３（１）を用いて説明した工程で行う化学的機械研
磨工程と異なる研磨装置で行うようにする。これによっ
て、研磨液の供給系や研磨パッドに残留した別種類の研
磨液が、アルカリ溶液からなる研磨液を用いた化学的研
磨に影響を与えることを防止する。ただし、図３（１）
を用いて説明した化学的研磨の前段階の研磨は、上記化
学的機械研磨に限定されるものではなく、シリコン基板
の研磨速度がある程度以上の速さに保たれる方法であれ
ば良い。また、この化学的研磨で使用する研磨液は、砥
粒を含有しないものとする。
記図３（１）を用いて説明した工程で行う化学的機械研
磨工程と異なる研磨装置で行うようにする。これによっ
て、研磨液の供給系や研磨パッドに残留した別種類の研
磨液が、アルカリ溶液からなる研磨液を用いた化学的研
磨に影響を与えることを防止する。ただし、図３（１）
を用いて説明した化学的研磨の前段階の研磨は、上記化
学的機械研磨に限定されるものではなく、シリコン基板
の研磨速度がある程度以上の速さに保たれる方法であれ
ば良い。また、この化学的研磨で使用する研磨液は、砥
粒を含有しないものとする。
【００２１】上記ＳＯＩ基板の形成方法によれば、ＳＯ
Ｉ層１０の膜減り速度（シリコン基板１１の凸部分の膜
減り速度）ＲSOI に対してシリコン基板の膜減り速度Ｒ
Siが最大になるような研磨圧力ｗと研磨定盤の回転数ro
t との組合せでシリコン基板１１の化学的研磨が行われ
る。このため、化学的研磨が進んで研磨ストッパ層１２
が露出した領域に残るＳＯＩ層１０の膜減りを抑えて研
磨ストッパ層１２上のシリコン基板１１部分の研磨が進
められる。したがって、各領域に形成されるＳＯＩ層１
０の膜厚Ｔ2 は、当初シリコン基板１１に形成した凹凸
形状の段差により近い値になり、ＳＯＩ層１０のばらつ
きが小さく抑えられる。
Ｉ層１０の膜減り速度（シリコン基板１１の凸部分の膜
減り速度）ＲSOI に対してシリコン基板の膜減り速度Ｒ
Siが最大になるような研磨圧力ｗと研磨定盤の回転数ro
t との組合せでシリコン基板１１の化学的研磨が行われ
る。このため、化学的研磨が進んで研磨ストッパ層１２
が露出した領域に残るＳＯＩ層１０の膜減りを抑えて研
磨ストッパ層１２上のシリコン基板１１部分の研磨が進
められる。したがって、各領域に形成されるＳＯＩ層１
０の膜厚Ｔ2 は、当初シリコン基板１１に形成した凹凸
形状の段差により近い値になり、ＳＯＩ層１０のばらつ
きが小さく抑えられる。
【００２２】
【発明の効果】以上説明したように本発明のＳＯＩ基板
の形成方法によれば、表面が凹凸形状に形成されたシリ
コン基板の凸部分のみをＳＯＩ層として残す状態に当該
シリコン基板を裏面側から研磨する際、研磨圧力と研磨
定盤の回転数との積に対して、シリコン基板の膜減り速
度の微分係数と上記ＳＯＩ層の膜減り速度の微分係数と
がほぼ等しくなるように上記研磨圧力と研磨定盤の回転
数とを設定して化学的研磨を行うことによって、化学的
研磨が進んで研磨ストッパ層が露出した領域に残るシリ
コン基板の凸部分すなわちＳＯＩ層の膜減りを抑えて研
磨ストッパ層上のシリコン基板部分の研磨を選択的に進
めることが可能になる。したがって、ＳＯＩ基板の形成
において、ウエハ面内におけるＳＯＩ層の膜厚の均一化
を図ることが可能になり、当該ＳＯＩ基板に形成される
半導体装置を微細化することができる。
の形成方法によれば、表面が凹凸形状に形成されたシリ
コン基板の凸部分のみをＳＯＩ層として残す状態に当該
シリコン基板を裏面側から研磨する際、研磨圧力と研磨
定盤の回転数との積に対して、シリコン基板の膜減り速
度の微分係数と上記ＳＯＩ層の膜減り速度の微分係数と
がほぼ等しくなるように上記研磨圧力と研磨定盤の回転
数とを設定して化学的研磨を行うことによって、化学的
研磨が進んで研磨ストッパ層が露出した領域に残るシリ
コン基板の凸部分すなわちＳＯＩ層の膜減りを抑えて研
磨ストッパ層上のシリコン基板部分の研磨を選択的に進
めることが可能になる。したがって、ＳＯＩ基板の形成
において、ウエハ面内におけるＳＯＩ層の膜厚の均一化
を図ることが可能になり、当該ＳＯＩ基板に形成される
半導体装置を微細化することができる。
【図１】シリコン基板及びＳＯＩ層の膜減り速度を示す
グラフである。
グラフである。
【図２】研磨定盤の回転数と研磨圧力との積に対するシ
リコン基板とＳＯＩ層との膜減り速度比を示すグラフで
ある。
リコン基板とＳＯＩ層との膜減り速度比を示すグラフで
ある。
【図３】実施形態を説明する断面工程図である。
【図４】張り合わせ基板の形成を示す断面工程図であ
る。
る。
【図５】従来の技術を説明する断面工程図である。
１ ＳＯＩ基板 １０ ＳＯＩ層 １１ シリコン
基板 １１ａ 表面 １２ 研磨ストッパ層（絶縁体）
基板 １１ａ 表面 １２ 研磨ストッパ層（絶縁体）
Claims (2)
- 【請求項１】 凹凸形状に形成されたシリコン基板の表
面を絶縁体で覆い、アルカリ溶液からなる研磨液を用い
た化学的研磨によって前記シリコン基板の凸部分をＳＯ
Ｉ層として残す状態に当該シリコン基板を裏面側から研
磨するＳＯＩ基板の形成方法において、 前記化学的研磨は、当該化学的研磨の際の研磨圧力と研
磨定盤の回転数との積に対する前記シリコン基板の膜減
り速度の微分係数と前記ＳＯＩ層の膜減り速度の微分係
数とが等しくなる前記研磨圧力と前記研磨定盤の回転数
との積を最適値とし、当該最適値の±５０％の値になる
研磨圧力と研磨定盤の回転数とで行われることを特徴と
するＳＯＩ基板の形成方法。 - 【請求項２】 請求項１記載のＳＯＩ基板の形成方法に
おいて、 前記化学的研磨では、前記絶縁体を研磨ストッパ層とし
て用い、当該研磨ストッパ層が露出する直前から当該研
磨ストッパが露出するまで当該シリコン基板を研磨する
ことを特徴とするＳＯＩ基板の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8078483A JPH09270398A (ja) | 1996-04-01 | 1996-04-01 | Ｓｏｉ基板の形成方法 |
| US08/831,414 US5773354A (en) | 1996-04-01 | 1997-04-01 | Method of forming SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8078483A JPH09270398A (ja) | 1996-04-01 | 1996-04-01 | Ｓｏｉ基板の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09270398A true JPH09270398A (ja) | 1997-10-14 |
Family
ID=13663247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8078483A Pending JPH09270398A (ja) | 1996-04-01 | 1996-04-01 | Ｓｏｉ基板の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5773354A (ja) |
| JP (1) | JPH09270398A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6790125B2 (en) | 2000-12-11 | 2004-09-14 | International Business Machines Corporation | Backside integrated circuit die surface finishing technique and tool |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383849B1 (en) * | 1996-06-29 | 2002-05-07 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6165873A (en) * | 1998-11-27 | 2000-12-26 | Nec Corporation | Process for manufacturing a semiconductor integrated circuit device |
| CN114952600B (zh) * | 2022-07-11 | 2023-09-19 | 赛莱克斯微系统科技（北京）有限公司 | 高频传输微结构的平坦化方法、装置及电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306942A (en) * | 1989-10-11 | 1994-04-26 | Nippondenso Co., Ltd. | Semiconductor device having a shield which is maintained at a reference potential |
| EP0537677B1 (en) * | 1991-10-16 | 1998-08-19 | Sony Corporation | Method of forming an SOI structure with a DRAM |
| JPH07211916A (ja) * | 1994-01-19 | 1995-08-11 | Sony Corp | トランジスタ素子及びその作製方法 |
-
1996
- 1996-04-01 JP JP8078483A patent/JPH09270398A/ja active Pending
-
1997
- 1997-04-01 US US08/831,414 patent/US5773354A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6790125B2 (en) | 2000-12-11 | 2004-09-14 | International Business Machines Corporation | Backside integrated circuit die surface finishing technique and tool |
| US6852629B2 (en) | 2000-12-11 | 2005-02-08 | International Business Machines Corporation | Backside integrated circuit die surface finishing technique and tool |
Also Published As
| Publication number | Publication date |
|---|---|
| US5773354A (en) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010070458A (ko) | 반도체 기판, 반도체 디바이스 및 그 제조 방법 | |
| US6537914B1 (en) | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing | |
| JP3948035B2 (ja) | 張り合わせｓｏｉ基板の作成方法 | |
| JPH09270398A (ja) | Ｓｏｉ基板の形成方法 | |
| JPH0567598A (ja) | 半導体基板の製造方法 | |
| JPH02267950A (ja) | 半導体基板 | |
| JP2005064314A (ja) | 半導体装置及びその製造方法 | |
| JP2000252354A (ja) | 埋め込み絶縁膜を有する基板の製造方法 | |
| JPH10125880A (ja) | 張り合わせｓｏｉ基板の作製方法 | |
| US6503811B1 (en) | Substrate having a semiconductor layer, and method for fabricating the same | |
| JP4178821B2 (ja) | 半導体装置の製造方法 | |
| JPH09205072A (ja) | Ｓｏｉ基板の形成方法 | |
| JP2002057310A (ja) | Ｓｏｉ基板の作製方法 | |
| US8288280B2 (en) | Conductor removal process | |
| JP2002057309A (ja) | Ｓｏｉ基板の作製方法 | |
| JPH09205141A (ja) | Ｓｏｉ基板の形成方法 | |
| JPH09283473A (ja) | Ｓｏｉ基板の形成方法及び研磨装置 | |
| JPH08191138A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07226433A (ja) | 半導体装置の製造方法 | |
| JPH08255883A (ja) | 半導体基板の製造方法 | |
| JPH10199840A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2003324199A (ja) | 半導体装置の製造方法 | |
| JP3365114B2 (ja) | 半導体装置におけるフィールド酸化膜形成方法、並びにフィールド酸化膜及びトレンチ素子分離領域形成方法 | |
| KR20010005151A (ko) | 화학적기계적연마를 이용한 소자분리방법 | |
| JPH05291219A (ja) | 半導体装置の製造方法 |