JPH08264440A - 半導体基材の製造方法 - Google Patents

半導体基材の製造方法

Info

Publication number
JPH08264440A
JPH08264440A JP10453695A JP10453695A JPH08264440A JP H08264440 A JPH08264440 A JP H08264440A JP 10453695 A JP10453695 A JP 10453695A JP 10453695 A JP10453695 A JP 10453695A JP H08264440 A JPH08264440 A JP H08264440A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
amorphous
polycrystal
crystal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10453695A
Other languages
English (en)
Other versions
JP3965215B2 (ja
Inventor
Junichi Hanna
純一 半那
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP10453695A priority Critical patent/JP3965215B2/ja
Publication of JPH08264440A publication Critical patent/JPH08264440A/ja
Application granted granted Critical
Publication of JP3965215B2 publication Critical patent/JP3965215B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 IV族半導体多結晶の低温成長において、結
晶性に優れ、かつ結晶粒径や配向性を制御した高品質の
IV族半導体多結晶の成長を可能にする。 【構成】 IV族半導体の基材上への多結晶の低温成長
において、ハロゲン化ゲルマニウムとシラン類との熱C
VD法を用いて、550℃以下の温度で予め基材上にI
V族元素より成る結晶核を形成した後、これを核として
利用し、従来のIV族半導体の低温結晶成長技術により
結晶成長を行なうことによって、高品質の多結晶をうる
ことを特徴としている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、大面積電子デバイス等
に用いるIV族半導体多結晶を基材上に形成する方法に
関する。
【0002】
【従来の技術】太陽電池や薄膜トランジスタをはじめと
する大面積電子デバイス用IV族多結晶半導体薄膜の製
造においては、基板にガラスなどの安価な低融点材料の
使用を可能にする低温成長技術の開発が大きな課題であ
る。これまで、多結晶薄膜の作製には、対応するIV族
元素非晶質膜を数百℃以上の温度において熱的に結晶化
させる熱結晶化法やレーザ照射により結晶化させるレー
ザアニール法などのように予め堆積した非晶質膜を結晶
化させる方法、あるいは、熱CVD法、プラズマCVD
法、光CVD法などのように原料ガスを出発として、そ
れを分解し気相から膜を堆積する気相成長法などが検討
されてきた。しかしながら、熱結晶化法では、600℃
付近の高い温度で長時間の熱処理を必要とすること、ま
たレーザアニール法では一度のレーザ照射によって結晶
化させうる面積に限度があり、大面積薄膜の作製に適用
した場合、均一性が確保できないなどの実用上の問題の
ほか、特性の改善に役立つ結晶粒の積極的な配向性の制
御が困難であるという点が指摘される。一方、気相成長
法による堆積では、原料ガスの分解に熱を用いる熱CV
D法では600℃程度の高い成長温度を必要とし、ガラ
スなどの低融点の基材が利用できないこと、また、原料
ガスの分解にプラズマを用いるプラズマCVD法では、
膜厚方向における結晶性の不均一性が避けられず、特に
ガラスなどの非晶質基材上への500℃以下の低温成長
では膜の堆積初期に基材上に非晶質相の生成を伴う場合
が多く、結晶性の高い膜の作製には、膜を厚く堆積する
必要があるなどの問題がある。さらに、従来のIV族多
結晶半導体薄膜の製造においては、材料の特性に大きな
影響を与える結晶粒の粒径制御や結晶の配向性を制御す
る方法が確立されていないという問題点があった。従
来、これらの問題を解決するために、多結晶膜の成長に
おいて、予めSiとほぼ同じ格子定数をもつ硫化亜鉛や
プラズマCVD法により形成した結晶粒を含む非晶質層
を下地層(核発生層)に用いて結晶成長を促進する方法
が提案されている。しかしながら、前者の方法では、亜
鉛、硫黄などIV族以外の元素をもちいるため実際のデ
バイスへの応用には問題があり、後者の方法では、下地
層が非晶質相を含むため、結晶性の高い多結晶を得るた
めには、多結晶層の形成方法が固相成長法などに限られ
るなどの問題点がある。一方、センタキシーと呼ばれる
方法では、Siによる選択的な結晶核の形成と選択成長
との組み合わせにより、多結晶Si膜の高品質化と粒径
制御が実現できることが報告されているが、この場合、
多結晶膜の成長に900℃以上の高温を必要とするた
め、ガラスなどの低融点基材を用いることができないと
いう問題があった。
【0004】
【発明が解決しようとする問題点】本発明は、IV族半
導体多結晶の製造において、従来の低温結晶成長技術を
用いて、結晶性に優れ、かつ結晶粒の粒径及びその配向
性を制御し得る方法を提供することを目的とする。
【0005】
【問題を解決するための手段】本発明者は、研究の結
果、ハロゲン化ゲルマニウムとシラン類との熱CVDに
おいては、550℃以下の低い成長温度において、膜の
成長初期に非晶質層の形成を伴うことなく、直接、基材
上に結晶成長のもととなる結晶核が形成できること、さ
らにその結晶核の形成密度は熱CVD条件により広い範
囲にわたって制御可能であることを見出した。この知見
をもとに、IV族多結晶半導体薄膜の製造において、前
記熱CVD法により、まず基材上へ結晶核の形成を行な
った後、この結晶核を利用して、従来の低温結晶成長技
術を用いて結晶成長を行なうことにより、従来困難であ
った高い結晶性と結晶粒径および配向性が制御がされた
多結晶薄膜を容易にかつ低温で作製できる技術を確立し
た。
【0006】すなわち、本発明は、550℃以下の温度
でハロゲン化ゲルマニウムとシラン類を原料とする熱C
VD法を用いて、その成長条件や核形成時間を選択する
ことにより、制御された密度や配向性を有するSiGe
あるいはGeの結晶核を基材上に形成し、これを核とし
て、プラズマCVD法、光CVD法、あるいは非晶質相
の熱結晶化法などの従来知られているIV族半導体薄膜
の低温結晶成長技術を用いて結晶成長を行うことによ
り、半導体の多結晶を形成することを特徴とするIV族
半導体多結晶の製造法である。
【0007】結晶核の形成には、フッ化ゲルマニウムや
塩化ゲルマニウムなどのハロゲン化ゲルマニウムとその
還元に有効なシラン、ジシラン、あるいはそのハロゲン
誘導体を用いることが重要である。この場合、原料ガス
は、He、Ar、窒素などの不活性ガスや水素などで希
釈して用いることが出来る。これらの選択により、核形
成の条件やその密度の制御の範囲を広げることが出来
る。また、応用の際に、P、As、Sb、Bなどの不純
物を含む結晶核が必要となる場合は、それらの元素を含
むガスを原料ガスに添加することが有効である。
【0008】結晶核の形成温度は、基材温度が200℃
〜550℃の範囲が望ましい。200℃以下では形成反
応の速度が遅く、また、550℃以上では基材にガラス
などの低融点材料を用いることが困難となる。
【0009】結晶核の形成密度は、目的とするデバイス
により選択する必要があり、一般には、10〜10
14cm−2から選ばれる。より好ましくは、太陽電池
などの縦型デバイスのための材料を作製する場合は、一
般に核形成密度は小さいほどよく、また薄膜トランジス
タ等へ応用する場合は個々のデバイスのサイズにより決
定され、10〜1014cm−2が好ましい。
【0010】基材上に形成する結晶核の形状は、必ずし
も各結晶核が基材上に孤立して存在する必要はなく、連
続的につながった状態でも良くその形状に限定されるも
のではない。
【0011】形成した結晶核を核として、これを利用し
て成長させる多結晶の成長法は、熱CVD法、プラズマ
CVD法、光CVD法などの気相成長法が利用できる
が、これに限定されるものではなく、形成した結晶核上
にIV半導体の非晶質相をプラズマCVD法、熱CVD
法、真空蒸着法、スパッタリング法などによって堆積
し、これを熱的に結晶化する固相成長法を用いることが
可能である。
【0012】初期の結晶核の形成条件や形成した初期結
晶核層の厚さを選択することにより、成長した多結晶の
優先配向を、例えば(111)、(110)、(10
0)が優勢となるように条件を設定することができる。
【0013】
【実施例】以下の実施例によつて、本発明を詳細に説明
するが、これらによって限定されるものではない。
【0014】実施例1 Siウェーハ上に形成したSiOを基板として、フッ
化ゲルマニウムとジシランをそれぞれ2.7sccmお
よび20sccm、希釈のためにHeを500sccm
反応容器に流し、圧力を15〜50torrまで変え
て、375℃で20分堆積を行なうと、15torrで
は約10〜10cm−2、20torrでは約10
〜10cm−2、25torrでは約10〜10
cm−2、50torrでは約10〜1010cm
−2の密度で結晶核が生成した。これらの条件で予め基
板上に結晶核を形成した後、375℃に成長温度を下
げ、成長を継続すると高い結晶性をもつSiGeの多結
晶が得られた。成長した多結晶の電子顕微鏡観察から、
初期に形成した結晶核の密度が小さいほど、結晶の粒径
は大きくなる傾向が確認された。
【0015】実施例2 ガラス基板を用いて実施例1と同様な条件で膜を成長し
たところ、基板による大きな違いは見られず、結晶粒径
が制御された多結晶SjGe膜が得られた。
【0016】実施例3 Siウェーハ上に形成したSiOを基板として、フッ
化ゲルマニウムとジシランをそれぞれ2.7sccmお
よび20sccm、希釈のためにHeを500sccm
反応容器に流し、圧力を20torrに固定し、375
℃で成長時間をかえて堆積を行なったところ、10分で
は約10〜10cm−2、20分では約10〜1
cm−2の結晶核の形成された。これらの条件で予
め基板上に結晶核を形成した後、反応圧力を10tor
rにさげ、成長を継続したところ、高い結晶性をもつS
iGeの多結晶が得られた。得られた多結晶の結晶粒径
は、10分間の核づけを行なった場合の方が20分核づ
けを行なった場合に比較して大きいことが電子顕微鏡に
よる観察で確認された。
【0017】実施例4 ガラスを基板として、フッ化ゲルマニウムとジシランを
それぞれ2.7sccmおよび20sccm、希釈のた
めにHeを500sccm反応容器に流し圧力を10t
orrとして、450℃で60秒堆積した後、いったん
原料ガスを反応容器から排気し、成長温度を375℃に
下げ1分間膜の成長を行なったところ、約0.1μmの
SiGe膜が得られた。ラマンスペクトルにより結晶性
を評価したところ、450℃で連続的に成長した膜に比
較して、スペクトル強度と半値幅の比較から結晶性が大
幅に改善されていることが確認された。
【0018】実施例5 実施例1と同様な条件下で、ガラス基板上に結晶核の形
成を行なった後、シラン−フッ化シラン−水素をそれぞ
れ2sccm、98sccm、50sccmの流量に設
定し、圧力1torrでグロー放電分解法により400
℃で膜成長を行なったところ、ラマンスペクトルより非
晶質層がほとんど見られない多結晶膜が成長した。電子
顕微鏡による成長膜の観察から、その結晶粒径は初期に
形成した結晶核の密度が小さいほど大きくなる傾向が確
認された。
【0019】実施例6 実施例1と同様な条件でガラス基板上に結晶核の形成を
行なった後、水素希釈したシラン(2%)を用いて、r
f−グロー放電法により300℃で膜成長を行なったと
ころ、ラマンスペクトルより非晶質層がほとんど見られ
ない多結晶膜が得られた。
【0020】実施例7 実施例1と同様な条件下でガラス基板上に結晶核の形成
を行なった後、シラン−フッ素の化学反応を利用した成
膜法により、シラン25sccm、フッ素(10%He
希釈)25sccmの流量条件下、反応圧力550mt
orr,350℃で膜成長を行なったところ、極めて結
晶性の高い多結晶膜が成長した。ラマンスペクトルで
は、成長した多結晶膜には、非晶質層がほとんど認めら
れず、X線回折の測定から結晶性が大幅に改善されてい
ることが明かとなった。また、粒径サイズは、初期に形
成した結晶核の密度の小さいほ大きくなる傾向が認めら
れた。
【0021】実施例8 実施例1と同様な条件下でガラス基板上に結晶核の形成
を行なった後、シランのグロー放電分解法により100
℃で非晶質Si膜を0.5μm堆積し、450℃で予め
膜中の水素を除去した後、600℃で10時間熱処理を
行なったところ、多結晶膜が得られた。X線回折の測定
から、成長した多結晶の配向性はもとの結晶核の配向性
が優勢で、かつ、そのサイズは、初期の核形成密度の小
さいほど大きくなる傾向が見られた。
【0022】実施例9 実施例1と同様な条件でガラス基板上に結晶核の形成を
行なった後、ジシランの熱分解により480℃で非晶質
Si膜を0.5μm堆積した後、600℃で10時間熱
処理を行なったところ、粒径サイズは、初期に形成した
結晶核の少ない膜ほど大きな結晶粒をもつ多結晶が成長
した。X線回折の測定から、成長した多結晶の配向性は
もとの結晶核の配向性が優勢であった。
【0023】実施例10 実施例1と同様な条件でガラス基板上に結晶核の形成を
行なつた後、スパッタリング法により非晶質Si膜を堆
積した後、600℃で10時間熱処理を行なったとこ
ろ、高い結晶性を示す多結晶膜が得られた。その粒径
は、初期に形成した結晶核の少ない膜ほど大きな結晶粒
をもつことが分かった。X線回折の測定から、成長した
多結晶の配向性はもとの結晶核の配向性が優勢であっ
た。
【0024】
【発明の効果】本発明は、熱CVD法により550℃以
下の低い温度で基材上に結晶核を形成し、これを核とし
て利用しIV族半導体の低温結晶技術を用いて結晶成長
を行なうことにより、結晶性に優れた多結晶半導体膜を
容易にかつ低温で製造する方法であって、従来困難であ
った結晶粒径やその配向性の制御の道を拓くもので、I
V族多結晶半導体薄膜をもちいる電子デバイスの新たな
発展をもたらす、きわめて有益な発明である。
【図面の簡単な説明】
【図1】実施例1で示した条件で形成した結晶核の電子
顕微鏡写真である。
【符号の説明】
(a)反応圧力が15torrの場合(図中白線は、1
0μm) (b)反応圧力が20torrの場合〔図中白線は、1
0μm) (c)反応圧力が25torrの場合(図中白線は、1
μm) (d)反応圧力が50torrの場合(図中白線は、1
μm)
【図2】熱CVD法によるSiGe膜の堆積において、
予め結晶核を形成した場合と結晶核の形成を行わなかっ
た場合の堆積したSiGe堆積膜の結晶性をラマンスペ
クトルの強度により比較した図である。
【符号の説明】
(a)フッ化ゲルマニウム−ジシラン系熱CVD法によ
りガラス基板上に450℃で1分間核形成を行なった
後、375℃で1分間堆積した場合に堆積したSiGe
膜のラマンスペクトル (b)核形成することなく、450℃で同様に堆積した
SiGe膜のラマンスペクトル
【図3】実施例1に示すフッ化ゲルマニウムとジシラン
を用いた熱CVD法によるSiGe膜の堆積において、
結晶核の形成条件を選択することにより核形成を行な
い、これによりSiGe多結晶膜の配向性を制御した例
を示すX線回折スペクトルである。
【符号の説明】
(a)予め結晶核の形成をすることなく、反応圧力10
torr、425℃で堆積したSiGe膜のX線回折ス
ペクトル (b)反応圧力10torr、425℃で1分間、結晶
核の形成を予め行なった後、375℃で成長したSiG
e膜のX線回折スペクトル (c)反応圧力20torr、375℃で5分間、結晶
核の形成を予め行なった後、反応圧力10torr、3
75℃で成長したSiGe膜のX線回折スペクトル
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/203 H01L 21/203 Z 21/205 21/205 27/12 27/12 P

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 550℃以下の温度で熱CVD法によ
    り、非晶質、多結晶あるいは金属などの基材上にIV族
    元素を含む半導体材料の結晶核を成長させ、該結晶核を
    核として利用し、IV族元素を含む半導体材料の多結晶
    を形成することを特徴とする半導体基材の製造方法
  2. 【請求項2】 前記非晶質基材がガラス、あるいは、金
    属やlTO等の導電性薄膜がパターニングされたガラス
    である請求項1記載の製造方法
  3. 【請求項3】 前記非晶質基材が、基材上に酸化ケイ
    素、窒化ケイ素から選ばれる非晶質薄膜を積層した基材
    である請求項1記載の製造方法
  4. 【請求項4】 前記非晶質基材が、金属やlTO等の導
    電性薄膜がパターニングされた基材上に酸化ケイ素、窒
    化ケイ素から選ばれる非晶質薄膜を積層した基材である
    請求項1記載の製造方法
  5. 【請求項5】 前記結晶核を構成するN族元素が、S
    i、SiGe、Geから選ばれる請求項1記載の半導体
    基材の製造方法
  6. 【請求項6】 前記結晶核がP、As、Sb、Bから選
    ばれる不純物を含む請求項5記載の半導体基材の製造方
  7. 【請求項7】 前記多結晶を構成するN族元素がSi、
    SiGe、Geから選ばれる請求項1記載の半導体基材
    の製造方法
  8. 【請求項8】 前記多結晶がP、As、Sb、Bから選
    ばれる不純物を含む請求項7記載の半導体基材の製造方
  9. 【請求項9】 前記多結晶を気相堆積法で形成する請求
    項1記載の半導体基材の製造方法
  10. 【請求項10】 前記気相堆積法がCVDである請求項
    7記載の半導体基材の製造方法
  11. 【請求項11】 前記多結晶を非晶質相の固相成長法に
    より形成する請求項1記載の半導体基材の製造方法
  12. 【請求項12】 前記固相成長法における非晶質相の形
    成方法がCVDによる請求項11記載の半導体基材の製
    造方法
  13. 【請求項13】 前記固相成長法における非晶質相の形
    成方法が真空蒸着法による請求項11記載の半導体基材
    の製造方法
  14. 【請求項14】 前記固相成長法における非晶質相の形
    成方法がスパッタリング法による請求項11記載の半導
    体基材の製造方法
JP10453695A 1995-03-25 1995-03-25 半導体基材の製造方法 Expired - Lifetime JP3965215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10453695A JP3965215B2 (ja) 1995-03-25 1995-03-25 半導体基材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10453695A JP3965215B2 (ja) 1995-03-25 1995-03-25 半導体基材の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006215122A Division JP4527090B2 (ja) 2006-08-07 2006-08-07 半導体基材の製造方法
JP2007010129A Division JP2007165921A (ja) 2007-01-19 2007-01-19 半導体基材及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08264440A true JPH08264440A (ja) 1996-10-11
JP3965215B2 JP3965215B2 (ja) 2007-08-29

Family

ID=14383221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10453695A Expired - Lifetime JP3965215B2 (ja) 1995-03-25 1995-03-25 半導体基材の製造方法

Country Status (1)

Country Link
JP (1) JP3965215B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026253A (ja) * 2003-06-30 2005-01-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2006156921A (ja) * 2004-11-30 2006-06-15 Rikogaku Shinkokai 半導体装置およびその製造方法
JP2007013194A (ja) * 2006-08-07 2007-01-18 Junichi Hanna 半導体基材及びその製造方法
JP2007165921A (ja) * 2007-01-19 2007-06-28 Junichi Hanna 半導体基材及びその製造方法
JP2009117405A (ja) * 2007-11-01 2009-05-28 Semiconductor Energy Lab Co Ltd 半導体層、および半導体装置の作製方法
JP2009147388A (ja) * 2009-03-30 2009-07-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2009218407A (ja) * 2008-03-11 2009-09-24 Toshiba Corp 半導体装置の製造方法
US8026535B2 (en) 2007-03-22 2011-09-27 Hitachi, Ltd. Thin film transistor and organic electroluminescence display using the same
KR101451104B1 (ko) * 2007-07-25 2014-10-15 재팬 디스프레이 웨스트 인코포레이트 박막 반도체장치의 제조 방법
US9540743B2 (en) 2013-12-11 2017-01-10 Tokyo Electron Limited Amorphous silicon crystallizing method, crystallized silicon film forming method, semiconductor device manufacturing method and film forming apparatus
CN110896052A (zh) * 2018-09-12 2020-03-20 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
JP2020088175A (ja) * 2018-11-26 2020-06-04 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026253A (ja) * 2003-06-30 2005-01-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2006156921A (ja) * 2004-11-30 2006-06-15 Rikogaku Shinkokai 半導体装置およびその製造方法
JP2007013194A (ja) * 2006-08-07 2007-01-18 Junichi Hanna 半導体基材及びその製造方法
JP2007165921A (ja) * 2007-01-19 2007-06-28 Junichi Hanna 半導体基材及びその製造方法
US8026535B2 (en) 2007-03-22 2011-09-27 Hitachi, Ltd. Thin film transistor and organic electroluminescence display using the same
US9328414B2 (en) 2007-07-25 2016-05-03 Japan Display Inc. Method of manufacturing thin film semiconductor device
KR101451104B1 (ko) * 2007-07-25 2014-10-15 재팬 디스프레이 웨스트 인코포레이트 박막 반도체장치의 제조 방법
JP2009117405A (ja) * 2007-11-01 2009-05-28 Semiconductor Energy Lab Co Ltd 半導体層、および半導体装置の作製方法
JP2009218407A (ja) * 2008-03-11 2009-09-24 Toshiba Corp 半導体装置の製造方法
JP2009147388A (ja) * 2009-03-30 2009-07-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US9540743B2 (en) 2013-12-11 2017-01-10 Tokyo Electron Limited Amorphous silicon crystallizing method, crystallized silicon film forming method, semiconductor device manufacturing method and film forming apparatus
CN110896052A (zh) * 2018-09-12 2020-03-20 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
CN110896052B (zh) * 2018-09-12 2024-03-22 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
JP2020088175A (ja) * 2018-11-26 2020-06-04 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置

Also Published As

Publication number Publication date
JP3965215B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
US5254481A (en) Polycrystalline solar cell manufacturing method
AU623861B2 (en) Crystal article, method for producing the same and semiconductor device utilizing the same
KR970006723B1 (ko) 입자 크기가 큰 다결정 규소 박막의 제조방법
JPH08298329A (ja) 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法
JP3965215B2 (ja) 半導体基材の製造方法
JPH03290924A (ja) 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法
JPH06283422A (ja) 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法
JP4527090B2 (ja) 半導体基材の製造方法
JP2007165921A (ja) 半導体基材及びその製造方法
JP4321925B2 (ja) 半導体基材の製造方法
JP2708559B2 (ja) 結晶性半導体膜の形成方法
JP3102772B2 (ja) シリコン系半導体薄膜の製造方法
JPS5840820A (ja) シリコン単結晶膜形成法
JP4665488B2 (ja) Ge微結晶核付き基板の作製方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JP3234403B2 (ja) 半導体薄膜の製造方法
JPH01149483A (ja) 太陽電池
JP3266185B2 (ja) 多結晶半導体薄膜の製造方法
JPH02191321A (ja) 結晶の形成方法
JP4372211B2 (ja) 半導体基材の製造方法
JPH04267324A (ja) 半導体薄膜基板の製造方法
JPH04318921A (ja) 薄膜トランジスタの製造方法
KR100786801B1 (ko) 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자
JP2000232065A (ja) 半導体基板の製造方法および液晶表示装置用半導体基板の製造方法
JPS63239937A (ja) 半導体多結晶膜の形成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070528

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140601

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term